CN115172556A - 一种发光二极管芯片、发光装置及显示装置 - Google Patents
一种发光二极管芯片、发光装置及显示装置 Download PDFInfo
- Publication number
- CN115172556A CN115172556A CN202210791158.XA CN202210791158A CN115172556A CN 115172556 A CN115172556 A CN 115172556A CN 202210791158 A CN202210791158 A CN 202210791158A CN 115172556 A CN115172556 A CN 115172556A
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- type
- conductive
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F21—LIGHTING
- F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
- F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
- F21K9/20—Light sources comprising attachment means
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F21—LIGHTING
- F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
- F21Y2115/00—Light-generating elements of semiconductor light sources
- F21Y2115/10—Light-emitting diodes [LED]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种发光二极管芯片,包括外延结构、绝缘层和金属电极,其中外延结构上具有第一电极,第一电极上具有绝缘层;绝缘层上具有第二电极;绝缘层上具有导电通孔结构;导电通孔具有相对的上开口和下开口,导电通孔的下开口位于第一电极的上表面上,在导电通孔另一侧的上开口处具有第二电极;第二电极填充导电通孔电连接第一电极。本发明通过限定导电通孔上开口至少一个边缘端点在水平面的垂直投影点分布在第一电极的上表面在水平面的垂直投影线段外,避免传统结构的芯片中导电通孔纵向剖面的侧壁与电极接触处存在较多的凸点,解决因这些凸点容易导致电极镀膜时,在局部凸点上方覆盖性较差容易形成膜层局部断裂或者不连续的问题。
Description
技术领域
本发明涉及半导体照明领域,特别涉及一种发光二极管芯片、发光装置及显示装置。
背景技术
为了避免正装LED芯片中因电极挤占发光面积从而影响发光效率,芯片研发人员设计了倒装结构的芯片,即把正装芯片倒置,使发光层激发出的光从芯片的背面即从透明的衬底发出。为了提高光的取出效率,目前的倒装LED芯片,通常在外延面形成反射层,可将外延层的光反射到衬底并射出,反射层的材料可以是反射率较高的金属如银(Ag)、铝(Al)等,或者是由分布式布拉格反射镜(Distributed Bragg Reflection,简称为DBR)形成的非金属反射层,或者是DBR和金属材料的组合。DBR是由交替电介质层形成的周期性层状结构,可用于实现一定频率范围内的近全反射,其一般位于发光二极管芯片有源层和衬底之间,能够将射向衬底的光利用布拉格反射原理反射上表面。
现有一种LED倒装芯片,如图1a~1b所示,包括N型半导体层10、发光层20和P型半导体层30,在P型半导体层30和N型半导体层10分别具有欧姆接触的P型第一电极31和N型第一电极11,在上面还沉积有DBR层40,再在DBR层40上分别刻蚀出一个或多个P型导电通孔401和N型导电通孔402。P型第二电极32填充P型导电通孔401电连接P型第一电极31;N型第二电极12填充N型导电通孔402电连接N型第一电极11。
由于该导电通孔(401、402)为刻蚀形成,其工艺限定了其结构的特点是在芯片纵向剖面上,导电通孔的上开口宽度不小于下开口宽度,并且DBR的厚度通常较厚。该种芯片若导电通孔结构设计不当,则在蒸镀第二P型或者第二N型电极膜层时,会影响DBR的通孔侧壁上以及DBR通孔侧壁与DBR上表面连接位置上的第二P型或者第二N型电极膜层连续性覆盖情况。如图1b所示,在DBR的P型导电通孔401的上开口与P型第二电极32的接触凸点AP和BP处容易导致P型第二电极32膜层出现膜层不连续断裂的现象。同样的问题,也存在DBR的N型导电通孔402的上开口与N型第二电极12的接触凸点AN和BN处。实际上,在凸点EP、FP、EN、FN均存在类似问题,若膜层不连续情况发生时会直接导致芯片可靠性降低。
发明内容
为解决上述芯片结构中存在的电极膜层不连续、致密性低的问题,本发明提供一种发光二极管芯片,包括外延结构、绝缘层和金属电极,所述外延结构包括第一导电类型半导体层、发光层和第二导电类型半导体层,其中,
所述外延结构上具有第一电极,第一电极上具有所述绝缘层;所述绝缘层上具有第二电极;
所述绝缘层上具有导电通孔结构;所述导电通孔具有相对的上开口和下开口,所述导电通孔的下开口位于所述第一电极的上表面上,在所述导电通孔另一侧的上开口处具有第二电极;所述第二电极同时填充所述导电通孔电连接所述第一电极;
所述导电通孔上开口至少一个边缘端点在水平面的垂直投影点分布在所述第一电极的上表面在水平面的垂直投影线段外。
在上述技术方案的基础上,进一步地,所述第一电极的上表面的宽度大于绝缘层导电通孔的下开口的宽度。
在上述技术方案的基础上,进一步地,所述导电通孔的纵向深度在2μm以上。
在上述技术方案的基础上,进一步地,所述的绝缘层包括DBR反射层。
在上述技术方案的基础上,进一步地,所述导电通孔的上开口与下开口之间有连接侧壁,至少部分连接侧壁呈向上开口凸起的弧形结构。
在上述技术方案的基础上,进一步地,所述导电通孔的上开口与下开口之间有连接侧壁,所述连接侧壁为呈向上开口凸起的弧形。
在上述技术方案的基础上,进一步地,所述的弧形结构延伸至所述的导电通孔的连接侧壁的顶部端点处。
在上述技术方案的基础上,进一步地,所述弧形结构的各点切线相对于第一电极上表面的倾斜角自上而下依次递增。
在上述技术方案的基础上,进一步地,所述连接侧壁顶部端点切线相对于第一电极的上表面角度在20°~ 60°之间。
在上述技术方案的基础上,进一步地,在所述第一电极下还具有电流扩展层。
在上述技术方案的基础上,进一步地,在电流扩展层下还具有电流阻挡层。
在上述技术方案的基础上,进一步地,所述第一电极具有倾斜侧壁,所述倾斜侧壁底部的水平倾斜角为不大于45°。
在上述技术方案的基础上,进一步地,所述的第一电极包括Al合金层。
在上述技术方案的基础上,进一步地,所述的第一电极包括含AlCu合金的膜层。
在上述技术方案的基础上,进一步地,所述的第一电极无含金元素层。
在上述技术方案的基础上,进一步地,所述第一电极的厚度不超过500nm。
在上述技术方案的基础上,进一步地,所述的第二电极上还包括另一绝缘层,所述的另一绝缘层上还有第三电极,另一绝缘层具有通孔露出部分第二电极的上表面,第三电极填充另一绝缘层的通孔而与第二电极连接。
在上述技术方案的基础上,进一步地,所述的另一绝缘层的通孔内侧壁与通孔内底部第二电极的上表面之间的夹角在10~60°之间。
在上述技术方案的基础上,进一步地,所述的另一绝缘层的厚度在800~2000nm之间。
在上述技术方案的基础上,进一步地,所述导电通孔上开口两个边缘端点在水平面的垂直投影点分布在所述第一电极的上表面在水平面的垂直投影线段外。
在上述技术方案的基础上,进一步地,所述的第一电极包括点状或者条状部分,所述的导电通孔位于所述点状或者条状部分之上。
在上述技术方案的基础上,进一步地,所述的第一电极包括自点状部分延伸出去的条状部分。
本发明还提供一种发光模块,采用如上任意所述的发光二极管芯片。
本发明还提供一种显示装置,采用如上所述的发光模块。
本发明的技术方案至少具有如下技术效果:
(1)通过导电通孔上开口至少一个边缘端点在水平面的垂直投影点分布在第一电极的上表面在水平面的垂直投影线段外的设计,可减少传统结构的芯片中导电通孔纵向剖面的侧壁顶部和上表面处较多的角度比较大的凸点,可一定程度解决因这些凸点容易导致电极镀膜时,在局部凸点上方覆盖性较差容易形成膜层局部断裂或者不连续的问题。
(2)通过导电通孔侧壁设计为弧形结构,且延伸至所述的导电通孔的连接侧壁的顶部端点处,可消除侧壁顶部角度比较大的凸点导致的金属电极覆盖性较差容易形成膜层局部断裂或者不连续的问题。
(3)通过去除部分第一电极的金属层,可以有效降低金属电极的厚度,降低金属电极的侧壁的倾斜角,有利于绝缘层的覆盖性。特别的通过减少传统电极的金层,可有效避免金层的金元素与Al层的互熔,避免第一电极失效。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1a为现有发光二极管芯片的俯视结构示意图;
图1b为沿着图1a的虚线B的纵向剖面示意图;
图2a为本发明一实施例提供的发光二极管芯片的俯视结构示意图;
图2b为图2a的虚线B的纵向剖面示意图;
图3为图2b中对应的P型第一导电通孔上开口边缘端点在水平面与P型第一电极的上表面在水平面的垂直投影示意图;
图4为图3中P型第一电极实施例结构示意图;
图5为本发明又一实施例提供的发光二极管芯片结构的纵向剖面示意图,其为图2b所用于说明的实施例的变形实施例;
图6为图5中对应的N型第一导电通孔上开口边缘端点在水平面与N型第一电极的上表面在水平面的垂直投影示意图;
图7为图6中N型第一电极实施例结构示意图;
图8为本发明实施例提供的又一发光二极管芯片结构纵向剖面示意图,其为图2b所用于说明的实施例的改进设计;
图9为本发明实施例提供的又一发光二极管芯片结构纵向剖面示意图,其为图2b所用于说明的实施例的改进设计;
图10a为本发明又一实施例提供的发光二极管芯片俯视结构的示意图;
图10b为图10a的虚线A位置处的纵向剖面示意图;
图11为图10中P型第二导电通孔内侧壁与通孔内底部P型第二电极的上表面之间的夹角示意图;
图12为图10中N型第二导电通孔内侧壁与通孔内底部N型第二电极的上表面之间的夹角示意图;
图13为本发明实施例提供的又一发光二极管芯片结构纵向剖面示意图,其为图2b所用于说明的实施例的变形设计;
图14为图13中A局部放大图;
图15为本发明实施例提供的图13中P型第一导电通孔的连接侧壁结构示意图;
图16为图15中连接侧壁切点角度示意图;
图17为本发明又一实施例提供的发光二极管芯片结构纵向剖面示意图,其为图13所用于说明的实施例的变形设计;
图18为本发明又一实施例提供的发光二极管芯片结构纵向剖面示意图,其为图13所用于说明的实施例的变形设计;
图19为本发明又一实施例提供的发光二极管芯片结构纵向剖面示意图,其为图13所用于说明的实施例的变形设计;
图20为本发明又一实施例提供的发光二极管芯片结构纵向剖面示意图,其为图13所用于说明的实施例的变形设计;
图21为本发明又一实施例提供的发光二极管芯片结构纵向剖面示意图,其为图13所用于说明的实施例的变形设计;
图22为本发明提供的第一电极实施例结构示意图。
附图标记:
10,N型半导体层;11,N型第一电极;12, N型第二电极;13,N型第三电极;20,发光层;30,P型半导体层;31,P型第一电极;32,P型第二电极;33,P型第三电极;310,P型第一电极倾斜侧壁; 110,N型第一电极倾斜侧壁;40,DBR层;41,另一绝缘层;50电流扩展层;60电流阻挡层;401,P型第一导电通孔;402,N型第一导电通孔;411,P型第二导电通孔;412,N型第二导电通孔;4010,P型第一导电通孔连接侧壁;4020,N型第一导电通孔连接侧壁;1103、3103 阻挡层;1104、3104 导电层;3101 、1101底层黏附层;3102 、1102反射层;3105、1105顶层黏附层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“上”、“下”、“竖直”、“水平”、“顶部”、“底部”、“上表面”、“左边”、“右边”、“侧壁”、“正上方”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
图2a为本发明一实施例提供的发光二极管芯片的俯视结构示意图,图2b为图2a的虚线B的纵向剖面示意图,该发光二极管芯片包括外延结构、绝缘层和金属电极,所述所述外延结构包括第一导电类型半导体层、发光层和第二导电类型半导体层,具体的,第一导电类型半导体层、发光层和第二导电类型半导体层为依次层叠的N型半导体层10、发光层20和P型半导体层30。
其中,所述外延结构还包括一层绝缘层,本实施例中绝缘层包括绝缘反射层,绝缘反射层为DBR层40,该DBR层40覆盖在所述N型半导体层10、发光层20和P型半导体层30上表面及外延结构侧壁上。
在所述DBR层40上具有N型第一导电通孔402结构和P型第一导电通孔401结构;在N型第一导电通孔402下开口处具有N型第一电极11,在N型第一导电通孔402上开口处具有N型第二电极12;在P型第一导电通孔401下开口处具有P型第一电极31,在P型第一导电通孔401上开口处具有P型第二电极32。所述N型第二电极12同时填充所述N型导电通孔402电连接所述N型第一电极11;所述P型第二电极32同时填充所述P型第一导电通孔401电连接至所述P型第一电极31。
上述实施例特别限定P型第一导电通孔401上开口至少一个边缘端点在水平面的垂直投影点分布在所述P型第一电极31的上表面在水平面的垂直投影线段外。其中,所述的垂直投影点或垂直投影线段是穿过所述P型第一导电通孔的剖视结果。
作为一个实施例,如图2b所示,本实施例提供的芯片结构中,P型第一导电通孔401上开口左边边缘端点AP和右边边缘端点BP在水平面的垂直投影点均分布在所述P型第一电极31的上表面CP-DP在水平面的垂直投影线段外(如图3所示)。此芯片结构使得P型第二电极32在与P型第一导电通孔401上开口右边只存在一个凸点BP,可以改善P型第二电极32右边膜层的连续性。同时,P型第二电极32在与P型第一导电通孔401上开口右边只存在一个凸点AP,可以同时改善P型第二电极32左边膜层的连续性。
上述实施例,需要说明的是,上述上、下位置上以衬底的位置设定的,此处假定靠近衬底的方向为下,远离衬底的方向为上。上述的上下位置设定仅限于说明本实施例,不代表指示或暗示其必须具有特定的方位。
上述实施中具体地,在N型半导体层10下还可以具有衬底(图中未示出),衬底可为透明性衬底或者非透明衬底或者半透明衬底,其中透明性衬底或者半透明衬底可以允许发光层辐射出的光穿过衬底到达衬底的远离外延结构的一侧,例如衬底可以是蓝宝石平片衬底、蓝宝石图形化衬底、硅衬底、碳化硅衬底、氮化镓衬底、玻璃衬底中的任意一种。在本实施例中,优选图形化蓝宝石衬底。
该衬底具有相对的上表面和下表面,其中上表面用于进行沉积外延结构,外延结构可以称为半导体叠层,半导体叠层包括依次层叠的N型半导体层10、发光层20和P型半导体层30。
外延层结构可提供单一中心发射波长的光,例如蓝光、绿光或者红光或者紫光或者紫外光,其中本实施中以蓝光为例,所述N型半导体层10可以为N型GaN层,至少提供电子,所述发光层20可以为GaN基量子阱层(单量子阱或者多量子阱),所述P型半导体层30可以至少包括P型GaN层,至少提供空穴。当然,也可以依据实际需求选择其它种类的外延结构,并不限于此处所列举的示例。
本实施中DBR反射层可以是由两种不同折射率的材料以ABAB的方式交替排列组成的周期结构,每层材料的光学厚度为中心反射波长的1/4,或者每层材料的光学厚度根据实际对发射波长波长的反射率在中心反射波长的1/4附近调整。DBR层对发光层提供的峰值波长处的辐射反射率可达80%以上,或者90%以上或者99%以上。DBR反射层没有金属反射镜的吸收问题,又可以透过改变材料的折射率或厚度来调整能隙位置。基于上述要求,该DBR反射层可以由n对高折射率材料和低折射率材料交替堆叠而成,其中高折射率材料可以为TiO2、NB2O5、TA2O5、HfO2、ZrO2等;低折射材料可以为SiO2、MgF2、Al2O5、SiON等。
为了保证反射率,DBR的总层数至少为10层,至多为50层。DBR的总体厚度至少2μm,更佳的是4~6μm。
需要补充说明的是,DBR层只是作为反射绝缘层优选的其中一种结构,并不限定于此,只要能提高LED光效起到反射绝缘的结构都可以应用于本实施例中。
绝缘层还可以包括一层厚度比DBR每一层都厚的底层,底层的材料可以是低折射率层,例如底层与DBR中的低折射率材料相同。底层相对于DBR中的每一层的致密性高,底层相对于DBR层的其它层更靠近所述的外延层,可防止水汽扩散进入DBR下方的金属层或者半导体层表面。
上述实施例提供的发光二极管芯片通过限定P型第一导电通孔401上开口至少一个边缘端点在水平面的垂直投影点分布在所述P型第一电极31的上表面在水平面的垂直投影线段外,既实现P型第二电极覆盖位置下方的绝缘层最上表面少了一个凸点,并且增加了倾斜侧壁的面积,可以改善P型第二电极的连续性覆盖情况,一定程度解决因这些凸点容易导致P型第二电极镀膜时,在局部凸点上方覆盖性较差容易形成膜层局部断裂或者不连续的问题。
在上述技术方案的基础上,所述P型第一电极具有倾斜侧壁,如图4所示,优选地,所述倾斜侧壁310在下开口处相对于P型第一电极的上表面倾斜角α为不大于45°(此处假设P型第一电极的上表面为水平),以改善第一电极的倾斜侧壁上方的绝缘层的覆盖性。
具体实施时,如图4所示,P型第一电极31可以依次包括底层黏附层3101(Cr层)、反射层3102(例如Al层或者含Al合金的膜层或者Al层与Ti层组合的叠层或者含Al合金的膜层与Ti层的组合的叠层)、阻挡层3103(Pt层或者Ti层与Pt组合的叠层)、导电层3104(例如金层)以及顶层黏附层3105(Ti层)。
优选的,所述的顶层黏附层3105,能够增加绝缘层与第一电极上表面之间的黏附性,所述的另一黏附层优选的是Ti或者Ni层,厚度可以是1~200nm之间。
具体实施时,优选地,所述P型第一电极31的上表面的宽度大于P型第一导电通孔401的下开口的宽度。
由于导电通孔过宽会导致DBR面积损失,导致反射光效降低,因此具体实施时,优选地,如图2b的剖视图所示,所述P型第一导电通孔上开口的宽度大于P型第一电极的上表面宽度。
在上述技术方案的基础上,优选地,所述P型第一导电通孔的纵向深度在2μm以上。
在上述技术方案的基础上,优选地,所述的P型第一电极包括点状或者条状部分,所述的P型第一导电通孔位于所述点状或者条状部分之上。
进一步地,所述的P型第一电极包括自点状部分延伸出去的条状部分。
图5为本发明又一实施例提供的发光二极管芯片结构纵向剖面示意图,其为图2b所用于说明的实施例的变形实施例,如图5所示,该发光二极管芯片包括外延结构、绝缘层和金属电极,所述所述外延结构包括第一导电类型半导体层、发光层和第二导电类型半导体层,具体的,包括依次层叠的N型半导体层10、发光层20和P型半导体层30。
其中,所述外延结构还包括一层绝缘层,本实施例中绝缘层包括绝缘反射层,绝缘反射层为DBR层40,该DBR层40覆盖在所述N型半导体层10、发光层20和P型半导体层30上表面及外延结构侧壁上。
在所述DBR层40上具有N型第一导电通孔402结构和P型第一导电通孔401结构;在N型第一导电通孔402下开口处具有N型第一电极11,在N型第一导电通孔402上开口处具有N型第二电极12;在P型第一导电通孔401下开口处具有P型第一电极31,在P型第一导电通孔401上开口处具有P型第二电极32。所述N型第二电极12填充所述N型导电通孔402电连接所述N型第一电极11;所述P型第二电极32填充所述P型第一导电通孔401电连接所述P型第一电极31。
上述实施例特别限定N型第一导电通孔402上开口至少一个边缘端点在水平面的垂直投影点分布在所述N型第一电极11的上表面在水平面的垂直投影线段外。
具体而言,如图5所示,本实施例提供的芯片结构中,N型第一导电通孔402上开口左边边缘端点AN和右边边缘端点BN在水平面的垂直投影点均分布在所述N型第一电极11的上表面CN-DN在水平面的垂直投影线段外(如图6所示)。此芯片结构使得N型第二电极12在与N型第一导电通孔402上开口右边只存在一个凸点BN,可以改善N型第二电极12右边膜层的连续性。同时,N型第二电极12在与N型第一导电通孔401上开口右边只存在一个凸点AN,可同时改善N型第二电极12左边膜层的连续性。
上述实施例提供的发光二极管芯片通过限定N型第一导电通孔402上开口至少一个边缘端点在水平面的垂直投影点分布在所述N型第一电极11的上表面在水平面的垂直投影线段外,实现N型第二电极覆盖位置下方的绝缘层最上表面少一个凸点,并且增加倾斜侧壁的面积,可改善N型第二电极的连续性覆盖情况,一定程度解决因这些凸点容易导致N型第二电极镀膜时,在局部凸点上方覆盖性较差容易形成膜层局部断裂或者不连续的问题。
具体实施时,优选地,所述N型第一电极的上表面的宽度大于绝缘层N型第一导电通孔的下开口的宽度。
更优选地,所述导电通孔(包括N型第一导电通孔或者P型第一导电通孔)的倾斜侧壁在下开口处相对于第一电极的上表面倾斜角α介于10~60°之间,不超过60°。由于倾斜侧壁底部与第一电极的上表面之间存在角度大的拐角处,容易出现电极覆盖性差的问题,倾斜侧壁底部较小的倾斜度,可改善倾斜侧壁底部位置处的电极覆盖性差的问题。
由此第一导电通孔(包括N型第一导电通孔或者P型第一导电通孔)的倾斜侧壁底部较小的倾斜度,结合第一导电通孔上开口至少一个边缘端点在水平面的垂直投影点分布在所述N型第一电极的上表面在水平面的垂直投影线段外,可改善整个第二电极在导电通孔内的覆盖性问题。
具体实施时,如图7所示,N型第一电极11可以依次包括底层黏附层1101(Cr层)、反射层1102(例如Al层或者含Al合金的膜层或者Al层与Ti层组合的叠层或者含Al合金的膜层与Ti层的组合的叠层)、阻挡层1103(Pt层或者Ti层与Pt组合的叠层)、导电层1104(例如金层)以及黏附层1105(Ti层)。
在上述技术方案的基础上,优选地,所述N型第一导电通孔的纵向深度在2μm以上。
P型第二电极和N型第二电极包括黏附层、反射层、共晶层和保护层,其中黏附层可以是Cr,反射层可以是Al/Ti的重复堆叠层,共晶层可以是Ni或者Cr/Ni或者Ni/Pt层,保护层可以是Au或者AuSn合金或者Sn。
补充说明的是,上述保护构思在具体实施时,根据芯片使用具体场景,可选择只在P型电极之间实施(如图2b所示),也可选择只在N型电极之间实施(如图5所示),或者在P型电极和N型电极之间同时实施(如图8所示)。
在图2b、图5或图8芯片结构的基础上,进一步地,在所述P型第一电极下还具有电流扩展层。进一步地,在电流扩展层下还可以具有电流阻挡层。例如,图9为本发明又一实施例提供的发光二极管芯片结构示意图,其为图2b所用于说明的实施例的改进设计,如图9所示,该结构在图8所示结构的基础上,增加电流扩展层50和电流阻挡层60。具体实施时,所述电流阻挡层60至少包括SiO2层、Si3N4层、Al2O3层、AlN层、DBR层的一种或其组合,且并不限于此处所列举的示例。
具体实施时,所述电流扩展层50可以为采用蒸镀或溅镀工艺以形成的ITO(铟锡氧化物半导体透明导电膜)透明导电层,也可以选用其它材料,如ZnO、石墨烯等,还包括于所述ITO透明导电层表面形成图案化的粗糙结构的步骤,以进一步提高ITO透明导电层的出光面积。
图10a为本发明又一实施例提供的发光二极管芯片结构俯视示意图,图10b所示的结构为图10a沿AA虚线位置剖面示意图,该方案是在图2的发光二极管的基础上,进行进一步改进,在P型第二电极32和N型第二电极12上还包括另一绝缘层41,所述的另一绝缘层41上分别还有P型第三电极33和N型第三电极13。
另一绝缘层41具有P型第二导电通孔411,P型第二导电通孔411露出部分P型第二电极32的上表面,P型第三电极33填充另一绝缘层41的P型第二导电通孔411而与P型第二电极32连接。
另一绝缘层41具有N型第二导电通孔412,N型第二导电通孔412露出部分N型第二电极12的上表面,N型第三电极13填充另一绝缘层41的N型第二导电通孔412而与N型第二电极12连接。
具体实施时,优选地,所述的另一绝缘层的厚度介于800~2000nm之间。
本实施例中另一绝缘层41主要是起绝缘作用和隔离水汽的作用。另一绝缘层41为单层低折射率的绝缘层或者另一绝缘层41具有高反射率,包括绝缘反射层,绝缘层可以为DBR层。同样地,绝缘层还可以包括一层厚度比DBR每一层都厚的底层,底层的材料可以是低折射率层,例如底层与DBR中的低折射率材料相同。底层相对于DBR中的每一层的致密性高,底层相对于DBR层更靠近所述的外延层。优选地,为了起绝缘作用和隔离水汽的作用,所述的另一绝缘层41为单层低折射率的绝缘层,例如氧化硅,厚度介于800~2000nm之间,该厚度比常规的绝缘保护层(80nm)厚度更高,有利于大电流下ESD抗静电击穿作用,过低的厚度容易因为ESD击穿而破损漏电,而过高的厚度则浪费生产成本。
本实施例中,优选地,N型第二导电通孔412与P型第二导电通孔411内侧壁为弧形或者直线型。
本实施例中,优选地,P型第二导电通孔411内侧壁与通孔内底部P型第二电极32的上表面之间的夹角是10~60°;如图11所示的α夹角在10~60°之间。
同样地,优选地,N型第二导电通孔412内侧壁与通孔内底部N型第二电极12的上表面之间的夹角是10~60°;如图12所示的β夹角在10~60°之间。
需要特别强调的是,图10实施例提供的发光二极管芯片中,同样地,可以通过限定P型第二导电通孔411上开口至少一个边缘端点在水平面的垂直投影点分布在所述P型第二电极32的上表面在水平面的垂直投影线段外,从而起到保护P型第三电极33镀膜层连续性;同理,也可以通过限定N型第二导电通孔412上开口至少一个边缘端点在水平面的垂直投影点分布在所述N型第二电极12的上表面在水平面的垂直投影线段外,从而起到保护N型第三电极13镀膜层连续性,其原理和效果在此不再赘述。
需要补充说明的是,在有第三电极的情况下,N型第一电极和P型第一电极分别为多个点状的形状形成在半导体层上,并且相邻多个N型第一电极之间和相邻P型第一电极之间分别具有相等的间距。
图10a的发光二极管芯片第一电极的成分、厚度和倾斜角度可参考图2a的发光二极管芯片第一电极的成分、厚度和倾斜角度进行设计,在此不再赘述。需要说明的是,如图10b所示,所述的第二电极为电连接层,第二电极也分为N型第二电极12和P型第二电极32,N型第二电极12和P型第二电极32组合起来在半导体层(包括N型半导体层和第二导电体层)的几乎整面正上方,彼此之间可以保留较小的间距,以相互绝缘。
N型第二电极12和P型第二电极32中至少一第二电极也可参考第一电极设计,包括底层黏附层、底层黏附层上的反射层、阻挡层和导电层,反射层为例如Al层或者含Al合金的膜层或者Al层与Ti层组合的叠层或者含Al合金的膜层与Ti层的组合的叠层、阻挡层为Pt层或者Ti层与Pt组合的叠层、导电层例如Au层以及黏附层例如Ti层。阻挡层有效防止Al和Au互溶,避免电压升高,在此不再赘述。
第二电极层可以比第一电极层更厚,较佳的为1000~3000nm,以利于电流在第二电极层中水平扩散传递。
N型第三电极13和P型第三电极33为焊盘电极层,通过回流焊接工艺可将第二电极与封装端或者应用端(如背光显示屏)的电路基板上的电路层共晶结合,N型第三电极13和P型第三电极33可以包括黏附层、反射层、共晶层和保护层,其中黏附层可以是Cr,反射层可以是Al/Ti的重复堆叠层,共晶层可以是Ni或者Cr/Ni或者Ni/Pt层,保护层可以是Au或者AuSn合金层或者Sn。
此外,由于导电通孔为在DBR绝缘层形成后刻蚀形成,其工艺本身决定了导电通孔纵向剖面的侧壁与电极接触处比较容易存在角度比较大的凸点,为解决该问题,本发明还提供另外一种新技术方案,即导电通孔的上开口与下开口之间有连接侧壁,至少部分连接侧壁呈向上开口凸起的弧形结构,以此解决导致该传统结构的芯片中因导电通孔纵向剖面的侧壁顶部与电极接触处存在角度比较大的凸点而导致芯片电极膜层局部断裂或者不连续的容易断裂问题。
图13为本发明又一实施例提供的发光二极管芯片结构示意图,如图13所示,该发光二极管芯片包括外延结构、绝缘层和金属电极,所述所述外延结构包括第一导电类型半导体层、发光层和第二导电类型半导体层,具体的,包括依次层叠的N型半导体层10、发光层20和P型半导体层30;
其中,所述外延结构还包括一层绝缘层,本实施例中绝缘层包括绝缘反射层,绝缘反射层为DBR层40,该DBR层40覆盖在所述N型半导体层10、发光层20和P型半导体层30上表面及外延结构侧壁上。
在所述DBR层40上具有N型第一导电通孔402结构和P型第一导电通孔401结构;在N型第一导电通孔402下开口处具有N型第一电极11,在N型第一导电通孔402上开口处具有N型第二电极12;在P型第一导电通孔401下开口处具有P型第一电极31,在P型第一导电通孔401上开口处具有P型第二电极32。所述N型第二电极12填充所述N型导电通孔402电连接所述N型第一电极11;所述P型第二电极32填充所述P型第一导电通孔401电连接所述P型第一电极31。
其中,P型第一导电通孔401的上开口与下开口之间有连接侧壁4010,至少部分连接侧壁4010呈向上开口凸起的弧形结构,如图14所示,所述的弧形结构延伸至所述的P型第一导电通孔401的连接侧壁4010的上开口端点处,所述的顶部端点处位于DBR绝缘层的最上表面层中。
需要补充说明的是,可以是部分连接侧壁呈向上开口凸起的弧形结构,另一部分连接侧壁呈直线型(如图14所示),也可以全部连接侧壁的呈向上开口凸起的弧形结构(如图15所示)。
优选地,所述弧形结构至少位于P型第一电极上表面的边缘正上方。
具体实施时,优选地,所述弧形的各点切线相对于P型第一电极上表面的倾斜角自上而下依次递增。如图16所示,连接侧壁在X点切线与水平夹角θX大于连接侧壁在Y点切线与水平夹角θY。此次,假定P型第一电极上表面为水平线。
具体实施时,优选地,所述连接侧壁顶部端点切线的水平角度在20°~ 60°之间。如图16所示,假设X点位于所述连接侧壁顶部,则θX在20°~ 60°之间。
上述实施例通过限定P型第一导电通孔的至少部分连接侧壁呈向上开口凸起的弧形结构,使得P型第二电极在P型第一导电通孔与绝缘层接触处是平滑的弧度,而不是角度较大的凸点,解决导致该传统结构的芯片中因导电通孔纵向剖面的侧壁与P型第二电极接触处存在角度比较大的凸点而导致芯片电极膜层局部断裂或者不连续的容易断裂问题。
图17为本发明又一实施例提供的发光二极管芯片结构纵向剖面示意图,其为图13所用于说明的实施例的变形设计,如图17所示,该发光二极管芯片包括外延结构、绝缘层和金属电极,所述所述外延结构包括第一导电类型半导体层、发光层和第二导电类型半导体层,具体的,包括依次层叠的N型半导体层10、发光层20和P型半导体层30。
其中,所述外延结构还包括一层绝缘层,本实施例中绝缘层包括绝缘反射层,绝缘反射层为DBR层40,该DBR层40覆盖在所述N型半导体层10、发光层20和P型半导体层30上表面及外延结构侧壁上。
在所述DBR层40上具有N型第一导电通孔402结构和P型第一导电通孔401结构;在N型第一导电通孔402下开口处具有N型第一电极11,在N型第一导电通孔402上开口处具有N型第二电极12;在P型第一导电通孔401下开口处具有P型第一电极31,在P型第一导电通孔401上开口处具有P型第二电极32。所述N型第二电极12填充所述N型导电通孔402电连接所述N型第一电极11;所述P型第二电极32填充所述P型第一导电通孔401电连接所述P型第一电极31。
其中,N型第一导电通孔402的上开口与下开口之间有连接侧壁4020,至少部分连接侧壁4020呈向上开口凸起的弧形结构。
需要补充说明的是,可以是部分连接侧壁4020的呈向上开口凸起的弧形结构,另一部分连接侧壁呈直线型,也可以全部连接侧壁4020的呈向上开口凸起的弧形结构。
优选地,所述弧形结构至少位于N型第一电极上表面的边缘正上方。
具体实施时,优选地,所述弧形的各点切线相对于N型第一电极上表面的倾斜角自上而下依次递增。
具体实施时,优选地,所述连接侧壁4020顶部端点切线的水平角度在20°~ 60°之间。
上述实施例通过限定N型第一导电通孔的至少部分连接侧壁呈向上开口凸起的弧形结构,使得N型第二电极在N型第一导电通孔上开口处与绝缘层接触处是平滑的弧度,而不是角度较大的凸点,解决导致该传统结构的芯片中因导电通孔纵向剖面的侧壁与N型第二电极接触处存在角度比较大的凸点而导致芯片电极膜层局部断裂或者不连续的容易断裂问题。
补充说明的是,至少部分连接侧壁呈向上开口凸起的弧形结构的保护构思在具体实施时,根据芯片使用具体场景,可以选择只在P型电极之间实施(如图13所示),也可以选择只在N型电极之间实施(如图17所示),或者在P型电极和N型电极之间同时实施(如图18所示)。
在图13、图17以及图18芯片结构的基础上,进一步地,在所述P型第一电极下还具有电流扩展层。进一步地,在电流扩展层下还可以具有电流阻挡层。
图19为本发明又一实施例提供的发光二极管芯片结构纵向剖面示意图,其为图13所用于说明的实施例的变形设计,如图19所示,该结构在图18所示结构的基础上,增加了电流扩展层50和电流阻挡层60。
图20为本发明又一实施例提供的发光二极管芯片结构纵向剖面示意图,其为图13所用于说明的实施例的变形设计,如图20所示,该方案在图19的基础上,在P型第二电极32和N型第二电极12上还还包括另一绝缘层41,所述的另一绝缘层41上分别还有P型第三电极33和N型第三电极13。
另一绝缘层41具有P型第二导电通孔411,P型第二导电通孔411露出部分P型第二电极32的上表面,P型第三电极33填充另一绝缘层41的P型第二导电通孔411而与P型第二电极32连接。
另一绝缘层41具有N型第二导电通孔412,N型第二导电通孔412露出部分N型第二电极12的上表面,N型第三电极13填充另一绝缘层41的N型第二导电通孔412而与N型第二电极12连接。
本实施例中,优选地,P型第二导电通孔411内侧壁与通孔内底部P型第二电极32的上表面之间的夹角是10~60°。
同样地,优选地,N型第二导电通孔412内侧壁与通孔内底部N型第二电极12的上表面之间的夹角是10~60°。
需要特别强调的是,图20实施例提供的发光二极管芯片中,同样地,可以通过限定P型第二导电通孔411或者N型第二导电通孔412至少部分连接侧壁呈向上开口凸起的弧形结构,起到改善P型第三电极33和N型第三电极13的镀层连续性的问题,其原理和效果在此不再赘述。
图21为本发明又一实施例提供的发光二极管芯片结构纵向剖面示意图,其为图13所用于说明的实施例的变形设计,如图21所示,该方案在图20的基础上,进一步限定了P型第一导电通孔401上开口至少一个边缘端点AP或者BP在水平面的垂直投影点分布在P型第一电极31的上表面CP-DP在水平面的垂直投影线段外,或N型第一导电通孔402上开口至少一个边缘端点AN或者BN在水平面的垂直投影点分布在N型第一电极11的上表面CN-DN在水平面的垂直投影线段外,其原理和效果在此不再赘述。
另外,上述所有实施例的LED芯片较佳的为倒装结构,由此针对倒装结构如上述所有实施例中N型第一电极或者P型第一电极的形状或者功能和组成进行如下说明:
作为一个改进的实施例,如图2a所示,仅包括P型第一电极31、N型第一电极11、P型第二电极32和N型第二电极31,其中P型第一电极31和N型第一电极11分别形成在电流扩展层上或者N型半导体层上。如图10a所示,作为底部的接触电极,N型第一电极11或者P型第一电极31均可为点状形状,点状为圆形或者椭圆形或者多边形。或者如图2a所示,N型第一电极11和/或P型第一电极31还包括从点状如圆形或者椭圆形或者多边形形状周围延伸出去的条状,条状结构有利于电流的水平扩散,如图2所示,条状结构的宽度尺寸小于条状部分的宽度宽度尺寸。绝缘层的导电通孔形成在第一电极的点状部分上方。第一电极的点状部分上表面的宽度较佳的为15~50μm,更佳的为20~30μm。因此,具体实施例中,所有的剖面示意图可以是从N型第一电极和P型第一电极的点状部分以及其上面的绝缘层的导电通孔进行纵向切割形成的。
较佳的,绝缘层的导电通孔下开口在N型或者P型第一电极的点状上方的宽度为5~40μm。
如图22所示,为了改善绝缘层在第一电极侧壁周围的覆盖性,对P型第一电极和或n 型第一电极进行如下改进,以P型第一电极为例,包括底层黏附层3101、底层黏附层上的反射层3102、反射层上的阻挡层3103和顶层黏附层3105。底层黏附层3101,用于将第一电极黏附于半导体层上或者电流扩展层上。黏附层3101很薄,例如0.1~10nm,发光层的光大部分可以透过黏附层3101以到达反射层的表面。
反射层3102主要用于反射发光层辐射的光达到第一电极的光。较佳的,所述的第一电极的反射层为Al层或者含Al合金的膜层。含Al合金的膜层相对于单纯的Al元素膜层更稳定,在高温高湿条件老化实验下,含Al合金的膜层Al迁移现象减少,空洞减少,在应用时可提升大电流驱动下电极可靠性。更优选的,反射层的厚度控制在50~200nm之间。
优选的含Al合金的膜层中Al合金是Al和Cu的双金属合金,AlCu合金的膜层可通过AlCu共镀的方式形成。较佳的,Cu的原子百分比(Cu原子数相对于AlCu双金属的总原子数量)是1~10%,过高的Cu容易导致反射率降低。Al合金并不一定是整层为单一的合金相,可以是局部为合金相或者整个含Al合金的膜层均为合金相。所述的第一电极的反射层上还包括阻挡层3103,阻挡Al元素受外部的金属或者水或者气体的侵入与Al反应,避免Al或者Al合金层破坏,避免Al或者Al合金的性能可靠性降低,或者防止Al迁移。阻挡层3103可以是Pt层或者Pt层与Ti层的组合或者Pt层与Ni层的组合。优选的阻挡层3103的总厚度为50~300nm。
优选的,所述的第一电极的顶层为黏附层3105,黏附层能够增加绝缘层与第一电极上表面之间的黏附性,所述的另一黏附层优选的是Ti或者Ni层,厚度可以是1~200nm之间。
优选的,取消所述的第一电极在顶层黏附层3105与阻挡层之间的含金层或者金层导电层,可有效防止Al和Au互溶,导致电压升高。另外,第一电极无导电层,实现阻挡层于黏附层直接接触设计,可降低第一电极的厚度,结合第一电极较小的倾斜角度,可以改善绝缘层在其侧壁周围或者侧壁底部上方的覆盖性。
优选的,第一电极的总厚度不超过500nm,更优选的,仅有黏附层、反射层和阻挡层。第一电极可通过蒸镀工艺获得,第一电极的总厚度低,可以实现第一电极的侧壁具有更低的倾斜角。优选的,第一电极的倾斜角度为不超过45°。由此,第一电极较低的倾斜角度以及较低的厚度可以改善绝缘层在其侧壁周围或者侧壁底部上方的覆盖性。
P型第二电极32和N型第二电极12作为焊盘电极,通过回流焊接工艺可将第二电极与封装端(照明灯具)或者应用端(如背光显示屏)的电路基板上的电路层共晶结合,以将发光二极管固定在电路基板上。
第二电极也可包括其黏附作用的黏附层和反射层,反射层为Al层或者含Al合金的膜层,反射层上还可设置Ni或者Ni/Pt的共晶层,共晶层上还包括Au层或者Sn层或者AuSn层。P型和N型焊盘电极之间可具有一定的间距以防止回流焊接过程中P型和N型焊盘电极通过锡膏或者锡熔融后流动而连接短路。
本实施例提供一种光电模块,该光电模块采用上述任意实施例提供的LED芯片,其具体结构与技术效果不再赘述。
本实施例提供一种显示装置,该显示装置采用上述光电模块,其具体结构与技术效果不再赘述。
除上述实施例应用场景外,本发明提供的LED芯片还可以用在不限于COB照明、柔性灯丝、背光显示等领域。
综上实施例所述,本发明的核心思想在于:一方面本发明通过限定导电通孔上开口至少一个边缘端点在水平面的垂直投影点分布在第一电极的上表面在水平面的垂直投影线段外,使得既实现减少凸点,并且降低倾斜度,可以改善第二电极的连续性覆盖情况,从而起到保护内部第二电极的作用,解决目前该结构芯片存在电极断裂的问题;另一方面,本发明通过导电通孔的上开口与下开口之间有连接侧壁,至少部分连接侧壁呈向上开口凸起的弧形结构,以此解决导致该传统结构的芯片中因导电通孔纵向剖面的侧壁与电极接触处存在角度比较大的凸点而导致芯片电极膜层局部断裂或者不连续的容易断裂问题;另外一方面,本发明通过对绝缘层下方的电极的成分、倾斜角进行改进,以保证绝缘层在电极周围的覆盖性。由此可以提升整个发光二极管芯片的可靠性。
需要强调的是,上述两个核心发明点可以单独体现在一个芯片上,也可以同时组合使用在同一个芯片上。
所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
尽管本文中较多的使用了诸如衬底、外延结构、第一导电类型半导体层、发光层、第二导电类型半导体层、反射绝缘层、导电通孔、电流扩展层、电流阻挡层……等术语,但并不排除使用其它术语的可能性。使用这些术语仅仅是为了更方便地描述和解释本发明的本质;把它们解释成任何一种附加的限制都是与本发明精神相违背的。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (22)
1.一种发光二极管芯片,包括外延结构、绝缘层和第一电极,所述外延结构包括第一导电类型半导体层、发光层和第二导电类型半导体层;
所述外延结构上具有第一电极,第一电极上具有所述绝缘层;
其特征在于:第一电极包括底层黏附层、底层黏附层上的反射层、反射层上的阻挡层和顶层黏附层,所述的第一电极不含金元素层。
2.根据权利要求1所述的发光二极管芯片,其特征在于,所述第一电极具有倾斜侧壁,所述倾斜侧壁底部的水平倾斜角为不大于45°。
3.根据权利要求1所述的发光二极管芯片,其特征在于,所述的第一电极包括含Al合金的膜层。
4.根据权利要求1所述的发光二极管芯片,其特征在于,或含AlCu合金的膜层。
5.根据权利要求1所述的发光二极管芯片,其特征在于,所述第一电极的厚度不超过500nm。
6.根据权利要求1所述的发光二极管芯片,其特征在于,所述的发光二极管芯片为倒装芯片。
7.根据权利要求1所述的发光二极管芯片,其特征在于,阻挡层是Pt层或者Pt层与Ti层的组合或者Pt层与Ni层的组合。
8.根据权利要求1所述的发光二极管芯片,其特征在于:所述绝缘层上具有导电通孔结构;所述导电通孔具有相对的上开口和下开口,所述导电通孔的下开口位于所述第一电极的上表面上,在所述导电通孔另一侧的上开口处具有第二电极;所述第二电极同时填充所述导电通孔电连接所述第一电极。
9.一种发光二极管芯片,包括外延结构、绝缘层和第一电极,所述外延结构包括第一导电类型半导体层、发光层和第二导电类型半导体层;
所述外延结构上具有第一电极,第一电极上具有所述绝缘层;
其特征在于:所述的第一电极不含金元素层,所述第一电极具有倾斜侧壁,所述倾斜侧壁底部的水平倾斜角为不大于45°。
10.根据权利要求9所述的发光二极管芯片,其特征在于,所述的第一电极包括含Al合金的膜层。
11.根据权利要求9所述的发光二极管芯片,其特征在于,所述的第一电极包括含AlCu合金的膜层。
12.根据权利要求9所述的发光二极管芯片,其特征在于,所述第一电极的厚度不超过500nm。
13.根据权利要求9所述的发光二极管芯片,其特征在于,所述绝缘层上具有导电通孔结构;所述导电通孔具有相对的上开口和下开口,所述导电通孔的下开口位于所述第一电极的上表面上,在所述导电通孔另一侧的上开口处具有第二电极;所述第二电极填充所述导电通孔电连接所述第一电极。
14.根据权利要求13所述的发光二极管芯片,其特征在于,所述的第二电极具有反射层,反射层为Al层。
15.一种发光二极管芯片,包括外延结构、绝缘层和第一电极,所述外延结构包括第一导电类型半导体层、发光层和第二导电类型半导体层;
所述外延结构上具有第一电极,第一电极上具有所述绝缘层;
其特征在于:所述绝缘层上具有导电通孔结构;所述导电通孔具有相对的上开口和下开口,所述导电通孔的下开口位于所述第一电极的上表面上,在所述导电通孔另一侧的上开口处具有第二电极;所述第二电极填充所述导电通孔电连接所述第一电极,所述的第一电极包括反射层,所述第一电极的反射层为含Al合金的膜层;所述的第二电极包括反射层,所述的第二电极的反射层为Al层。
16.根据权利要求15所述的发光二极管芯片,其特征在于,所述的第一电极包括反射层为AlCu合金的膜层。
17.根据权利要求15所述的发光二极管芯片,其特征在于,其特征在于:第一电极包括底层黏附层、底层黏附层上的反射层、反射层上的阻挡层和顶层黏附层,所述的第一电极不含金元素层。根据权利要求14所述的发光二极管芯片,其特征在于,其特征在于:所述导电通孔上开口至少一个边缘端点在水平面的垂直投影点分布在所述第一电极的上表面在水平面的垂直投影线段外。
18.根据权利要求17所述的发光二极管芯片,其特征在于,所述导电通孔上开口两个边缘端点在水平面的垂直投影点分布在所述第一电极的上表面在水平面的垂直投影线段外。
19.根据权利要求17所述的发光二极管芯片,其特征在于,所述的第一电极包括点状部分,所述的导电通孔位于所述点状部分之上。
20.根据权利要求19所述的发光二极管芯片,其特征在于,所述的第一电极包括自点状部分延伸出去的条状部分。
21.根据权利要求19所述的发光二极管芯片,其特征在于,所述第一电极的上表面的宽度大于绝缘层导电通孔的下开口的宽度。
22.根据权利要求19所述的发光二极管芯片,其特征在于,所述的发光二极管芯片为倒装结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210791158.XA CN115172556A (zh) | 2021-06-17 | 2021-06-17 | 一种发光二极管芯片、发光装置及显示装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210791158.XA CN115172556A (zh) | 2021-06-17 | 2021-06-17 | 一种发光二极管芯片、发光装置及显示装置 |
CN202110671682.9A CN113410359B (zh) | 2021-06-17 | 2021-06-17 | 一种发光二极管芯片、发光装置及显示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110671682.9A Division CN113410359B (zh) | 2021-06-17 | 2021-06-17 | 一种发光二极管芯片、发光装置及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115172556A true CN115172556A (zh) | 2022-10-11 |
Family
ID=77684682
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210818983.4A Pending CN115101642A (zh) | 2021-06-17 | 2021-06-17 | 一种发光二极管芯片、发光装置及显示装置 |
CN202110671682.9A Active CN113410359B (zh) | 2021-06-17 | 2021-06-17 | 一种发光二极管芯片、发光装置及显示装置 |
CN202210791158.XA Pending CN115172556A (zh) | 2021-06-17 | 2021-06-17 | 一种发光二极管芯片、发光装置及显示装置 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210818983.4A Pending CN115101642A (zh) | 2021-06-17 | 2021-06-17 | 一种发光二极管芯片、发光装置及显示装置 |
CN202110671682.9A Active CN113410359B (zh) | 2021-06-17 | 2021-06-17 | 一种发光二极管芯片、发光装置及显示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20220406969A1 (zh) |
CN (3) | CN115101642A (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024044952A1 (zh) * | 2022-08-30 | 2024-03-07 | 厦门三安光电有限公司 | 发光二极管及发光装置 |
CN116014046A (zh) * | 2022-12-29 | 2023-04-25 | 淮安澳洋顺昌光电技术有限公司 | 一种发光二极管芯片 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4775550A (en) * | 1986-06-03 | 1988-10-04 | Intel Corporation | Surface planarization method for VLSI technology |
JP5582054B2 (ja) * | 2011-02-09 | 2014-09-03 | 豊田合成株式会社 | 半導体発光素子 |
WO2013161208A1 (ja) * | 2012-04-27 | 2013-10-31 | パナソニック株式会社 | 発光素子 |
WO2014178651A1 (ko) * | 2013-04-30 | 2014-11-06 | 주식회사 세미콘라이트 | 반도체 발광소자 |
US11309457B2 (en) * | 2016-01-05 | 2022-04-19 | Semicon Light Co., Ltd. | Semiconductor light-emitting element |
CN105789324B (zh) * | 2016-04-15 | 2019-05-03 | 京东方科技集团股份有限公司 | 传感器及其制造方法、电子设备 |
KR102390828B1 (ko) * | 2017-08-14 | 2022-04-26 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 반도체 소자 |
CN109887948B (zh) * | 2019-03-08 | 2021-11-09 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN109901338A (zh) * | 2019-04-25 | 2019-06-18 | 京东方科技集团股份有限公司 | 一种显示面板的制作方法和显示面板 |
-
2021
- 2021-06-17 CN CN202210818983.4A patent/CN115101642A/zh active Pending
- 2021-06-17 CN CN202110671682.9A patent/CN113410359B/zh active Active
- 2021-06-17 CN CN202210791158.XA patent/CN115172556A/zh active Pending
-
2022
- 2022-06-13 US US17/806,680 patent/US20220406969A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220406969A1 (en) | 2022-12-22 |
CN113410359A (zh) | 2021-09-17 |
CN113410359B (zh) | 2022-07-26 |
CN115101642A (zh) | 2022-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111446336B (zh) | 发光二极管 | |
TWI701849B (zh) | 倒裝晶片型發光二極體晶片 | |
KR101368720B1 (ko) | 반도체 발광소자 | |
TWI572054B (zh) | 高亮度發光二極體結構與其製造方法 | |
CN114391185B (zh) | 紫外发光二极管及发光装置 | |
CN113410359B (zh) | 一种发光二极管芯片、发光装置及显示装置 | |
JP2018113442A (ja) | 電流遮断層を有する発光素子 | |
CN114497314B (zh) | 发光二极管及发光装置 | |
CN113903836A (zh) | 倒装发光二极管和发光装置 | |
CN113921676B (zh) | 发光二极管及发光模块 | |
US10396248B2 (en) | Semiconductor light emitting diode | |
CN116230828A (zh) | 发光二极管及发光装置 | |
KR101489375B1 (ko) | 반도체 발광소자 | |
KR101478761B1 (ko) | 반도체 발광소자 | |
CN115064628B (zh) | 倒装发光二极管及发光装置 | |
CN217468474U (zh) | 发光二极管及发光装置 | |
CN113903841B (zh) | 倒装发光二极管 | |
CN113363373B (zh) | 一种半导体发光元件和发光装置 | |
KR101405449B1 (ko) | 반도체 발광소자 | |
CN113644180B (zh) | 倒装led芯片及其制备方法 | |
CN211350691U (zh) | 一种半导体发光元件 | |
CN113921672B (zh) | 发光二极管及发光模块 | |
CN114141924B (zh) | 发光二极管及其制备方法 | |
CN113903840B (zh) | 发光二极管及发光模块 | |
WO2024044952A1 (zh) | 发光二极管及发光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |