CN106067499B - 发光二极管及制造该发光二极管的方法 - Google Patents

发光二极管及制造该发光二极管的方法 Download PDF

Info

Publication number
CN106067499B
CN106067499B CN201610702369.6A CN201610702369A CN106067499B CN 106067499 B CN106067499 B CN 106067499B CN 201610702369 A CN201610702369 A CN 201610702369A CN 106067499 B CN106067499 B CN 106067499B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
type semiconductor
conductive type
current spreading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610702369.6A
Other languages
English (en)
Other versions
CN106067499A (zh
Inventor
蔡钟炫
张钟敏
卢元英
徐大雄
赵大成
李俊燮
李圭浩
印致贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=47883888&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN106067499(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from KR1020120015758A external-priority patent/KR20130094483A/ko
Priority claimed from KR1020120052722A external-priority patent/KR20130128747A/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN106067499A publication Critical patent/CN106067499A/zh
Application granted granted Critical
Publication of CN106067499B publication Critical patent/CN106067499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)

Abstract

本发明公开发光二极管及制造该发光二极管的方法。该发光二极管包含：第一导电型半导体层；多个台面，在所述第一导电型半导体层上相隔而布置，且分别包含活性层及第二导电型半导体层；反射电极，位于各个所述多个台面上，且欧姆连接于第二导电型半导体层；电流分散层，覆盖所述多个台面及所述第一导电型半导体层，且与所述台面电绝缘，且在各个所述台面的上部区域内包含暴露所述反射电极的第一开口部，并欧姆接触于所述第一导电型半导体层。据此，可提供改善了电流分散性能的发光二极管。

Description

发光二极管及制造该发光二极管的方法
本申请是国际申请中国国家阶段进入日为2014年03月17日(母案国际阶段申请日为2012年09月14日)、进入中国国家阶段获得申请号为201280045164.5、名称为“发光二极管及制造该发光二极管的方法”的发明专利申请的分案申请。
技术领域
本发明涉及发光二极管，尤其涉及具有改善的发光效率的倒装芯片型发光二极管。
背景技术
自开发出氮化镓(GaN)类的发光二极管以来，GaN类的LED目前使用于自然色LED显示器件、LED交通信号灯、白色LED等多种领域中。
氮化镓类的发光二极管通常通过在诸如蓝宝石等衬底上生长出外延层而形成，且包含N型半导体层、P型半导体层以及夹设于这些半导体层之间的活性层。另外，在所述N型半导体层上形成N-电极衬垫，在所述P型半导体层上形成P-电极衬垫。所述发光二极管通过所述电极衬垫电连接于外部电源而被驱动。此时，电流从P-电极衬垫经由所述的半导体层而流向N-电极衬垫。
另外，为了防止由P-电极衬垫引起的光损失以及提高散热效率，正在使用倒装芯片结构的发光二极管，而且，在大面积倒装芯片结构的发光二极管中有助于分散电流的多种电极结构正在被提出(参照US6,486,499)。例如，在P型半导体层上形成反射电极，并在通过蚀刻P型半导体层和活性层而被暴露的N型半导体层上形成用于分散电流的延伸部。
形成于P型半导体层上的反射电极通过反射由活性层所形成的光来提高光提取效率，并且，帮助P型半导体层内的电流分散。另外，接触于N型半导体层的延伸部帮助N型半导体层内的电流分散，从而使光在较宽的活性区域上均匀地生成。尤其，在为高输出而使用的约1mm2以上的大面积发光二极管中，同时要求P型半导体层内的电流分散和N型半导体层内的电流分散。
然而，在现有技术中，因使用线型的延伸部而存在延伸部的阻抗大的问题，从而在分散电流方面存在局限性。进而，反射电极的设置位置局限在P型半导体层上，因而相当量的光无法被反射电极反射，并因衬垫以及延伸部而发生损失。
并且，在倒装芯片类型的情形下，具有通过衬底发出光的特征。因此，在衬底上形成半导体层之后，在半导体层或电流扩散层的上部引入金属材料的反射层，由反射层反射光。
图1示出的是根据现有技术而引入有反射层的发光二极管的局部剖面图。
参照图1，台面(mesa)层10的上部具有欧姆层12和反射层13。并且，阻挡层14包裹欧姆层12的侧面，并包裹反射层13的上部和侧面。
台面层10是外延生长的半导体区域，欧姆层12由导电性金属或导电性氧化物构成。并且，反射层13对由台面层10或其下部的层叠结构产生的光进行反射。作为反射层13，使用Ag(银)或Al(铝)。
包裹反射层13的上部和侧壁的阻挡层14是第一阻挡层14A和第二阻挡层14B交替形成的结构。第一阻挡层14A包含镍，第二阻挡层14B包含W(钨)或TiW(钛钨)。阻挡层14防止构成反射层13的金属元素扩散。只是，反射层13相比阻挡层14具有高的热膨胀系数。例如，Ag的热膨胀系数在常温下是18.9um·m-1·K-1，W的热膨胀系数在常温下是4.5um·m-1·K-1。即，反射层13和阻挡层14的热膨胀系数的差异相当地大。
由于反射层13和阻挡层14之间的这种热膨胀系数的差异，在反射层13会诱发应力。因此，在相同的温度条件下，因反射层13所诱发的应力而产生反射层13从欧姆层12或下部的台面层10脱离的问题。
另外，正在活跃地进行着用于提高发光二极管的性能(即，内部量子效率以及外部量子效率)的技术开发。为了提高所述外部量子效率，正在研究有多种方法，尤其，实际上正在广泛地进行着用于提高光提取效率的技术开发。
发明内容
技术问题
本发明所要解决的问题是，提供一种改善电流分散性能的发光二极管。
本发明所要解决的另一问题是，提供一种可通过提高反射率来改善光提取效率的发光二极管。
本发明所要解决的又一问题是，提供一种防止制造工艺变得复杂的同时能够改善电流分散性能的发光二极管的制造方法。
本发明所要解决的又一问题是，提供一种能够缓解反射层所诱发的应力的发光二极管及其制造方法。
本发明所要解决的又一问题是，提供一种利用低成本的简单工艺来进行表面粗化以提高光提取效率的技术。
技术方案
根据本发明的一方面的发光二极管包含：第一导电型半导体层；多个台面，在所述第一导电型半导体层上相隔而布置，且分别包含活性层及第二导电型半导体层；反射电极，位于所述多个台面之每一个上，且欧姆接触于第二导电型半导体层；电流分散层，覆盖所述多个台面及所述第一导电型半导体层，且与所述台面电绝缘，且在各个所述台面的上部区域内包含暴露所述反射电极的第一开口部，并欧姆接触于所述第一导电型半导体层。
由于所述电流分散层覆盖多个台面及第一导电型半导体层，因而可通过电流分散层提高电流分散性能。
所述第一导电型半导体层是连续形成的。进而，所述多个台面具有朝一侧方向相互平行地沿长度方向延伸的形状，所述第一开口部可偏向于所述多个台面的相同端部侧而布置。因此，可容易地形成将暴露于电流分散层的开口部的反射电极进行连接的衬垫。
所述电流分散层可包含如Al的反射金属。因此，不但能够获得由反射电极引起的光的反射，而且还可获得由电流分散层引起的光的反射。因此，可对通过多个台面侧壁及第一导电型半导体层传播的光进行反射。
另外，各个所述反射电极可包含反射金属层及阻挡金属层。进而，所述阻挡金属层能够覆盖所述反射金属层的上面及侧面。因此，能够防止反射金属层暴露于外部，从而可防止反射金属层的劣化。
所述反射电极在所述反射金属层与所述阻挡金属层之间还可包含应力缓和层，该应力缓和层具有所述反射金属层的热膨胀系数与所述阻挡金属层的热膨胀系数之间的热膨胀系数。通过所述应力缓和层缓和施加于所述反射金属层的应力，从而可防止反射金属层从第二导电型半导体层分离。
所述发光二极管还可包含：上部绝缘层，覆盖所述电流分散层的至少一部分，且在各个所述台面的上部区域内具有暴露所述反射电极的第二开口部；第二衬垫，位于所述上部绝缘层上，且电连接于通过所述第一开口部及第二开口部而暴露的反射电极，进而，还可包含连接于所述电流分散层的第一衬垫。所述第一衬垫及第二衬垫可以以相同的形状及大小形成，因而可容易地执行倒装芯片键合。
并且，所述发光二极管还可包含下部绝缘层，该下部绝缘层位于所述多个台面与所述电流分散层之间，以使所述电流分散层与所述多个台面电绝缘。所述下部绝缘层在各个所述台面的上部区域内可具有暴露所述反射电极的第四开口部。
进而，所述第一开口部可具有比所述第四开口部的宽度更宽的宽度，以使第四开口部全部暴露。即，所述第一开口部的侧壁位于所述下部绝缘层上。在此基础上，所述发光二极管还可包含上部绝缘层，该上部绝缘层覆盖所述电流分散层的至少一部分，且具有暴露所述反射电极的第二开口部。所述上部绝缘层可覆盖所述第一开口部的侧壁。
所述下部绝缘层可以是反射性电介质层(例如，分布布拉格反射器)。
所述发光二极管还可包含衬底，该衬底在一侧表面上具有所述第一导电型半导体层，在另一侧表面包含研磨纹理面。
所述研磨纹理面可通过对所述衬底的所述另一侧表面进行研磨之后进行磷酸处理或磷酸和硫酸的混合物处理而形成。
所述衬底在所述另一侧表面的边角可包含倒角结构。所述衬底在所述另一侧表面还可包含防反射层。
另外，所述反射金属层可由Al、Al合金、Ag或Ag合金中的任意一个形成，所述阻挡金属层可包含W、TiW、Mo、Ti、Cr、Pt、Rh、Pd或Ni中的任意一个而形成。并且，所述应力缓和层由Ag、Cu、Ni、Pt、Ti、Rh、Pd或Cr的单一层形成，或者可由从Cu、Ni、Pt、Ti、Rh、Pd或Au中选择的多个金属的复合层形成。
在一实施例中，所述反射金属层由Al或Al合金中的任意一个形成，所述阻挡金属层包含Ti、Cr、Pt、Rh、Pd或Ni中的任意一个而形成，所述应力缓和层由Ag或Cu的单一层形成，或者可由从Ni、Au、Cu或Ag中选择的多个金属的复合层形成。
在另一实施例中，所述反射金属层由Ag或Ag合金中的任意一个形成，所述阻挡金属层包含W、TiW或Mo而形成，所述应力缓和层由Cu、Ni、Pt、Ti、Rh、Pd或Cr的单一层形成，或者可由从Cu、Ni、Pt、Ti、Rh、Pd、Cr或Au中选择的多个金属的复合层形成。
在又一实施例中，所述反射金属层由Ag或Ag合金中的任意一个形成，所述阻挡金属层包含Pt或Ni而形成，所述应力缓和层由Cu、Cr、Rh、Pd、TiW或Ti的单一层形成，或者可由从Ni、Au或Cu中选择的多个金属的复合层形成。
根据本发明的发光二极管的制造方法包括如下步骤：在衬底上形成包含第一导电型半导体层、活性层以及第二导电型半导体层的半导体层叠结构物；对所述第二导电型半导体层及活性层进行图案化而在所述第一导电型半导体层上形成多个台面之后，在所述多个台面上形成反射电极；形成电流分散层，该电流分散层覆盖所述多个台面及所述第一导电型半导体层，且与所述多个台面电绝缘，且暴露所述反射电极的至少一部分。
形成所述反射电极的步骤可包含：在第二导电型半导体层上形成反射金属层，且形成阻挡金属层以覆盖所述反射金属层的上面及侧面。
所述反射电极可在形成多个台面之后形成，但并不局限于此，也可以先形成反射电极之后形成台面。
并且，形成所述反射电极的步骤还可包含：在形成所述阻挡金属层之前形成应力缓和层，该应力缓和层具有所述反射金属层的热膨胀系数与所述阻挡金属层的热膨胀系数之间的热膨胀系数。
所述发光二极管的制造方法在形成所述电流分散层之前还可包含如下步骤：形成下部绝缘层，该下部绝缘层在所述多个台面与所述电流分散层之间暴露所述反射电极的至少一部分，且使所述电流分散层与所述多个台面和所述反射电极电绝缘。
所述发光二极管的制造方法还可包含在衬底的表面形成研磨纹理面的步骤，其中，所述衬底包含一侧表面及另一侧表面，所述半导体层叠结构物形成于所述衬底的一侧表面上，所述研磨纹理面形成于所述衬底的另一侧表面。
形成所述研磨纹理面的步骤包含：对所述衬底的另一侧表面进行研磨，对经过所述研磨的另一侧表面进行磷酸处理或磷酸和硫酸的混合物处理。
有益效果
根据本发明的实施例，可提供电流分散性能得到改善的发光二极管(尤其，倒装芯片型发光二极管)。并且，可提供反射率得到改善从而光提取效率得到提高的发光二极管。进而，通过使多个台面结构变得简单，从而可简化发光二极管的制造工艺。
并且，利用具有小于反射金属层且大于阻挡金属层的热膨胀系数的应力缓和层，可缓和由反射金属层和阻挡金属层的热膨胀系数的差异而产生的应力，据此可防止反射金属层从半导体层或欧姆层脱离。
另外，可利用具有反向倾斜的光刻胶图案连续地形成反射金属层、应力缓和层以及阻挡金属层，从而可降低工艺成本。
进而，通过简单的工艺及低成本来进行表面粗化(surface texturing)，从而可提供能够提高光提取效率的发光二极管。
本发明的技术效果并不局限于以上所提及的情形，本领域技术人员可通过下面的记载明确地理解没有被提及的其他的技术效果。
附图说明
图1示出的是根据现有技术而引入有反射层的发光二极管的局部剖面图。
图2示出的是可使用于根据一实施例的发光二极管的制造的衬底的剖面。
图3至图5为用于说明图2所示的被图案化的衬底的制造方法的剖面图。
图6至图10为用于说明根据本发明一实施例的发光二极管的制造方法的图，在各个图中(a)为平面图，(b)为沿截取线A-A截取的剖面图。
图11为用于说明台面结构的变形例的平面图。
图12为具备包含应力缓和层的反射电极的发光二极管的局部剖面图。
图13至图18为用于根据一实施例说明图12的发光二极管的制造方法的剖面图。
图19至图23示出的是用于说明根据本发明的另一实施例而适用前述图12的结构的发光二极管的制造方法的平面图及剖面图。
图24至图26为用于说明根据本发明的又一实施例而适用前述图12的结构的发光二极管的制造方法的平面图及剖面图。
图27为用于说明本发明的又一实施例的发光元件的剖面图。
图28至图34为用于说明制造图27的发光元件的方法的剖面图。
图35为示出被研磨处理的衬底表面的照片。
图36为示出因采用防反射层而产生的透过率变化的曲线图。
具体实施方式
以下，参照附图详细说明本发明的实施例。下面将介绍的实施例是为了能够将本发明的思想充分地传递给本领域的技术人员而作为示例提供的。因此，本发明并不局限于以下说明的实施例，可以具体地实现为其他形态。此外，在附图中，为了便于示出，构成要素的宽度、长度、厚度等有可能被夸张地表现。在整个说明书中，相同的附图标记表示相同的构成要素。
在本说明书中，当记载为一个层位于另一层或衬底“上”时，这表示可在所述另一层或所述衬底上直接形成或者在它们之间也有可能夹设有第三层。并且，在本说明书中，上侧、上(部)、上面等方向性的表述可以理解成下侧、下(部)、下面等的意思。即，关于空间上的方向的表述应当被理解为相对的方向，不能如表示绝对方向那样限定地理解。
在本实施例中，“第一”、“第二”或者“第三”等表述并不是要对构成要素进行何种限定的，而是应当被理解为仅用于区别构成要素的术语。
图2示出的是可使用于根据一实施例的发光二极管的制造的衬底的剖面图。
参照图2，根据本实施例的衬底为被图案化的衬底19。被图案化的衬底19具有衬底(15)和防反射膜16。
所述衬底15具有凹陷而成的凹陷部17。所述凹陷部17可以大致为圆形或椭圆形。尤其，凹陷部17可以以规则的图案形成。例如，所述凹陷部17可以是相邻的凹陷部之间的距离为恒定的岛状或线状。
所述衬底15可以是蓝宝石(Al2O3)、碳化硅(SiC)、氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝(AlN)、氧化镓(Ga2O3)或硅。具体来讲，所述衬底15可以是蓝宝石衬底。
凹陷部17之间可设有防反射膜16。采用所述防反射膜16的目的在于最小化朝衬底15入射的光的反射。当衬底15为蓝宝石材料时，所述防反射膜16在折射率为1.7至2.2的材料中选择。尤其，所述防反射膜16可以是具有2.0至2.1的折射率的氮化硅膜。
并且，当所入射的光的波长为λ时，所述防反射膜16的厚度可被设定为λ/4的整数倍。只是，防反射膜16的厚度在λ/4的整数倍的基础上可具有±30％的偏差。
图3至图5为用于说明图2所示的被图案化的衬底的制造方法的剖面图。
参照图3，在衬底15上形成防反射膜16。所述防反射膜16可以是氮化硅膜，当波长为λ时，以λ/4的整数倍的厚度形成。只是，防反射膜16的厚度在λ/4的整数倍的基础上可具有±30％的偏差。
参照图4，在所形成的防反射膜16上涂布光刻胶，形成光刻胶图案18。所形成的光刻胶图案18可具有大致半球形的形状。可通过光刻胶图案18的形状来调整图2公开的凹陷部17的形状。为了形成半球形的光刻胶图案18，进行针对所涂布的光刻胶的曝光以及显影工艺。由此，形成在剖面图上大致为四边形的光刻胶图案。接着，实施针对光刻胶的回流工艺(reflow process)。通过回流而具有粘度的光刻胶根据分子之间的凝聚力形成大致半球形的光刻胶图案18。
接着，将半球形的光刻胶图案18作为蚀刻掩膜而执行蚀刻工艺。所述蚀刻工艺优选为利用各向异性干式蚀刻。因此，借助光刻胶图案18而被开放的区域的蚀刻得到强化。只是，光刻胶图案18具有半球形形状，因而从半球形的边缘部分至半球形的中心部区域，蚀刻的程度变弱。并且，随着蚀刻的进行，半球形的光刻胶图案18逐渐被去除。据此，可在衬底上部表面形成半球形的图案。
另一方面，可在衬底15上的防反射膜16或其他牺牲层上利用各向同性蚀刻等来形成半球形凹陷部，并将所述防反射膜16或牺牲层用作蚀刻掩膜而对衬底15进行各向异性蚀刻，据此形成从衬底15的表面凹陷成半球形的凹陷部17。
参照图5，如前所述，通过蚀刻工艺形成具有半球形的凹陷部17的被图案化的衬底19。在所形成的凹陷部17的内部暴露有衬底15的表面，在凹陷部17之间设有防反射膜16。在前述图4的蚀刻工艺中可能残留的光刻胶图案可被去除，据此可暴露防反射膜16。
并且，根据需要也可去除所残留的防反射膜16。
通过上述过程可形成具有规则的图案且具有从表面凹陷而成的凹陷部17的衬底。
并且，在本实施例中可根据光刻胶图案的形状而制造出具有多种形状的凹陷部。例如，可通过涂布光刻胶并调节曝光的角度而使各个光刻胶图案具有三角形或梯形形状，而不是半球形。当将三角形或梯形的光刻胶图案用作蚀刻掩膜而执行蚀刻工艺时，在衬底上形成从表面凹陷为倒三角形或倒梯形的凹陷部。
只是，在本实施例中可形成从衬底的表面凹陷而成的多种形状的凹陷部，凹陷部具有在相互之间具有规则的排列的图案的形状。
图6至图10为用于说明根据本发明一实施例的发光二极管的制造方法的图，在各个图中(a)为平面图，(b)为沿截取线A-A截取的剖面图。
首先，参照图6，在衬底21上形成第一导电型半导体层23，在所述第一导电型半导体层23上形成相互隔开的多个台面M。多个台面M分别包含活性层25和第二导电型半导体层27。活性层25位于第一导电型半导体层23与第二导电型半导体层27之间。另外，所述多个台面M上分别设有反射电极30。
所述多个台面M可通过如下方式形成：在衬底21上利用金属有机化学气相生长法等来生长出包含第一导电型半导体层23、活性层25以及第二导电型半导体层27的外延层之后，对第二导电型半导体层27及活性层25进行图案化为使第一导电性半导体层23暴露。所述多个台面M的侧面可使用如光刻胶回流等的技术而倾斜地形成。台面M侧面的倾斜的外形(profile)提高形成于活性层25的光的提取效率。
多个台面M如图所示可具有朝一侧方向相互平行地沿长度方向延伸的形状。这种形状可使在衬底21上的多个芯片区域上形成相同形状的多个台面M的工序变得简单。
另外，所述反射电极30可在形成多个台面M之后形成于各个台面M上，但并不局限于此，其也可以在生长出第二导电型半导体层27之后且形成台面M之前事先形成于第二导电型半导体层27上。反射电极30覆盖台面M的大部分上面，且具有与台面M的平面形状大致相同的形状。
反射电极30包含反射层28，进而可包含阻挡层29，阻挡层29可覆盖反射层28的上面和侧面。例如，形成反射层28的图案，并在其上形成阻挡层29，据此可使阻挡层29形成为覆盖反射层29的上面和侧面。例如，反射层28可通过蒸镀Ag、Ag合金、Ni/Ag、NiZn/Ag、TiO/Ag层并对此进行图案化而形成。另外，所述阻挡层29可由Ni、Cr、Ti、Pt或其复合层形成，其防止反射层的金属物质扩散以及受到污染。在形成所述多个台面M之后，所述第一导电型半导体层23的边缘位置也可被蚀刻。据此，可暴露出衬底21的上部表面。所述第一导电型半导体层23的侧面也可以倾斜地形成。
如图6所示，所述多个台面M可局限在第一导电型半导体层23的上部区域的内部而形成。即，多个台面M在第一导电型半导体层23的上部区域上以岛状的方式布置。与此不同，如图11所示，朝一侧方向延伸的台面M可形成为到达至所述第一导电型半导体层23的上部边缘位置。即，多个台面M的下部面的所述一侧方向的边缘位置与第一导电型半导体层23的一侧方向的边缘位置对齐。据此，所述第一导电型半导体层23的上部面被所述多个台面M划分。
参照图7，形成覆盖多个台面M以及第一导电型半导体层23的下部绝缘层31。下部绝缘层31在特定区域上具有用于允许电接触到第一导电型半导体层23及第二导电型半导体层27的开口部31a、31b。例如，下部绝缘层31可具有使第一导电型半导体层23暴露的开口部31a和使反射电极30暴露的开口部31b。
所述开口部31a可位于台面M之间的区域和靠近衬底21的边缘位置的位置，且可具有沿着台面M延伸的伸长的形状。另外，开口部31b局限在台面M上部而形成，且偏向于台面的相同端部侧而形成。
所述下部绝缘层31可使用化学气相蒸镀(CVD)等技术而由SiO2等氧化膜、SiNx等氮化膜、MgF2的绝缘膜形成。所述下部绝缘层31可以由单一层形成，但并不局限于此，也可以由多重层形成。进而，下部绝缘层31可由低折射率物质层和高折射率物质层交替层叠的分布布拉格反射器(DBR)形成。例如，可通过层叠SiO2/TiO2或SiO2/Nb2O5等层来形成反射率高的绝缘反射层。
参照图8，在所述下部绝缘层31上形成电流分散层33。所述电流分散层33覆盖所述多个台面M以及第一导电型半导体层23。并且，电流分散层33位于各个所述台面M上部区域内，且具有使所述反射电极暴露的开口部33a。所述电流分散层33可通过下部绝缘层31的开口部31a而与所述第一导电型半导体层23欧姆接触。电流分散层33因下部绝缘层31而与多个台面M和反射电极30形成绝缘。
所述电流分散层33的开口部33a分别具有比下部绝缘层31的开口部31b更宽的面积，以防止电流分散层33接触到反射电极30。因此，所述开口部33a的侧壁位于下部绝缘层31上。
所述电流分散层33形成于除了开口部33a之外的衬底21的几乎整个区域的上部。因此，电流可通过所述电流分散层33容易分散。电流分散层33可包含诸如Al层等的高反射金属层。高反射金属层可形成于Ti、Cr或者Ni等的粘结层上。并且，所述高反射金属层上可形成Ni、Cr、Au等单层或复合层结构的保护层。所述电流分散层33例如可具有Ti/Al/Ti/Ni/Au的多层结构。
参照图9，在所述电流分散层33上形成上部绝缘层35。上部绝缘层35同时具备使电流分散层33暴露的开口部35a和使反射电极30暴露的开口部35b。所述开口部35a可具有沿垂直于台面M的长度方向的方向伸长的形状，其具有相对开口部35b更宽的面积。开口部35b使通过电流分散层33的开口部33a及下部绝缘层31的开口部31b而暴露的反射电极30暴露。开口部35b具有比电流分散层33的开口部33a更窄的面积，且可具有比下部绝缘层31的开口部31b更宽的面积。据此，所述电流分散层33的开口部33a的侧壁可被上部绝缘层35覆盖。
所述上部绝缘层35可利用氧化物绝缘层、氮化物绝缘层或聚酰亚胺、聚四氟乙烯(Teflon)、聚对二甲苯(parylene)等聚合物形成。
参照图10，在所述上部绝缘层35上形成第一衬垫37a及第二衬垫37b。第一衬垫37a通过上部绝缘层35的开口部35a与电流分散层33连接，第二衬垫37b通过上部绝缘层35的开口部35b与反射电极30连接。所述第一衬垫37a及第二衬垫37b可用作为了将发光二极管贴装到基板、封装件或印刷电路板等而用于连接凸点或用于表面贴装的衬垫。
所述第一衬垫37a及第二衬垫37b可通过同一工艺同时形成，例如可使用光刻及蚀刻技术或者剥离(Lift-off)技术形成。所述第一衬垫37a及第二衬垫37b例如可包含Ti、Cr、Ni等粘结层和Al、Cu、Ag或Au等的高导电金属层。
然后，将衬底21以单个发光二极管芯片为单位进行分割，据此完成发光二极管。所述衬底21可在以单个发光二极管芯片为单位进行分割之前或之后从发光二极管芯片中去除掉。
以下，参照图10详细说明根据本发明一实施例的发光二极管的结构。
所述发光二极管，包含第一导电型半导体层23、台面M、反射电极30、电流分散层33，且可包含衬底21、下部绝缘层31、上部绝缘层35以及第一衬垫37a和第二衬垫37b。
衬底21可以是用于生长氮化镓系外延层的生长衬底，例如蓝宝石、氮化硅、硅、氮化镓衬底。所述衬底21也可以是如参照图2进行说明的被图案化的衬底。
第一导电型半导体层23是连续的，在第一导电型半导体层23上多个台面M相互隔开而设置。如参照图6进行的说明，台面M包含活性层25及第二导电型半导体层27，且具有朝一侧平行地延伸的伸长的形状。在此，台面M是氮化镓系化合物半导体的层叠结构。如图6所示，所述台面M可局限在第一导电型半导体层23的上部区域内而形成。与此相反，如图11所示，所述台面M可沿着一侧方向延伸至第一导电型半导体层23的上部面的边缘位置，据此，所述第一导电型半导体层23的上部面被划分为多个区域。据此，缓解电流被集中到台面M的拐角附近的现象，从而可进一步强化电流分散性能。
多个反射电极30分别位于多个所述台面M上并与第二导电型半导体层27欧姆接触。如参照图6进行的说明，反射电极30可包含反射层28和阻挡层29，阻挡层29可覆盖反射层28的上面及侧面。
电流分散层33覆盖多个所述台面M以及所述第一导电型半导体层23。所述电流分散层33具有位于各个所述台面M的上部区域内且使所述反射电极30暴露的开口部33a。并且，电流分散层33欧姆接触于第一导电型半导体层23并且与多个所述台面M形成绝缘。所述电流分散层33可包含诸如Al等的反射金属。
所述电流分散层33可通过下部绝缘层31而与多个台面M形成绝缘。例如，下部绝缘层31位于多个所述台面M与所述电流分散层33之间，以使所述电流分散层33与多个所述台面M形成绝缘。并且，所述下部绝缘层31可具有位于各个所述台面M上部区域内且使所述反射电极30暴露的开口部31b，且可具有使第一导电型半导体层23暴露的开口部31a。所述电流分散层33可通过开口部31a与第一导电型半导体层23连接。所述下部绝缘层31的开口部31b具有比电流分散层33的开口部33a窄的面积，并通过开口部33a而全部被暴露。
上部绝缘层35覆盖所述电流分散层33的至少一部分。并且，上部绝缘层具有使所述反射电极30暴露的开口部35b。进而，上部绝缘层35可具有使电流分散层33暴露的开口部35a。所述上部绝缘层35可覆盖所述电流分散层33的开口部33a的侧壁。
第一衬垫37a可位于电流分散层33上，例如，可通过上部绝缘层35的开口部35a而与电流分散层33连接。并且，第二衬垫37b通过开口部35b与暴露的反射电极30连接。根据本发明，电流分散层33覆盖台面M与台面M之间的第一导电型半导体层23的几乎整个区域。因此，电流可通过电流分散层33而容易分散。
进而，所述电流分散层33包含诸如Al等的反射金属层，或者将下部绝缘层形成为绝缘反射层，据此可利用电流分散层33或下部绝缘层31来反射不会被反射电极30反射的光，因而可提高光提取效率。
另外，当反射电极30由热膨胀系数差异大的反射金属层28和阻挡金属层29形成时，反射金属层28中诱发应力力，据此反射金属层28有可能从台面M脱离。因此，为了缓解由反射金属层28与阻挡金属层29的热膨胀系数的差异引起的应力，可在其之间夹设应力缓和层。
图12为具备包含应力缓和层的反射电极的发光二极管的局部剖面图。
参照图12，在衬底100上形成第一半导体层110、活性层120、第二半导体层130、反射电极140。
所述衬底100只要能够生长出第一半导体层110即可，没有特别限制。例如，所述衬底100可以是蓝宝石(Al2O3)、碳化硅(SiC)、氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝(AlN)、氧化镓(Ga2O3)或硅。具体来讲，所述衬底100可以是蓝宝石衬底。
并且，所述衬底100可以是表面没有被图案化的衬底，或者可以是参照图2进行说明的被图案化的衬底。
并且，所述衬底100上具有第一半导体层110。第一半导体层110例如可具有n型的导电型。
并且，所述第一半导体层110上所形成的活性层120可以是势阱层(well layer)和阻挡层(barrier layer)层叠的单一量子阱结构，或者是势阱层和阻挡层交替地层叠的多重量子阱结构。
活性层120上具有第二半导体层130。第二半导体层130例如可具有p型的导电型。
并且，所述第一半导体层110、活性层120、第二半导体层130可包含GaN、AlN、InGaN或者AlInGaN。如果第一半导体层110包含GaN，则活性层120及第二半导体层130也优选包含GaN。
只是，对于第二半导体层130而言，其具有与第一半导体层110互补的导电型，因此被掺入与第一半导体层110不同的掺杂物。即，若第一半导体层110中被掺入具有供体(donor)功能的掺杂物，则第二半导体层130中被掺入具有受体(acceptor)功能的掺杂物。并且，为了形成阻挡层和势阱层，活性层120优选为包含执行能带隙工程的物质。
在所述第二半导体层130上形成反射电极140。
反射电极140具有欧姆接合层141、反射金属层142、应力缓和层143以及阻挡金属层144。
欧姆接合层141只要是能够实现反射金属层142和第二半导体层的欧姆接合的物质，则任何物质都可以。因此，所述欧姆接合层141可包含包含Ni或Pt的金属物，且可包含ITO或ZnO等导电性氧化物。但是，所述欧姆接合层141可根据实施的形态而被省略。
在所述欧姆接合层141上形成反射金属层142。所述反射金属层142对形成于活性层120的光进行反射。因此，选择具有导电性的同时对光具有高反射度的物质。所述反射金属层142包含Ag、Ag合金、Al或Al合金。
并且，在所述反射金属层142上形成应力缓和层143。所述应力缓和层143的热膨胀系数具有阻挡金属层144的热膨胀系数以上且反射金属层142的热膨胀系数以下的值。据此，由反射金属层142和阻挡金属层144的热膨胀系数的差异而产生的应力可得到缓解。因此，所述应力缓和层143的材料根据反射金属层142和阻挡金属层144的材料的选择而选择不同的材料。
在应力缓和层143上形成阻挡金属层144。所述阻挡金属层144形成为至少包裹反射金属层142的侧面以及包裹应力缓和层143的上部和侧面。因此，构成反射金属层142的金属原子或离子不会被扩散。并且，由阻挡金属层144和反射金属层142的热膨胀系数的差异而产生的应力被应力缓和层143吸收。
例如，当所述反射金属层142为Al或Al合金，阻挡金属层144包含W、TiW或Mo时，所述应力缓和层143可以是Ag、Cu、Ni、Pt、Ti、Rh、Pd或Cr的单一层或Cu、Ni、Pt、Ti、Rh、Pd或Au的复合层。并且，当所述反射金属层142为Al或Al合金，阻挡金属层144为Cr、Pt、Rh、Pd或Ni时，所述应力缓和层143可以是Ag或Cu的单一层或Ni、Au、Cu或Ag的复合层。
并且，当所述反射金属层142为Ag或Ag合金，阻挡金属层144包含W、TiW或Mo时，所述应力缓和层143可以是Cu、Ni、Pt、Ti、Rh、Pd或Cr的单一层或Cu、Ni、Pt、Ti、Rh、Pd、Cr或Au的复合层。并且，当所述反射金属层142为Ag或Ag合金，阻挡金属层144为Cr或Ni时，所述应力缓和层143可以是Cu、Cr、Rh、Pd、TiW、Ti的单一层或Ni、Au或Cu的复合层。
图13至图18为用于根据一实施例说明图12的发光二极管的制造方法的剖面图。
参照图13，在衬底100上依次形成第一半导体层110、活性层120以及第二半导体层130，从而形成半导体层叠结构体。所述衬底100可具有蓝宝石(Al2O3)、碳化硅(SiC)、氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝(AlN)、氧化镓(Ga2O3)或硅。具体来讲，所述衬底100可以是蓝宝石衬底。并且，所述衬底100可以是参照图2进行说明的被图案化的衬底。
并且，在所述衬底100上具有第一半导体层110。第一半导体层110可具有n型的导电型。
并且，所述第一半导体层110上所形成的活性层120可以是势阱层和阻挡层层叠的单一量子阱结构，或者是势阱层和阻挡层交替地层叠的多重量子阱结构。
在活性层120上具有第二半导体层130。第二半导体层130例如可具有p型的导电型。
并且，所述第一半导体层110、活性层120、第二半导体层130的材料及构成与参照前述图12进行说明的情形一样，因此省略详细的说明。
并且，所述第一半导体层110、活性层120、第二半导体层130通过外延生长而形成。例如，可通过金属有机气相蒸镀(MOCVD)工艺形成第一半导体层110、活性层120以及第二半导体层130。
参照图14,活性层120以及第二半导体层130的一部分根据通常的蚀刻工艺而被去除。据此，第一半导体层110的一部分被暴露。通过蚀刻工艺，第一半导体层110的上部表面被暴露，且活性层120以及第二半导体层130的侧面被暴露。因此，通过所述蚀刻，可形成活性层120以及第二半导体层130的一部分被去除而成的沟槽，且可形成孔。即，从前述图13的第二半导体层130的表面被蚀刻至第一半导体层110的表面的台面蚀刻区域150可具有沟槽形态的条纹型，且可以是孔型。
并且，当台面蚀刻区域150为条纹型时，可具有从第一半导体层110的表面垂直的外形或从第一半导体层110的表面倾斜的外形。优选地，具有从第一半导体层110的表面以20度至70度的角度倾斜的倾斜外形。并且，当台面蚀刻区域150为大致圆形的孔型时，可具有从第一半导体层110的表面垂直的外形或从第一半导体层110的表面倾斜的外形，优选地，具有从第一半导体层110的表面以20度至70度的角度倾斜的倾斜外形。如果外形小于20度，则台面蚀刻区域150的间隔越往上部越宽。因此，在发光结构上来说，将会发生所产生的光的集中度降低的问题。并且，当外形大于70度时，台面蚀刻区域150具有近似于垂直的外形。因此，在台面蚀刻区域的侧壁上反射所产生的光的效果微小。
参照图15，在暴露于台面蚀刻区域150的第一半导体层上110上形成光刻胶图案160。所述第一半导体层110形成台面蚀刻区域150的底面。所述光刻胶图案160可具有从第一半导体层110的表面垂直的外形，且可根据实施的形态而形成为底面的宽度窄于上面的宽度的突出(overhang)结构。所述光刻胶图案160可利用负型(negative type)光刻胶来形成。因此，被曝光的部位具有交联结合的特性。为了形成突出(overhang)结构，光刻胶图案160优选为以具有预定的倾斜度的状态曝光。如果是突出结构，则可设定为光刻胶图案160之间的底面之间的间距为比上面之间的间距长1μm以上。
参照图16，在第二半导体层130上依次层叠反射金属层142及应力缓和层143。
所述金属反射层142包含Al、Al合金、Ag或Ag合金。反射金属层142可通过通常的金属物蒸镀法来形成。优选地，可使用大部分的金属原子或离子能够以垂直的方向在第二半导体层130的表面上移动的电子束蒸镀法(e-beam evaporation)。通过此，金属原子或离子可以以具有各向异性特性的状态进入到光刻胶图案160之间的间隔空间内而形成反射金属层142。
所述反射金属层142的厚度优选为100nm至1μm。若反射金属层142的厚度小于100nm，则存在不能顺利地反射形成于活性层120的光的问题。并且，若反射金属层142的厚度大于1μm，则因过多的工艺时间而导致工艺上的损失。
根据不同的需要，可以在形成反射金属层142之前形成欧姆接合层141。所述欧姆接合层141可包含Ni、Pt、ITO或ZnO。并且，所述欧姆接合层141的厚度可在0.1nm至20nm的范围内。若欧姆接合层141的厚度小于0.1nm，则由于非常薄的薄膜而不能充分地确保欧姆特性。并且，若厚度大于20nm，则光的透过量被减少，从而导致上部的反射金属层142所反射的光亮减少的问题。
在反射金属层142的上部形成应力缓和层143。应力缓和层143可通过通常的金属蒸镀法而形成。优选地，在蒸镀工艺中可使用具有较高的方向性的电子束蒸镀法。即，因电子束而蒸发的金属原子或离子具有方向性，在光刻胶图案160之间的间隔空间内部具有各向异性，可形成为金属膜物质。并且，应力缓和层143具有比所述反射金属层142低的热膨胀系数，且具有比图12的阻挡金属层144高的热膨胀系数。因此，应力缓和层143的材料可根据反射金属层142和阻挡金属层144的材料的选择而选择为不同。对于应力缓和层143的材料，将在后面进行说明。
当反射金属层142以及应力缓和层143通过电子束蒸镀法形成时，反射金属层142的侧面和应力缓和层143的侧面被暴露。并且，通过各向异性蒸镀而形成与光刻胶图案160的上部的被开放的区域相应的反射金属层142以及应力缓和层143。
并且，前述图16示出的是如下状态：在反射金属层142及应力缓和层143的形成过程中金属物形成在光刻胶图案160的上部的情形被省略。
参照图17，通过光刻胶图案160的开放的区域形成阻挡金属层144。
所述阻挡金属层144包含W、TiW、Mo、Cr、Ni、Pt、Rh、Pd或Ti。尤其，构成所述阻挡金属层144的物质可根据反射金属层142及应力缓和层143的物质的选择而变更。
所述阻挡金属层144形成在应力缓和层143上，并遮蔽反射金属层142及应力缓和层143的侧面。因此，构成反射金属层142的金属元素通过侧面扩散而扩散至第二半导体层130的现象将被阻止。阻挡金属层144的形成通过通常的金属蒸镀工艺而实现。只是，所述阻挡金属层144优选为通过各向同性蒸镀而形成。这是因为，阻挡金属层144具有包裹应力缓和层143及反射金属层142的结构。例如，所述阻挡金属层144可通过喷溅涂覆法(sputtering)形成。
并且，所述阻挡金属层144可选择特定的金属以100nm以上的单一层来形成。并且，所述阻挡金属层144也可被设定为如下：轮流选择两种以上金属物，且各个层的厚度为20nm以上。例如，所述阻挡金属层144可通过具有50nm厚度的TiW和具有50nm厚度的Ni层或Ti层交替层叠而形成。
并且，所述阻挡金属层144上可额外形成Ni/Au/Ti层，以与之后的物质形成稳定的接触。
如前面所述，应力缓和层143的材料根据反射金属层142及阻挡金属层144的材料而选择。这是因为，应力缓和层143的热膨胀系数高于阻挡金属层144，且具有低于反射金属层142的值。因此，当反射金属层142为Al或Al合金，且阻挡金属层144包含W、TiW或Mo时，所述应力缓和层143可以是Ag、Cu、Ni、Pt、Ti、Rh、Pd或Cr的单一层，或者可以是Cu、Ni、Pt、Ti、Rh、Pd或Au的复合层。并且，当反射金属层142为Al或Al合金，且阻挡金属层144包含Ti、Cr、Pt、Rh、Pd或Ni时，所述应力缓和层143可以是Ag或Cu的单一层，或者可以是Ni、Au、Cu或Ag的复合层。并且，当反射金属层142为Ag或Ag合金，且阻挡金属层144包含W、TiW或Mo时，所述应力缓和层143可以是Cu、Ni、Pt、Ti、Rh、Pd或Cr单一层，或者可以是Cu、Ni、Pt、Ti、Rh、Pd、Cr或Au的复合层。并且，当反射金属层142为Ag或Ag合金，且阻挡金属层144包含Pt或Ni时，所述应力缓和层143可以是Cu、Cr、Rh、Pd、TiW或Ti的单一层，或者可以是Ni、Au或Cu的复合层。
参照图18，光刻胶图案通过光刻胶图案的剥离(Lift-off)而被去除。因此，下部的第一半导体层110及上部的反射电极140被暴露。并且，台面蚀刻区域150通过光刻胶图按的去除而被暴露。如已经所说明的那样，台面蚀刻区域150可以是条纹型，且可以是孔型。
通过上述过程，在第二半导体层130上形成反射电极140。反射电极140包含反射金属层142、应力缓和层143以及阻挡金属层144。应力缓和层143具有小于反射金属层142的热膨胀系数，且具有大于阻挡金属层144的热膨胀系数。因此，因反射金属层142和阻挡金属层144的热膨胀系数的差异而产生的应力被应力缓和层143吸收。
图19至图23示出的是用于说明根据本发明的另一实施例而适用前述图12的结构的发光二极管的制造方法的平面图及剖面图。
参照图19，假设在前述图18中台面蚀刻区域150是以条纹状被蚀刻的区域。接着，在图18的结构物的整个面形成下部绝缘层200。下部绝缘层200暴露所述反射电极140的上部表面的一部分，且暴露第一半导体层110的表面。为了形成下部绝缘层200，在图18的结构物上形成SiO2等的氧化膜、SiN等的氮化膜、MgF2等的绝缘膜或SiO2/TiO2等DBR层(De-BraggReflector)。接着，通过通常的光刻工艺，反射电极140的一部分及第一半导体层110的表面被暴露。
图19的平面图下部的图是将图19的平面图沿着A-A′方向切割的剖面图。在上述剖面图中，A-A′线是非连续的，且在剖面图上没有反映出用虚线表示的部分。只是，对于非连续线，在剖面图上按照连续的情形进行说明。以下，直至图21同样适用。
并且，在本实施例中，以反射电极140被暴露三个的情形进行说明，然而这仅仅是示例性的，所暴露的反射电极140的数量可随意变更。
在局部区域上暴露有反射电极140，且在台面蚀刻区域150上暴露有第一半导体层110。并且，在没有暴露反射电极140的区域上，下部绝缘层200完全遮蔽反射电极140。
参照图20，电流分散层210形成在下部绝缘层200上。电流分散层210由导电性材料形成。并且，电流分散层210暴露反射电极140的一部分。
所述电流分散层210可包含Al。因此，第一半导体层110和电流分散层210电连接，反射电极140根据下部绝缘层200而与电流分散层210电绝缘。
这可通过下部剖面图而知晓。即，在A-A′线中横跨两个暴露的反射电极140的剖面上，反射电极140被暴露，而在横跨仅被电流分散层210埋设的区域的剖面上变为如下状态：在反射电极140上形成下部绝缘层200，在下部绝缘层200上形成电流分散层210。并且，在图19中以条纹状暴露的第一半导体层110的表面上形成电流分散层210。
所述电流分散层210包含Al材料，因而能够反射由活性层形成的光。因此，电流分散层210实现与第一半导体层110之间的电接触的同时具有反射光的作为反射层的功能。
在形成所述电流分散层210之前，可额外形成具有与所述电流分散层210相同形状的接合层。接合层包含Ti、Cr或Ni。通过采用接合层，使得容易形成电流分散层210和第一半导体层110之间的欧姆接合。
并且，可在电流分散层210的上部形成钝化层。所述钝化层是Ni、Cr或Au的单一层，或者可以是这些的复合层。优选地，所述钝化层为Ti/Al/Ti/Ni/Au的复合层。
参照图21，在图20的结构物上形成上部绝缘层220。通过上部绝缘层220，电流分散层210的一部分被暴露，且反射电极140的一部分也被暴露。反射电极140处于与第二半导体层130电连接的状态，电流分散层210处于与第一半导体层110电连接的状态。因此，第一半导体层110与第二半导体层130的电路路经通过上部绝缘层220被开放。
所述上部绝缘层220只要是绝缘性材料即可，没有特别限制，例如，氧化物类绝缘物、氮化物类绝缘物、高分子类的聚酰亚胺、聚四氟乙烯(Teflon)、聚对二甲苯(parylene)等可使用为上部绝缘层220。
参照图22，在前述图21的结构物上形成第一衬垫230以及第二衬垫240。所述第一衬垫230与在前述图21中暴露的电流分散层210电连接。因此，第一衬垫230与第一半导体层110电连接。这表示，第一半导体层110通过第一衬垫230与外部的电源或电力供应线电连接。并且，所述第二衬垫240与在前述图21中暴露的反射电极140电连接。因此，第二衬垫240与第二半导体层130电连接。这表示，第二半导体层130通过第二衬垫240与外部的电源或电力供应线电连接。
所述第一衬垫230及第二衬垫240可由包含Ti、Cr或Ni的层和Al、Cu、Ag或Au的双重层结构形成。并且，第一衬垫230及第二衬垫240可利用光刻胶的图案化及对被图案化的间隔空间之间用金属物蒸镀之后，对其进行去除的剥离工艺而形成。并且，可在形成双重层或单一层的金属膜之后，形成通过通常的光刻工艺的图案，并通过将此利用为蚀刻掩膜的干式蚀刻或湿式蚀刻而形成。只是，干式蚀刻及湿式蚀刻时的蚀刻剂可根据被蚀刻的金属物的材料而设定为不同。
图23为将前述图22沿B-B′线截取的剖面图以及沿C-C′线截取的剖面图。
首先，B-B′线对形成有第一衬垫230的区域进行切割。第一衬垫230与暴露的电流分散层210电连接。
并且，C-C′线对形成有第二衬垫240的区域进行切割。第二衬垫240与暴露的反射电极140电连接。
其结果可知，第一衬垫230与第一半导体层110电连接，第二衬垫240与第二半导体层130电连接。
图24至图26为用于说明根据本发明的又一实施例而适用前述图12的结构的发光二极管的制造方法的平面图及剖面图。
图24至图26为示出根据本发明的第四实施例而适用前述图12的结构的发光二极管模块的平面图及剖面图。
参照图24，在本实施例中，图18的台面蚀刻区域150形成为孔型。因此，第一半导体层110被暴露成大致圆形。
接着，对于图18的结构物整个面形成下部绝缘层200。下部绝缘层200暴露所述反射电极140的上部表面的一部分，且暴露第一半导体层110的表面。所述下部绝缘层200的形成与在前述图19中进行说明的情形相同，因此省略详细说明。
图24的平面图下部的图为将图24的平面图沿D-D′方向截取的剖面图。在上述剖面图中，D-D′线在虚线上为非连续，且将实线连接而构成D-D′线。因此，虚线部分没有在剖面图上反映出，仅将实线部分反映在剖面图中。
在局部区域上暴露有反射电极140，且在台面蚀刻区域150上暴露有第一半导体层110。并且，在没有暴露反射电极140的区域上，下部绝缘层200完全遮蔽反射电极140。
并且，在上述图24中，为了便于说明而夸张地对孔型的台面蚀刻区域150进行描述。因此，孔型的台面蚀刻区域150的数量及形态可根据实施形态而变更。
参照图25，电流分散层210形成在下部绝缘层200上。电流分散层210由导电性材料形成。并且，电流分散层210暴露反射电极140的一部分。
所述电流分散层210可包含Al。因此，第一半导体层110和电流分散层210电连接，反射电极140根据下部绝缘层200而与电流分散层210电绝缘。
这可通过下部剖面图而知晓。即，在D-D′线中横跨两个暴露的反射电极140的剖面上，反射电极140被暴露，而在横跨仅被电流分散层210埋设的区域的剖面上变为如下状态：在反射电极140上形成下部绝缘层200，在下部绝缘层200上形成电流分散层210。并且，在上述图25中以孔的形态暴露的第一半导体层110的表面上形成电流分散层210。
所述电流分散层210包含Al材料，因而能够反射由活性层形成的光。因此，电流分散层210实现与第一半导体层110之间的电接触的同时具有反射光的作为反射层的功能。
在形成所述电流分散层210之前，可额外形成具有与所述电流分散层210相同形状的接合层。接合层包含Ti、Cr或Ni。通过采用接合层，使得容易形成电流分散层210和第一半导体层110之间的欧姆接合。
并且，可在电流分散层210的上部形成钝化层。所述钝化层是Ni、Cr或Au的单一层，或者可以是这些的复合层。优选地，所述钝化层为Ti/Al/Ti/Ni/Au的复合层。
参照图26，形成上部绝缘层220。通过上部绝缘层220，电流分散层210的一部分被暴露，且反射电极140的一部分也被暴露。反射电极140处于与第二半导体层130电连接的状态，电流分散层210处于与第一半导体层110电连接的状态。因此，第一半导体层110与第二半导体层130的电路路经通过上部绝缘层220被开放。
所述上部绝缘层220的材料以及形成与在前述图21中进行说明的情形相同，因此省略详细说明。
接着，如在前述图22中进行说明的那样，形成第一衬垫230以及第二衬垫240。所述第一衬垫230与在前述图26中暴露的电流分散层210电连接。因此，第一衬垫230与第一半导体层110电连接。这表示，第一半导体层110通过第一衬垫230与外部的电源或电力供应线电连接。并且，所述第二衬垫240与在前述图26中暴露的反射电极140电连接。因此，第二衬垫240与第二半导体层130电连接。这表示，第二半导体层130通过第二衬垫240与外部的电源或电力供应线电连接。
图27为用于说明本发明的又一实施例的发光元件的剖面图。在前面进行说明的实施例中，关于对与形成半导体层叠结构体的衬底的一侧表面相面对的衬底的另一侧表面进行粗化的情形没有进行说明。在本实施例中，针对对衬底的另一侧表面进行粗化而改善光提取效率的情形进行详细说明。这种衬底的表面粗化可适用于倒装芯片类型的发光二极管，且可适用于前面所说明的实施例。
参照图27，根据本实施例的发光元件300可包含衬底310、发光结构体320、钝化层330、衬垫340、凸点350以及基板360。
所述衬底310可以是生长衬底，所述生长衬底没有特别限制，例如，可以是蓝宝石衬底、碳化硅衬底或硅衬底等。
所述衬底310可在一侧表面上具有发光结构体320。
所述衬底310在其另一侧表面具有研磨纹理面312，且在其一侧表面可具有逆向图形化蓝宝石衬底(逆向PSS，Converse Patterned Sapphire Substrate)图案314。
并且，所述衬底310在其另一侧表面上可具有防反射层316，所述衬底310可具有其边角为被倒角处理的形状的被倒角处理的边角318。
所述研磨纹理面312形成于所述衬底310的另一侧表面，且所述研磨纹理面312可以是通过如下处理而形成的结构：对所述衬底310的另一侧表面利用研磨机(未图示)进行研磨之后，对根据所述研磨而变粗糙的表面进行磷酸处理或磷酸和硫酸的混合物处理来去除另一侧表面的颗粒等，并对尖锐的边角进行圆滑处理。因此，所述研磨纹理面312可形成为具有不规则形态的粗糙度的表面，且可具有根据磷酸处理或磷酸和硫酸的混合物处理而被处理成圆滑的边角或突出部。
所述逆向PSS图案314可形成于所述衬底314的一侧表面。所述逆向PSS图案314可以以具备多个半球形状、圆锥形状或多棱锥形状的槽的形态形成。即，所述逆向PSS图案314可形成为如下结构：在所述衬底310的一侧表面具有多个半球形状的槽，或者具有多个所述圆锥形状的槽，或者具有多个所述多棱锥形状的槽。
此时，在所述逆向PSS图案314中，其内部(即，槽内部)可被下面将说明的缓冲层(未图示)或第一导电型半导体层322填充，并且，虽然在图27中没有示出，然而在所述逆向PSS图案314的槽被硅氧化物或硅氮化物等绝缘物填充的状态下形成(优选为外延生长)于所述衬底310上的构成发光结构体320的半导体层被选择性地生长，从而可起到降低位错密度(dislocation density)的作用。
所述防反射层316可由包含硅氧化物、诸如TiO2、AlTiO2或CeO2等的氧化物、如硅氮化物等的氮化物或如MgF2等的绝缘物的绝缘物质构成，且可由包含这些中的至少一个的多层结构构成。
此时，虽然图27中示出为所述防反射层316不仅形成于所述研磨纹理面312，还形成于被倒角处理的边角318上，然而可形成为仅在所述研磨纹理面312上形成所述防反射层316，而不在所述被倒角处理的边角318上形成所述防反射层316。
所述被倒角处理的边角318可以以所述衬底310的边角被倒角处理的形状形成。
因此，根据本发明的一实施例的发光元件300包含这样一种衬底310，即，该衬底310其一侧表面具有逆向PSS图案314，其另一侧表面具有研磨纹理面312、防反射层316以及被倒角处理的边角318，从而可使由配置于所述衬底310的一侧表面上的发光结构体320产生的光有效地发射至所述衬底310的另一侧表面。
即，所述研磨纹理面312起到如下作用：当光从所述衬底310的内部朝外部发射时，使光能够顺利地朝外部发射而不会被再次反射到所述衬底310的内部。所述逆向PSS图案314起到如下作用：当由所述发光结构体320产生的光朝所述衬底310的内部发射时，使光能够顺利地朝所述衬底310的内部发射而不会朝所述发光结构体320的方向反射。并且，所述防反射层316缓和所述衬底310与外部(即，空气)之间的折射率的差异，从而起到减弱所述衬底310的全反射的作用。另外，所述被倒角处理的边角318起到使发射至所述衬底310的侧面的光能够顺利地发射至外部的作用。
此时，如图36所示，在所述衬底310上没有防反射层316的情形下，光的透过率在较宽的波长带中表现出85％左右。与此相反，在具有防反射层316的情形下，光的透过率基本上表现出85％左右，然而根据波长而变化较大，且在特定波长带，例如，约310nm、约400nm或者约550nm附近的波长带中，透过率变为90％以上，明显变好。
此时，对于所述防反射层316而言，其材料和厚度可相应于由发光结构体320所发出的光的波长或所要求的波长而变更，并据此在相关波长下获得最大透过率，从而可获得最大光效率。
所述发光结构体320可包含第一导电型半导体层322、活性层324、第二导电型半导体层326以及透明电极层328。并且，所述发光结构体320还可包含缓冲层(未图示)、超晶格层(未图示)或者电子阻挡层(electron blocking layer)(未图示)。
并且，所述发光结构体320可形成为如下形态：至少所述第二导电型半导体层326及活性层324的一部分被台面蚀刻，从而所述第一导电型半导体层322的一部分被暴露。
所述第一导电型半导体层322可以是掺杂有第一导电型杂质(例如，N型杂质)的III-N类的化合物半导体层，例如是(Al、Ga、In)N类的III族氮化物半导体层。所述第一导电型半导体层322可以是掺杂有N型杂质的GaN层，即N-GaN层。并且，所述第一导电型半导体层322由单一层或多重层构成的情况下(例如，所述第一导电型半导体层322由多重层构成的情况下)，可由超晶格结构构成。
所述活性层324可由III-N类的化合物半导体层构成，例如由(Al、Ga、In)N半导体层构成，所述活性层324可由单一层或多个层构成，且可至少发出预定波长的光。并且，所述活性层324可以是包含一个势阱层(未图示)的单一量子阱结构，也可以被设置成势阱层(未图示)和阻挡层(未图示)交替重复地层叠的结构，即多重量子阱结构。此时，所述势阱层(未图示)或阻挡层(未图示)分别或者两者均由超晶格结构构成。
所述第二导电型半导体层326可以是掺杂有第二导电型杂质(例如，P型杂质)的III-N类的化合物半导体，例如是(Al、In、Ga)N类的III族氮化物半导体。所述第二导电型半导体层326可以是掺杂有P型杂质的GaN层，即P-GaN层。并且，所述第二导电型半导体层326可以由单一层或多重层构成。例如，所述第二导电型半导体层326由超晶格结构构成。
所述透明电极层328可包含如ITO、ZnO或IZO等的透明导电氧化物(TCO)或如Ni/Au等的接触物而构成，且起到与所述第二导电型半导体层326形成欧姆接触的作用。
为了缓和所述衬底310与所述第一导电型半导体层322之间的晶格失配，可具备所述缓冲层(未图示)。并且，所述缓冲层(未图示)可由单一层或多个层构成，在由多个层构成的情形下，可由低温缓冲层和高温缓冲层构成。所述缓冲层(未图示)可由AlN构成。
所述超晶格层(未图示)可设置于所述第一导电型半导体层322和活性层324之间，且可以是由III-N类的化合物半导体层(例如，(Al、Ga、In)N半导体层)层叠为多个层的层，例如可以是由InN层和InGaN层重复层叠的结构，而且所述超晶格层(未图示)形成于所述活性层324之前所形成的位置，因而防止向所述活性层324传递位错(dislocation)或缺陷(defect)等，从而可起到缓和所述活性层324的位错或缺陷等的形成的作用和使所述活性层324的结晶性变得优异的作用。
所述电子阻挡层(未图示)可设置于所述活性层324与第二导电型半导体层326之间。所述电子阻挡层可为了提高电子和空穴再结合效率而设置，且可由具有相对较宽的能带隙的物质形成。所述电子阻挡层(未图示)可由(Al、In、Ga)N类的III族氮化物半导体形成，且可由掺杂有Mg的P-AlGaN层构成。
所述钝化层330可设置于具有所述发光结构体320的衬底310上。所述钝化层330起到从外部环境保护其下部的所述发光结构体320的作用，可由包含硅氧化膜的绝缘膜形成。
所述钝化层330可具有：第一开口部332，暴露利用台面蚀刻而被暴露的所述第一导电型半导体层322的表面的一部分；第二开口部334，暴露所述第二导电型半导体层326的表面的一部分。
所述衬垫340可包含第一衬垫342及第二衬垫344。所述第一衬垫342设置于形成有所述钝化层330的衬底310上，且可被设置成与通过所述第一开口部332暴露的所述第一导电型半导体层322接触。所述第二衬垫344设置于形成有所述钝化层330的衬底310上，且可被设置成与通过所述第二开口部334暴露的所述第二导电型半导体层326接触。
所述衬垫340可包含Ni、Cr、Ti、Al、Ag或Au等。
所述凸点350可包含第一凸点352及第二凸点354。所述第一凸点352可设置于所述第一衬垫342上，所述第二凸点354可设置于所述第二衬垫344上。所述凸点350起到将形成有所述发光结构体320的所述衬底310贴装到基板360上并进行支撑的作用，且位于所述基板360与所述发光结构体320之间，从而起到使所述发光结构体320及衬底从所述基板360分离的作用。所述凸点350可包含Au而形成。
所述基板360可包含设置于其一侧表面上的第一电极362及第二电极364。在所述基板360上贴装包含所述发光结构体320的所述衬底310时，所述第一电极362及第二电极364可分别与所述第一衬垫352及第二衬垫354连接。
图28至图34为用于说明制造图27的发光元件的方法的剖面图。
参照图28，首先准备衬底310。
此时，所述衬底310可以是生长衬底，所述生长衬底可以是蓝宝石衬底、碳化硅衬底或硅衬底等，但本实施例中所述衬底310可以是蓝宝石衬底。
接着，在所述衬底310的一侧表面上形成多个半导体层。所述多个半导体层可包含第一导电型半导体层322、活性层324以及第二导电型半导体层326。
此时，所述多个半导体层可利用如MOCVD等的化学气相蒸镀装置外延生长而形成。
在所述衬底310上形成所述多个半导体层之前，可首先在所述衬底310的一侧表面形成逆向PSS图案314。当在具有所述逆向PSS图案314的所述衬底310上形成所述多个半导体层时，可在没有形成所述逆向PSS图案314的区域(即，所述衬底310的表面的预定区域)选择性地生长出所述半导体层，从而可控制形成于所述半导体层内的位错密度。
所述逆向PSS图案314可通过如下方式形成：在所述衬底310的一侧表面上形成具有暴露预定区域的多个开放区域的光刻胶图案(未图示)，并将所述光刻胶图案(未图示)作为掩膜而对所述衬底310的一侧表面蚀刻至预定深度。所述衬底310的蚀刻可通过湿式蚀刻或干式蚀刻来进行。所述湿式蚀刻可利用混合有硫酸和磷酸的湿式蚀刻溶液来进行，所述干式蚀刻可进行为利用电感耦合等离子体(ICP)装置的电感耦合等离子体(ICP)蚀刻。
所述逆向PSS图案314的形状可根据所述光刻胶图案(未图示)的开放区域的形状而确定。即，当所述光刻胶图案(未图示)的开放区域的形状为圆形时，所述逆向PSS图案314可形成为半球形或圆锥形的槽具备为多个的形态，当所述光刻胶图案(未图示)的开放区域的形状为包含三角形的多边形时，所述逆向PSS图案314可形成为包含三棱锥的多棱锥形状的槽具备为多个的形态。
参照图29，接着，在所述多个半导体层上形成保护层372。所述保护层起到在后述的研磨处理或磷酸处理或磷酸和硫酸的混合物处理中保护所述多个半导体层的作用。所述保护层372可以由如光刻胶等的合成树脂构成，且可由诸如硅氧化物或硅氮化物等的绝缘物质构成。
接着，利用研磨机对所述衬底310的另一侧表面进行研磨处理。
此时，所述衬底310利用所述研磨处理被研磨预定厚度。即，所述衬底310相比于图28所示的衬底310，其厚度减少。例如，图28所示的所述衬底310为大致450μm时，经过所述研磨处理之后的所述衬底310的厚度可形成为300μm，优选形成为200μm。如此地减少所述衬底310的厚度的理由如下：参照图28进行说明的衬底310需要经得住在所述衬底310的一侧表面上形成多个半导体层时所产生的热冲击或因所述多个半导体层的形成而引起的应力等的变形力，因而其厚度最好较大，然而为了光的传播，对于具备于所述发光元件300的衬底310而言，其厚度相对来说最好较薄。
接着，对于经过所述研磨处理的所述衬底310的另一侧表面利用包含磷酸的溶液进行磷酸处理或者利用包含磷酸和硫酸的混合物的溶液进行磷酸和硫酸的混合物处理，从而如图29所示，所述衬底310在另一侧表面形成研磨纹理面312。因此，所述研磨纹理面312是指对所述衬底310的另一侧表面进行研磨之后，利用磷酸或磷酸和硫酸的混合物进行磷酸处理或磷酸和硫酸的混合物处理而形成的表面的形状。
此时，所述研磨纹理面312的表面粗糙度可通过适宜地调节所述研磨处理和磷酸处理或磷酸和硫酸的混合物处理来进行调节。
即，如图35所示，在经过所述研磨处理的衬底310的另一侧表面中，其表面形成有不规则的凹凸。此时，可通过调节所述研磨机的刀片或研磨垫的粗糙度或者调节所述研磨处理时间来调节经过所述研磨处理的衬底310的表面粗糙度。并且，在对经过所述研磨处理的衬底310进行磷酸处理或磷酸和硫酸的混合物处理时，可通过调节处理时间来调节表面粗糙度。例如，当使用粗糙度较大的研磨机研磨垫，且磷酸处理或磷酸和硫酸的混合物处理时间较短时，可形成表面粗糙度较大的研磨纹理面312。与此相反，当所述研磨机研磨垫的粗糙度较小，且所述磷酸处理或磷酸和硫酸的混合物处理时间较长时，可形成表面粗糙度相对较小的研磨纹理面312。
参照图30，接着，在所述衬底310的另一侧表面上形成光刻胶图案374。
在所述光刻胶图案374中，可具有多个暴露所述衬底310的另一侧表面的预定区域的开放区域374a。所述光刻胶图案374可更换成硬掩膜(未图示)。即，在所述衬底310的另一侧表面上可形成包含硅氧化膜、硅氮化膜、金属膜等而形成的硬掩膜(未图示)。
接着，利用所述光刻胶图案374或硬掩膜(未图示)，在所述衬底310的另一侧表面形成多个分离槽376。此时，所述光刻胶图案374可利用光刻胶形成。所述分离槽376起到对之后分离所述衬底310的区域进行定义的作用，因而优选为位于与下面将进行说明的发光结构体320之间的区域对应的位置。
此时，优选地，所述分离槽376形成为其侧壁倾斜的形态。这是因为，所述分离槽376的侧壁在分离所述衬底310之后形成被倒角处理的边角318。
所述分离槽376可利用湿式蚀刻或干式蚀刻来形成，所述湿式蚀刻可利用包含磷酸或磷酸和硫酸的混合物的蚀刻溶液来进行，所述干式蚀刻可利用ICP装置来进行。
参照图31，将形成于所述衬底310的一侧表面上的保护层372去除，并对所述多个半导体层进行蚀刻，由此可形成发光结构体320。
此时，蚀刻所述多个半导体层的工艺可包含两个工艺。可包含蚀刻所述多个半导体层而分离成多个发光结构体320的分离蚀刻和暴露所述第一导电型半导体层的台面蚀刻。
所述分离蚀刻是指对整个所述多个半导体层进行蚀刻而分离成多个发光结构体320的蚀刻。此外，所述台面蚀刻是指为了暴露所述第一导电型半导体层322而对所述第二导电型半导体层326和活性层324的一部分进行蚀刻的蚀刻。此时，对于所述分离蚀刻和台面蚀刻而言，可以先进行所述分离蚀刻，然后再进行所述台面蚀刻，也可以先进行所述台面蚀刻，然后再进行所述分离蚀刻。
此时，对于所述分离蚀刻而言，在蚀刻所述半导体层时，在对应于所述分离槽376的区域上蚀刻所述半导体层。
另外，对于所述透明电极层328而言，可在进行所述分离蚀刻和台面蚀刻之后，在所述第二导电型半导体层326上形成所述透明电极层328，也可以在进行所述分离蚀刻和台面蚀刻之前，先在所述第二导电型半导体层326上形成所述透明电极层328，并在进行所述分离蚀刻和台面蚀刻时与所述第二导电型半导体层326相同地进行蚀刻而形成所述透明电极层328。
参照图32，在进行形成所述发光结构体320的蚀刻工艺之后，形成用于保护所述发光结构体320的钝化层330。所述钝化层330可由包含硅氮化物或硅氧化物的绝缘物质形成。
所述钝化层330可包含分别暴露所述发光结构体320的第一导电型半导体层322和透明电极层328的局部区域的第一开口部332和第二开口部334。
接着，在所述钝化层330上形成与所述第一导电型半导体层322连接的第一衬垫342及第二衬垫344。
所述第一衬垫342及第二衬垫344可通过在所述钝化层330上形成衬垫形成物质之后对其进行图案化而形成。
另外，可在所述衬底310的另一侧表面上形成防反射层316。在本实施例中，以在所述衬底310的另一侧表面上形成所述分离槽376之后形成所述防反射层316的情形进行了说明，然而，所述防反射层316可在形成所述研磨纹理面312之后的任意时间内形成。即，在形成参照图29说明的所述研磨纹理面312之后，可在参照图33形成第一凸点352及第二凸点354之前的任意时间内形成。
此时，在根据本发明实施例的制造发光元件的方法中，以对所述衬底310的另一侧表面进行磷酸处理或磷酸和硫酸的混合物处理而在所述衬底310的另一侧表面形成研磨纹理面312之后，对所述多个半导体层进行蚀刻而形成发光结构体320的情形进行了说明，但是也可以进行如下的工艺：首先对所述多个半导体层进行蚀刻而形成所述发光结构体320，然后对所述衬底310的另一侧表面进行磷酸处理或磷酸和硫酸的混合物处理而在所述衬底310的另一侧表面形成研磨纹理面312。
参照图33，在形成所述第一衬垫342及第二衬垫344之后，进行在所述第一衬垫342及第二衬垫344上分别形成第一凸点352及第二凸点354的凸点形成工艺和分离所述衬底310的分离工艺。
可以先进行所述凸点形成工艺之后再进行所述分离工艺，也可以先进行所述分离工艺之后再进行所述凸点形成工艺。
可对所述分离槽376利用金刚石砂轮或利用激光的划片(scribing)工艺来分离所述衬底310。
参照图34，准备一侧表面具有第一电极362及第二电极364的基板360。
接着，将所述基板360和所述衬底310对齐成所述第一凸点352与第一电极362相面对且所述第二凸点354与第二电极364相面对之后，对所述第一凸点352和第一电极362以及所述第二凸点354和第二电极364进行键合。据此，制造出键合有倒装芯片的多个发光元件300。
以上，对本发明的多种实施例进行了说明，但本发明并不局限于特定实施例，而且，在不脱离本发明的技术思想的范围内，特定实施例中说明的技术特征也可同样地适用于其他实施例。

Claims (23)

1.一种发光二极管，包括：
第一导电型半导体层；
台面，在所述第一导电型半导体层上彼此相隔而布置，且分别包括活性层及第二导电型半导体层；
反射电极，位于所述台面上，且欧姆接触于第二导电型半导体层；
电流分散层，覆盖所述台面及所述第一导电型半导体层，位于所述台面上部区域内并与所述台面电绝缘，且包括暴露所述反射电极的第一开口部，并欧姆接触于所述第一导电型半导体层，
下部绝缘层，位于所述台面与所述电流分散层之间，并使所述电流分散层与所述台面绝缘，并包括位于所述台面上部区域内，并使所述反射电极暴露的第二开口部；
上部绝缘层，覆盖所述电流分散层的至少一部分，并具有使所述反射电极暴露的第三开口部；
第二衬垫，位于所述上部绝缘层上，并连接到通过所述上部绝缘层的第三开口部而暴露的反射电极；
第一衬垫，与所述电流分散层连接，
其中，所述下部绝缘层具有暴露所述第一导电型半导体层的第四开口部，所述第四开口部具有沿着所述台面延伸的方向伸长的形状，所述第一开口部被布置在相邻的所述第四开口部之间。
2.如权利要求1所述的发光二极管，其中，
所述台面具有朝一侧方向延伸的形状，
所述电流分散层的第一开口部偏向于所述台面的相同端部侧而布置。
3.如权利要求1所述的发光二极管，其中，
所述电流分散层包括反射金属。
4.如权利要求1所述的发光二极管，其中，
所述反射电极包括反射金属层和阻挡金属层，所述阻挡金属层覆盖所述反射金属层的上面及侧面。
5.如权利要求1所述的发光二极管，其中，
所述电流分散层的第一开口部分别具有比所述下部绝缘层的第二开口部更宽的宽度，以使所述下部绝缘层的开口部暴露。
6.如权利要求5所述的发光二极管，其中，
所述上部绝缘层覆盖所述电流分散层的第一开口部的侧壁。
7.如权利要求1所述的发光二极管，其中，
所述电流分散层被形成为覆盖所述台面的第一侧面以及与所述第一侧面相面对的第二侧面，
所述电流分散层与第一导电型半导体层的第一区域欧姆接触，并且欧姆接触于以所述台面为基准而位于相反面的第二区域。
8.如权利要求1所述的发光二极管，其中，
所述下部绝缘层是反射性电介质层。
9.一种发光二极管，包括：
第一导电型半导体层；
台面，布置在所述第一导电型半导体层上，并包括活性层及第二导电型半导体层；
反射电极，位于所述台面上，且欧姆接触于第二导电型半导体层；
电流分散层，位于所述台面及反射电极上，且在所述台面的上部区域内包含暴露所述反射电极的第一开口部，并与所述第一导电型半导体层欧姆接触；
下部绝缘层，布置在所述台面及反射电极与所述电流分散层之间，并使所述电流分散层与所述台面及反射电极绝缘；
上部绝缘层，覆盖所述电流分散层，在所述台面区域上部具有暴露所述电流分散层的第二开口部，
所述电流分散层的一部分在所述第一导电型半导体层的一侧边缘位置附近与所述第一导电型半导体层欧姆接触，
其中，所述下部绝缘层具有暴露所述第一导电型半导体层的第三开口部，所述第三开口部具有沿着所述台面延伸的方向伸长的形状，所述第一开口部被布置在相邻的所述第三开口部之间。
10.如权利要求9所述的发光二极管，其中，
在所述第一导电型半导体层的一侧边缘位置附近与所述第一导电型半导体层欧姆接触的所述电流分散层的一部分从所述台面与所述第一导电型半导体层的一侧边缘位置相离，而与所述第一导电型半导体层欧姆接触。
11.如权利要求10所述的发光二极管，其中，
在所述第一导电型半导体层的一侧边缘位置附近与所述第一导电型半导体层欧姆接触的所述电流分散层的一部分沿着所述第一导电型半导体层的一侧边缘位置而以较长的形状与所述第一导电型半导体层欧姆接触。
12.如权利要求10所述的发光二极管，其中，
所述电流分散层还在与所述第一导电型半导体层的一侧边缘位置相向的另一侧边缘位置附近与所述第一导电型半导体层欧姆接触。
13.如权利要求12所述的发光二极管，其中，
所述电流分散层在所述一侧边缘位置附近以及所述另一侧边缘位置附近与所述第一导电型半导体层欧姆接触，并且在所述一侧边缘位置附近以及所述另一侧边缘位置附近之间的多个区域与所述第一导电型半导体层欧姆接触。
14.如权利要求10所述的发光二极管，其中，
所述电流分散层的一部分与所述第一导电型半导体层的一侧边缘位置之间的区域被绝缘层覆盖。
15.如权利要求9所述的发光二极管，其中，
所述台面限定在所述第一导电型半导体层的上部区域内部而布置。
16.如权利要求9所述的发光二极管，其中，
所述电流分散层包括反射金属。
17.如权利要求9所述的发光二极管，其中，
还包括：第一衬垫，与所述电流分散层电连接；第二衬垫，与所述反射电极电连接，
所述第一衬垫通过所述上部绝缘层的第二开口部而与所述电流分散层连接。
18.如权利要求17所述的发光二极管，其中，
所述下部绝缘层具有用于暴露所述反射电极的第四开口部，
所述电流分散层在所述反射电极上具有用于暴露所述下部绝缘层的第四开口部的第五开口部，
所述上部绝缘层具有比所述电流分散层的第五开口部区域窄的第六开口部，
所述第二衬垫通过所述上部绝缘层的第六开口部、所述电流分散层的第五开口部及所述下部绝缘层的第四开口部而与所述反射电极电连接。
19.如权利要求18所述的发光二极管，其中，
所述第二衬垫具有比所述上部绝缘层的第六开口部更宽的区域并覆盖所述第六开口部。
20.如权利要求17所述的发光二极管，其中，
所述电流分散层的第五开口部具有比用于暴露所述反射电极的所述下部绝缘层的第四开口部更宽的宽度。
21.如权利要求18所述的发光二极管，其中，
所述电流分散层的第五开口部偏向于所述台面的一侧边缘位置侧而布置。
22.如权利要求9所述的发光二极管，其中，
所述反射电极分别包括反射金属层和阻挡金属层，所述阻挡金属层覆盖所述反射金属层的上面及侧面。
23.如权利要求9所述的发光二极管，其中，
所述下部绝缘层具有用于暴露所述第一导电型半导体层的多个第三开口部，
所述电流分散层通过所述下部绝缘层的第三开口部而在多个位置与所述第一导电型半导体层电连接。
CN201610702369.6A 2011-09-16 2012-09-14 发光二极管及制造该发光二极管的方法 Active CN106067499B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR20110093396 2011-09-16
KR10-2011-0093396 2011-09-16
KR10-2012-0015758 2012-02-16
KR1020120015758A KR20130094483A (ko) 2012-02-16 2012-02-16 발광 다이오드 칩 및 그의 제조 방법
KR10-2012-0052722 2012-05-17
KR1020120052722A KR20130128747A (ko) 2012-05-17 2012-05-17 응력 완화층을 가지는 발광 다이오드 및 그 형성방법
CN201280045164.5A CN103828073B (zh) 2011-09-16 2012-09-14 发光二极管及制造该发光二极管的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280045164.5A Division CN103828073B (zh) 2011-09-16 2012-09-14 发光二极管及制造该发光二极管的方法

Publications (2)

Publication Number Publication Date
CN106067499A CN106067499A (zh) 2016-11-02
CN106067499B true CN106067499B (zh) 2019-04-05

Family

ID=47883888

Family Applications (5)

Application Number Title Priority Date Filing Date
CN201610701538.4A Active CN106058000B (zh) 2011-09-16 2012-09-14 发光二极管及制造该发光二极管的方法
CN201610702797.9A Active CN106098889B (zh) 2011-09-16 2012-09-14 发光二极管及制造该发光二极管的方法
CN201610702369.6A Active CN106067499B (zh) 2011-09-16 2012-09-14 发光二极管及制造该发光二极管的方法
CN201280045164.5A Active CN103828073B (zh) 2011-09-16 2012-09-14 发光二极管及制造该发光二极管的方法
CN201610701610.3A Active CN106129195B (zh) 2011-09-16 2012-09-14 发光二极管及制造该发光二极管的方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201610701538.4A Active CN106058000B (zh) 2011-09-16 2012-09-14 发光二极管及制造该发光二极管的方法
CN201610702797.9A Active CN106098889B (zh) 2011-09-16 2012-09-14 发光二极管及制造该发光二极管的方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201280045164.5A Active CN103828073B (zh) 2011-09-16 2012-09-14 发光二极管及制造该发光二极管的方法
CN201610701610.3A Active CN106129195B (zh) 2011-09-16 2012-09-14 发光二极管及制造该发光二极管的方法

Country Status (7)

Country Link
US (6) US20140361327A1 (zh)
EP (7) EP3223320B1 (zh)
JP (3) JP5869678B2 (zh)
CN (5) CN106058000B (zh)
DE (1) DE202012013620U1 (zh)
SI (1) SI4243094T1 (zh)
WO (1) WO2013039344A2 (zh)

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI572068B (zh) * 2012-12-07 2017-02-21 晶元光電股份有限公司 發光元件
US9936579B2 (en) * 2013-02-01 2018-04-03 Apple Inc. Low profile packaging and assembly of a power conversion system in modular form
KR20140130618A (ko) * 2013-05-01 2014-11-11 서울바이오시스 주식회사 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드
WO2014185693A1 (ko) 2013-05-13 2014-11-20 서울반도체 주식회사 발광소자 패키지, 그 제조 방법, 및 이를 포함하는 차량용 램프 및 백라이트 유닛
WO2015016561A1 (en) * 2013-07-29 2015-02-05 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and led module having the same
US9847457B2 (en) 2013-07-29 2017-12-19 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and LED module having the same
US9461209B2 (en) * 2013-11-27 2016-10-04 Epistar Corporation Semiconductor light-emitting device
US10283681B2 (en) * 2013-09-12 2019-05-07 Cree, Inc. Phosphor-converted light emitting device
KR101561198B1 (ko) * 2013-11-12 2015-10-19 주식회사 세미콘라이트 반도체 발광소자
CN103618035A (zh) * 2013-11-14 2014-03-05 南昌黄绿照明有限公司 一种具有应力调制层的氮化镓基led薄膜芯片及其制备方法
JP6248604B2 (ja) * 2013-12-18 2017-12-20 日亜化学工業株式会社 半導体発光素子及びその電極形成方法
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
JP6299336B2 (ja) * 2014-03-28 2018-03-28 日亜化学工業株式会社 発光素子及びそれを用いた発光装置
US9548419B2 (en) * 2014-05-20 2017-01-17 Southern Taiwan University Of Science And Technology Light emitting diode chip having multi microstructure substrate surface
KR20150138977A (ko) * 2014-05-30 2015-12-11 한국전자통신연구원 발광 소자 및 그의 제조방법
WO2015181671A1 (en) * 2014-05-30 2015-12-03 Koninklijke Philips N.V. Light-emitting device with patterned substrate
US9608168B2 (en) * 2014-06-13 2017-03-28 Seoul Viosys Co., Ltd. Light emitting diode
KR102357289B1 (ko) * 2014-07-01 2022-02-03 서울바이오시스 주식회사 발광 소자
CN106663730B (zh) * 2014-07-31 2019-11-19 首尔伟傲世有限公司 发光二极管
KR20160017849A (ko) * 2014-08-06 2016-02-17 서울바이오시스 주식회사 고출력 발광 장치 및 그 제조 방법
KR20160027875A (ko) * 2014-08-28 2016-03-10 서울바이오시스 주식회사 발광소자
US20160181476A1 (en) * 2014-12-17 2016-06-23 Apple Inc. Micro led with dielectric side mirror
WO2016099061A1 (en) * 2014-12-19 2016-06-23 Seoul Viosys Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
KR102647674B1 (ko) * 2014-12-31 2024-03-15 서울바이오시스 주식회사 고효율 발광 다이오드
TWI620349B (zh) * 2015-01-05 2018-04-01 隆達電子股份有限公司 覆晶式發光二極體晶片
WO2016122725A1 (en) * 2015-01-30 2016-08-04 Technologies Llc Sxaymiq Micro-light emitting diode with metal side mirror
US20180130926A1 (en) * 2015-02-17 2018-05-10 Genesis Photonics Inc. Light emitting diode
US20160329461A1 (en) 2015-02-17 2016-11-10 Genesis Photonics Inc. Light emitting diode
FR3038127B1 (fr) * 2015-06-24 2017-06-23 Commissariat Energie Atomique Procede de fabrication d'une pluralite de dipoles en forme d'ilots ayant des electrodes auto-alignees
CN104934514B (zh) * 2015-07-06 2018-06-22 天津宝坻紫荆科技有限公司 一种复合绝缘层及制备方法
DE102015114590B4 (de) 2015-09-01 2020-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauteils
CN105261691B (zh) * 2015-09-08 2018-02-13 圆融光电科技股份有限公司 发光二极管倒装芯片的制备方法及发光二极管倒装芯片
CN107039569B (zh) * 2015-10-16 2019-04-23 首尔伟傲世有限公司 发光二极管芯片
US9851056B2 (en) 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability
CN105633224A (zh) * 2016-01-04 2016-06-01 厦门市三安光电科技有限公司 一种led芯片电极与芯片结构及其制作方法
CN113948622A (zh) * 2016-01-13 2022-01-18 首尔伟傲世有限公司 紫外线发光元件
KR102624111B1 (ko) * 2016-01-13 2024-01-12 서울바이오시스 주식회사 자외선 발광소자
JP6601243B2 (ja) * 2016-01-29 2019-11-06 日亜化学工業株式会社 発光素子及びその製造方法
US10892390B2 (en) 2016-02-05 2021-01-12 Lg Innotek Co., Ltd. Light-emitting element and light-emitting element package including the same
KR102266960B1 (ko) * 2016-03-02 2021-06-18 한국전자통신연구원 쇼트키 다이오드 및 이의 제조 방법
DE102016106831A1 (de) * 2016-04-13 2017-10-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
WO2017191923A1 (ko) * 2016-05-03 2017-11-09 서울바이오시스주식회사 발광 다이오드
KR102550005B1 (ko) * 2016-07-15 2023-07-03 서울바이오시스 주식회사 자외선 발광 다이오드
TWI723207B (zh) * 2016-08-18 2021-04-01 新世紀光電股份有限公司 微型發光二極體及其製造方法
TWI742175B (zh) * 2016-10-07 2021-10-11 新世紀光電股份有限公司 發光二極體
US10340425B2 (en) * 2016-11-25 2019-07-02 Seoul Viosys Co., Ltd. Light emitting diode having light blocking layer
KR102550007B1 (ko) * 2016-11-30 2023-07-03 서울바이오시스 주식회사 복수의 발광셀들을 가지는 발광 다이오드
KR20180065342A (ko) 2016-12-07 2018-06-18 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
CN114388674B (zh) * 2016-12-21 2024-07-12 首尔伟傲世有限公司 高可靠性发光二极管
KR102601419B1 (ko) * 2016-12-28 2023-11-14 서울바이오시스 주식회사 고 신뢰성 발광 다이오드
KR102707425B1 (ko) * 2017-01-06 2024-09-20 서울바이오시스 주식회사 전류 차단층을 가지는 발광 소자
DE112018001504T5 (de) 2017-03-23 2020-03-12 Seoul Semiconductor Co., Ltd. Bildschirmgerät und verfahren zur herstellung desselben
JP2018170333A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体装置及びその製造方法
US10686158B2 (en) * 2017-03-31 2020-06-16 Innolux Corporation Display device
CN108735868B (zh) * 2017-04-25 2019-10-25 山东浪潮华光光电子股份有限公司 一种GaN基LED包覆式电极结构的制作方法
KR102381866B1 (ko) * 2017-05-02 2022-04-04 서울바이오시스 주식회사 자외선 발광 다이오드
DE102017111123A1 (de) * 2017-05-22 2018-11-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
TWI813314B (zh) * 2017-06-30 2023-08-21 日商日亞化學工業股份有限公司 發光裝置
US10553759B2 (en) * 2017-07-13 2020-02-04 Epistar Corporation Light-emitting device
CN107359223B (zh) * 2017-07-17 2019-02-05 天津三安光电有限公司 发光二极管及其制作方法
CN109326700B (zh) * 2017-07-31 2020-02-11 山东浪潮华光光电子股份有限公司 一种GaN基LED电极结构及其制作方法
KR102499308B1 (ko) * 2017-08-11 2023-02-14 서울바이오시스 주식회사 발광 다이오드
JP7255965B2 (ja) 2017-08-24 2023-04-11 日機装株式会社 半導体発光素子の製造方法
WO2019055271A1 (en) * 2017-09-15 2019-03-21 Glo Ab OPTICAL EXTENSION IMPROVEMENT OF LIGHT-EMITTING DIODE SUB-PIXELS
JP2019106406A (ja) * 2017-12-08 2019-06-27 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびそれを用いた表面実装デバイスならびにそれらの製造方法
TWD191816S (zh) 2017-12-12 2018-07-21 新世紀光電股份有限公司 發光二極體晶片
CN111129265B (zh) * 2017-12-22 2023-06-02 首尔伟傲世有限公司 发光二极管
DE102018101393A1 (de) 2018-01-23 2019-07-25 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
US11621380B2 (en) 2018-04-26 2023-04-04 Xiamen Changelight Co., Ltd. Flip-chip of light emitting diode and manufacturing method and illuminating method thereof
KR102565148B1 (ko) * 2018-06-27 2023-08-18 서울바이오시스 주식회사 플립칩형 발광 다이오드 칩 및 그것을 포함하는 발광 장치
US11430929B2 (en) * 2018-09-14 2022-08-30 Seoul Viosys Co., Ltd. Light emitting device having a stacked structure
US10886447B2 (en) * 2018-09-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting device
US11271136B2 (en) * 2018-11-07 2022-03-08 Seoul Viosys Co., Ltd Light emitting device
CN109659414B (zh) * 2018-11-22 2021-06-11 华灿光电（浙江）有限公司 一种倒装led芯片及其制作方法
US11271141B2 (en) * 2018-11-26 2022-03-08 Osram Opto Semiconductors Gmbh Light-emitting device with wavelenght conversion layer having quantum dots
CN111463329B (zh) * 2019-01-18 2021-09-17 北京北方华创微电子装备有限公司 一种led芯片及其制作方法
EP3920245A4 (en) * 2019-01-31 2022-11-02 Seoul Viosys Co., Ltd LED
KR102690987B1 (ko) 2019-02-25 2024-08-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2020206596A1 (zh) * 2019-04-08 2020-10-15 厦门三安光电有限公司 一种复合绝缘反射层
TWI699903B (zh) * 2019-05-17 2020-07-21 友達光電股份有限公司 顯示面板及其製造方法
US11245055B2 (en) * 2019-05-28 2022-02-08 Facebook Technologies, Llc LED arrays having a reduced pitch
DE102019122460A1 (de) * 2019-08-21 2021-02-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen
DE102019122593A1 (de) * 2019-08-22 2021-02-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
WO2021095717A1 (ja) * 2019-11-12 2021-05-20 ソニー株式会社 半導体発光素子および電子機器
TWI849032B (zh) * 2019-12-31 2024-07-21 晶元光電股份有限公司 發光元件
US11848402B2 (en) * 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer
WO2021236732A1 (en) * 2020-05-19 2021-11-25 Raxium, Inc. Quantum well-based led structure enhanced with sidewall hole injection
GB2599065B (en) * 2020-05-22 2023-05-10 Plessey Semiconductors Ltd Light emitting device array
CN111596339B (zh) * 2020-05-29 2023-07-25 东华理工大学 一种半导体核辐射探测器及其制备方法和应用
CN111933765B (zh) * 2020-07-03 2022-04-26 厦门士兰明镓化合物半导体有限公司 微型发光二极管及制作方法，微型led显示模块及制作方法
CN111883624B (zh) * 2020-07-20 2021-11-05 华灿光电(苏州）有限公司 发光二极管芯片及其制备方法
WO2022031138A1 (ko) * 2020-08-07 2022-02-10 서울바이오시스주식회사 복수개의 발광셀들을 갖는 발광 다이오드
CN112242467A (zh) * 2020-10-20 2021-01-19 厦门乾照光电股份有限公司 一种led芯片的制作方法
WO2022094967A1 (zh) * 2020-11-06 2022-05-12 京东方科技集团股份有限公司 发光二极管芯片及其制备方法、显示装置
US20220173292A1 (en) * 2020-11-30 2022-06-02 Epistar Corporation Semiconductor Device
US20230238419A1 (en) * 2021-01-21 2023-07-27 Photon Wave Co., Ltd. Ultraviolet light-emitting device
JP7504054B2 (ja) 2021-04-20 2024-06-21 日機装株式会社 半導体発光素子
KR20220157120A (ko) * 2021-05-20 2022-11-29 삼성전자주식회사 발광 소자 및 이를 이용한 디스플레이 모듈
CN113540311B (zh) * 2021-07-15 2022-11-22 厦门三安光电有限公司 一种倒装发光二极管和发光装置
CN113571622B (zh) * 2021-07-22 2022-08-23 厦门三安光电有限公司 发光二极管及其制备方法
CN114038878B (zh) * 2021-08-17 2023-01-13 重庆康佳光电技术研究院有限公司 发光组件、显示屏及发光组件的制作方法
DE102021209250A1 (de) 2021-08-24 2023-03-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Schichtenstapel für einen Halbleiterchip, Halbleiterchip und Verfahren zur Herstellung eines Schichtenstapels für einen Halbleiterchip
CN113809210B (zh) * 2021-09-14 2024-01-09 泉州三安半导体科技有限公司 一种发光二极管芯片、发光装置、显示装置
CN113964249A (zh) * 2021-09-15 2022-01-21 厦门士兰明镓化合物半导体有限公司 发光二极管及其制造方法
CN114188454B (zh) * 2021-12-03 2024-01-09 泉州三安半导体科技有限公司 紫外发光二极管及发光装置
KR20240136375A (ko) * 2022-01-13 2024-09-13 소에이 가가쿠 고교 가부시키가이샤 트렌치 분리 영역들로부터 활성층들을 선택적으로 성장시키는 발광 다이오드들 및 그 제조 방법
CN115579441B (zh) * 2022-12-09 2023-05-16 华灿光电(苏州）有限公司 一种发光二极管用电极及其制备方法
CN116936711B (zh) * 2023-09-19 2023-12-15 江西兆驰半导体有限公司 一种垂直发光二极管及其制备方法、led灯板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320778A (zh) * 2007-06-06 2008-12-10 索尼株式会社 形成发光元件用的电极结构的方法和形成层压结构的方法
CN101720513A (zh) * 2007-04-26 2010-06-02 欧司朗光电半导体有限公司 光电子器件和用于制造多个光电子器件的方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250733A (ja) * 1990-02-28 1991-11-08 Sony Corp 半導体装置
US6784463B2 (en) * 1997-06-03 2004-08-31 Lumileds Lighting U.S., Llc III-Phospide and III-Arsenide flip chip light-emitting devices
JPH11220171A (ja) * 1998-02-02 1999-08-10 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体素子
JPH11354541A (ja) 1998-06-11 1999-12-24 Fujitsu Quantum Devices Kk 半導体装置およびその製造方法
US6486499B1 (en) 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
US6828596B2 (en) 2002-06-13 2004-12-07 Lumileds Lighting U.S., Llc Contacting scheme for large and small area semiconductor light emitting flip chip devices
US7179670B2 (en) 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount
KR20050095721A (ko) * 2004-03-27 2005-09-30 삼성전자주식회사 ＩＩＩ - Ｖ 족 ＧａＮ 계 화합물 반도체 발광소자 및 그제조방법
KR100568297B1 (ko) * 2004-03-30 2006-04-05 삼성전기주식회사 질화물 반도체 발광 소자 및 그 제조 방법
JP4632697B2 (ja) * 2004-06-18 2011-02-16 スタンレー電気株式会社 半導体発光素子及びその製造方法
US20060001035A1 (en) * 2004-06-22 2006-01-05 Toyoda Gosei Co., Ltd. Light emitting element and method of making same
US7274040B2 (en) * 2004-10-06 2007-09-25 Philips Lumileds Lighting Company, Llc Contact and omnidirectional reflective mirror for flip chipped light emitting devices
US8318519B2 (en) * 2005-01-11 2012-11-27 SemiLEDs Optoelectronics Co., Ltd. Method for handling a semiconductor wafer assembly
KR20060134490A (ko) * 2005-06-22 2006-12-28 김성진 플립 칩 질화물반도체 발광 다이오드 및 그의 제조 방법
JP2007027540A (ja) * 2005-07-20 2007-02-01 Matsushita Electric Ind Co Ltd 半導体発光素子およびこれを用いた照明装置
JP4819453B2 (ja) 2005-09-12 2011-11-24 昭和電工株式会社 窒化ガリウム系半導体発光素子およびその製造方法
SG130975A1 (en) * 2005-09-29 2007-04-26 Tinggi Tech Private Ltd Fabrication of semiconductor devices for light emission
EP1966833A1 (en) * 2005-12-19 2008-09-10 Showa Denko K.K. Flip-chip type semiconductor light-emitting device, method for manufacturing flip-chip type semiconductor light-emitting device, printed circuit board for flip-chip type semiconductor light-emitting device, mounting structure for flip-chip type semiconductor light-emitting device-and light-emitting diode lamp
JP2007184411A (ja) * 2006-01-06 2007-07-19 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
WO2007081092A1 (en) * 2006-01-09 2007-07-19 Seoul Opto Device Co., Ltd. Del à couche d'ito et son procédé de fabrication
JP2008192782A (ja) * 2007-02-05 2008-08-21 Toyota Central R&D Labs Inc 電極及びそれを有するｉｉｉ族窒化物系化合物半導体発光素子
KR100838197B1 (ko) 2007-08-10 2008-06-16 서울옵토디바이스주식회사 개선된 전류분산 성능을 갖는 발광 다이오드
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US8536584B2 (en) * 2007-11-14 2013-09-17 Cree, Inc. High voltage wire bond free LEDS
TWI464921B (zh) * 2009-02-25 2014-12-11 Epistar Corp 主波長分佈收斂之發光元件及其製造方法
US9117944B2 (en) * 2008-09-24 2015-08-25 Koninklijke Philips N.V. Semiconductor light emitting devices grown on composite substrates
KR101017394B1 (ko) * 2008-09-30 2011-02-28 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
JP5530087B2 (ja) * 2008-10-17 2014-06-25 ユー・ディー・シー アイルランド リミテッド 発光素子
CN101740674B (zh) * 2008-11-26 2011-08-31 晶元光电股份有限公司 发光元件结构及其制造方法
JP4702442B2 (ja) * 2008-12-12 2011-06-15 ソニー株式会社 半導体発光素子及びその製造方法
KR20100076083A (ko) * 2008-12-17 2010-07-06 서울반도체 주식회사 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법
JP5311408B2 (ja) 2008-12-26 2013-10-09 シャープ株式会社 窒化物半導体発光素子
CN102130286B (zh) * 2009-02-19 2013-03-20 光宝电子(广州)有限公司 发光二极管的封装结构及封装方法
US7977132B2 (en) * 2009-05-06 2011-07-12 Koninklijke Philips Electronics N.V. Extension of contact pads to the die edge via electrical isolation
CN101924116B (zh) * 2009-06-12 2014-04-23 刘胜 可扩展的超大尺寸发光二极管芯片及制造方法
CN102054911B (zh) * 2009-10-29 2013-03-13 比亚迪股份有限公司 发光二极管芯片及其制作方法和具有该芯片的发光二极管
KR101106151B1 (ko) * 2009-12-31 2012-01-20 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
KR100999779B1 (ko) * 2010-02-01 2010-12-08 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
JP5148647B2 (ja) 2010-03-05 2013-02-20 株式会社東芝 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
CN101872824A (zh) * 2010-06-07 2010-10-27 厦门市三安光电科技有限公司 侧面具有双反射层的氮化镓基倒装发光二极管及其制备方法
CN103238223B (zh) * 2010-12-08 2017-03-01 日亚化学工业株式会社 氮化物系半导体发光元件
US10074778B2 (en) * 2011-03-22 2018-09-11 Seoul Viosys Co., Ltd. Light emitting diode package and method for manufacturing the same
KR20130035658A (ko) * 2011-09-30 2013-04-09 서울옵토디바이스주식회사 발광 다이오드 소자용 기판 제조 방법
TW201347141A (zh) * 2012-05-04 2013-11-16 Chi Mei Lighting Tech Corp 發光二極體結構及其製造方法
US10290773B2 (en) * 2012-09-13 2019-05-14 Epistar Corporation Light-emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101720513A (zh) * 2007-04-26 2010-06-02 欧司朗光电半导体有限公司 光电子器件和用于制造多个光电子器件的方法
CN101320778A (zh) * 2007-06-06 2008-12-10 索尼株式会社 形成发光元件用的电极结构的方法和形成层压结构的方法

Also Published As

Publication number Publication date
US10319884B2 (en) 2019-06-11
EP3223320A1 (en) 2017-09-27
JP6858112B2 (ja) 2021-04-14
EP4109570A1 (en) 2022-12-28
US20140361327A1 (en) 2014-12-11
EP3361517B1 (en) 2021-06-23
US9634193B2 (en) 2017-04-25
US10297720B2 (en) 2019-05-21
EP3361517A1 (en) 2018-08-15
EP3364467B1 (en) 2020-02-26
DE202012013620U1 (de) 2018-08-06
EP3926698A1 (en) 2021-12-22
JP2014527313A (ja) 2014-10-09
WO2013039344A3 (ko) 2013-05-10
CN103828073B (zh) 2016-09-21
CN106058000A (zh) 2016-10-26
US10439105B2 (en) 2019-10-08
EP2757598B1 (en) 2017-04-26
CN106058000B (zh) 2019-04-23
US10756237B2 (en) 2020-08-25
US20200013928A1 (en) 2020-01-09
JP2018078310A (ja) 2018-05-17
US20160233386A1 (en) 2016-08-11
JP5869678B2 (ja) 2016-02-24
CN106129195A (zh) 2016-11-16
CN106067499A (zh) 2016-11-02
JP2016105495A (ja) 2016-06-09
EP3364467A1 (en) 2018-08-22
EP3223320B1 (en) 2021-07-21
EP2757598A4 (en) 2015-05-27
US20160343911A1 (en) 2016-11-24
EP4243094B1 (en) 2024-05-22
EP4243094A2 (en) 2023-09-13
CN106098889B (zh) 2019-02-15
CN106129195B (zh) 2018-06-01
US20160043282A1 (en) 2016-02-11
EP3926698B1 (en) 2023-01-04
CN103828073A (zh) 2014-05-28
SI4243094T1 (sl) 2024-08-30
CN106098889A (zh) 2016-11-09
EP4243094A3 (en) 2023-12-06
JP6262778B2 (ja) 2018-01-17
EP2757598A2 (en) 2014-07-23
US20150200334A1 (en) 2015-07-16
WO2013039344A2 (ko) 2013-03-21

Similar Documents

Publication Publication Date Title
CN106067499B (zh) 发光二极管及制造该发光二极管的方法
EP3404726B1 (en) Ultraviolet light-emitting device
JP2024050867A (ja) 発光装置
KR20200079122A (ko) 마이크로 led 소자 및 마이크로 led 제조 방법
US9306120B2 (en) High efficiency light emitting diode
KR20110043282A (ko) 발광소자 및 그 제조방법
KR101081166B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101134737B1 (ko) 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant