JP2019079982A - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2019079982A
JP2019079982A JP2017206889A JP2017206889A JP2019079982A JP 2019079982 A JP2019079982 A JP 2019079982A JP 2017206889 A JP2017206889 A JP 2017206889A JP 2017206889 A JP2017206889 A JP 2017206889A JP 2019079982 A JP2019079982 A JP 2019079982A
Authority
JP
Japan
Prior art keywords
layer
metal layer
type cladding
cladding layer
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017206889A
Other languages
English (en)
Other versions
JP6640815B2 (ja
Inventor
紀隆 丹羽
Noritaka Niwa
紀隆 丹羽
哲彦 稲津
Tetsuhiko Inazu
哲彦 稲津
遥人 酒井
Haruhito SAKAI
遥人 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikkiso Co Ltd
Original Assignee
Nikkiso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikkiso Co Ltd filed Critical Nikkiso Co Ltd
Priority to JP2017206889A priority Critical patent/JP6640815B2/ja
Priority to KR1020207012349A priority patent/KR102401209B1/ko
Priority to PCT/JP2018/036566 priority patent/WO2019082603A1/ja
Publication of JP2019079982A publication Critical patent/JP2019079982A/ja
Application granted granted Critical
Publication of JP6640815B2 publication Critical patent/JP6640815B2/ja
Priority to US16/857,853 priority patent/US11575068B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Abstract

【課題】半導体発光素子のn側電極のコンタクト抵抗および平坦性を改善する。【解決手段】半導体発光素子10の製造方法は、n型窒化アルミニウムガリウム(AlGaN)系半導体材料のn型クラッド層24上にAlGaN系半導体材料の活性層26を形成する工程と、n型クラッド層の一部が露出するように活性層28およびn型クラッド層24の一部をドライエッチングにより除去する工程と、n型クラッド層24の露出面上にチタン(Ti)を含む第1金属層32aを形成し、第1金属層32a上にアルミニウム(Al)を含む第2金属層32bを形成する工程と、第1金属層32aおよび第2金属層32bを560℃以上650℃以下の温度でアニールしてn側電極32を形成する工程と、を備える。第2金属層32aは、アニール前の膜密度が2.7g/cm3未満である。【選択図】図1

Description

本発明は、半導体発光素子の製造方法に関する。
深紫外光用の発光素子は、基板上に順に積層される窒化アルミニウムガリウム(AlGaN)系のn型クラッド層、活性層、p型クラッド層を有し、エッチングにより露出させたn型クラッド層の一部領域上に例えばTi/Al/Ti/Auの積層構造を有するn側電極が形成される。n型クラッド層とn側電極のコンタクト抵抗は、n型クラッド層のAlNモル分率が大きくなるほど増加する傾向にあり、良好なオーミック接触が困難になることが知られている。n側電極のコンタクト抵抗を低減させるため、700℃以上のアニール処理が必要とされる(例えば、特許文献1参照)。
特許第5594530号公報
n側電極に含まれるアルミニウム(Al)の融点(約660℃)を超える温度でアニール処理をすると、アニール後のn側電極の平坦性が低下し、n側電極における紫外光の反射率が低下しうる。
本発明はこうした課題に鑑みてなされたものであり、その例示的な目的のひとつは、半導体発光素子のn側電極のコンタクト抵抗および平坦性を改善する技術を提供することにある。
本発明のある態様の半導体発光素子の製造方法は、n型窒化アルミニウムガリウム(AlGaN)系半導体材料のn型クラッド層上にチタン(Ti)を含む第1金属層を形成し、第1金属層上にアルミニウム(Al)を含む第2金属層を形成する工程と、第1金属層および第2金属層を560℃以上650℃以下の温度でアニールしてn側電極を形成する工程と、を備える。第2金属層は、アニール前の膜密度が2.7g/cm未満である。
この態様によると、Alを含む第2金属層の膜密度が2.7g/cm未満となるように第2金属層を形成し、560℃以上650℃以下の温度でアニールすることで、n側電極のコンタクト抵抗を0.1Ω・cm以下とすることができる。さらに、Alの融点よりも低い650℃以下の温度でアニールすることで、アニール時にAlが溶融して平坦性が低下し、n側電極の反射率が低下するのを防ぐことができる。本態様によれば、n側電極のコンタクト抵抗および平坦性の双方を改善できる。
第2金属層は、スパッタリング法により形成されてもよい。
第2金属層は、アニール後の算術平均粗さ(Ra)が5nm以下であってもよい。
第1金属層の厚さは、10nm以下であり、n側電極は、n型クラッド層とのコンタクト抵抗が0.1Ω・cm以下であってもよい。
n型クラッド層上にAlGaN系半導体材料の活性層を形成する工程と、n型クラッド層の一部が露出するように活性層およびn型クラッド層の一部をドライエッチングにより除去する工程と、をさらに備えてもよい。n型クラッド層の一部は、50nm/分以下のエッチレートで除去され、第1金属層は、ドライエッチング後に露出するn型クラッド層の露出面上に形成されてもよい。
n側電極は、n型クラッド層から入射する紫外光の反射率が30%以上となるよう構成されてもよい。
n型クラッド層は、窒化アルミニウム(AlN)のモル分率が25%以上であり、1×1018/cm以上の濃度のシリコン(Si)を含んでもよい。半導体発光素子は、波長350nm以下の紫外光を発するよう構成されてもよい。
本発明によれば、半導体発光素子のn側電極のコンタクト抵抗および平坦性を改善できる。
実施の形態に係る半導体発光素子の構成を概略的に示す断面図である。 半導体発光素子の製造工程を概略的に示す図である。 n側電極のアニール温度とコンタクト抵抗の関係を示すグラフである。 第2金属層の膜密度と最適アニール温度の関係を示すグラフである。 n側電極のアニール温度と紫外光反射率の関係を示すグラフである。 第1金属層の厚さと紫外光反射率の関係を示すグラフである。
以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。なお、説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、説明の理解を助けるため、各図面における各構成要素の寸法比は、必ずしも実際の発光素子の寸法比と一致しない。
図1は、実施の形態に係る半導体発光素子10の構成を概略的に示す断面図である。半導体発光素子10は、中心波長λが約360nm以下となる「深紫外光」を発するように構成されるLED(Light Emitting Diode)チップである。このような波長の深紫外光を出力するため、半導体発光素子10は、バンドギャップが約3.4eV以上となる窒化アルミニウムガリウム(AlGaN)系半導体材料で構成される。本実施の形態では、特に、中心波長λが約240nm〜350nmの深紫外光を発する場合について示す。
本明細書において、「AlGaN系半導体材料」とは、主に窒化アルミニウム(AlN)と窒化ガリウム(GaN)を含む半導体材料のことをいい、窒化インジウム(InN)などの他の材料を含有する半導体材料を含むものとする。したがって、本明細書にいう「AlGaN系半導体材料」は、例えば、In1−x−yAlGaN(0≦x+y≦1、0≦x≦1、0≦y≦1)の組成で表すことができ、AlN、GaN、AlGaN、窒化インジウムアルミニウム(InAlN)、窒化インジウムガリウム(InGaN)、窒化インジウムアルミニウムガリウム(InAlGaN)を含むものとする。
また「AlGaN系半導体材料」のうち、AlNを実質的に含まない材料を区別するために「GaN系半導体材料」ということがある。「GaN系半導体材料」には、主にGaNやInGaNが含まれ、これらに微量のAlNを含有する材料も含まれる。同様に、「AlGaN系半導体材料」のうち、GaNを実質的に含まない材料を区別するために「AlN系半導体材料」ということがある。「AlN系半導体材料」には、主にAlNやInAlNが含まれ、これらに微量のGaNが含有される材料も含まれる。
半導体発光素子10は、基板20と、バッファ層22と、n型クラッド層24と、活性層26と、電子ブロック層28と、p型クラッド層30と、n側電極32と、p側電極34とを有する。
基板20は、半導体発光素子10が発する深紫外光に対して透光性を有する基板であり、例えば、サファイア(Al)基板である。基板20は、第1主面20aと、第1主面20aの反対側の第2主面20bを有する。第1主面20aは、バッファ層22より上の各層を成長させるための結晶成長面となる一主面である。第2主面20bは、活性層26が発する深紫外光を外部に取り出すための光取出面となる一主面である。変形例において、基板20は、窒化アルミニウム(AlN)基板であってもよいし、窒化アルミニウムガリウム(AlGaN)基板であってもよい。
バッファ層22は、基板20の第1主面20aの上に形成される。バッファ層22は、n型クラッド層24より上の各層を形成するための下地層(テンプレート層)である。バッファ層22は、例えば、アンドープのAlN層であり、具体的には高温成長させたAlN(HT−AlN;High Temperature AlN)層である。バッファ層22は、AlN層上に形成されるアンドープのAlGaN層を含んでもよい。変形例において、基板20がAlN基板またはAlGaN基板である場合、バッファ層22は、アンドープのAlGaN層のみで構成されてもよい。つまり、バッファ層22は、アンドープのAlN層およびAlGaN層の少なくとも一方を含む。
n型クラッド層24は、バッファ層22の上に形成される。n型クラッド層24は、n型のAlGaN系半導体材料層であり、例えば、n型の不純物としてシリコン(Si)がドープされるAlGaN層である。n型クラッド層24は、活性層26が発する深紫外光を透過するように組成比が選択され、例えば、AlNのモル分率が25%以上、好ましくは、40%以上または50%以上となるように形成される。n型クラッド層24は、活性層26が発する深紫外光の波長よりも大きいバンドギャップを有し、例えば、バンドギャップが4.3eV以上となるように形成される。n型クラッド層24は、AlNのモル分率が80%以下、つまり、バンドギャップが5.5eV以下となるように形成されることが好ましく、AlNのモル分率が70%以下(つまり、バンドギャップが5.2eV以下)となるように形成されることがより望ましい。n型クラッド層24は、1μm〜3μm程度の厚さを有し、例えば、2μm程度の厚さを有する。
n型クラッド層24は、不純物であるシリコン(Si)の濃度が1×1018/cm以上5×1019/cm以下となるように形成される。n型クラッド層24は、Si濃度が5×1018/cm以上3×1019/cm以下となるように形成されることが好ましく、7×1018/cm以上2×1019/cm以下となるように形成されることが好ましい。ある実施例において、n型クラッド層24のSi濃度は、1×1019/cm前後であり、8×1018/cm以上1.5×1019/cm以下の範囲である。
活性層26は、AlGaN系半導体材料で構成され、n型クラッド層24と電子ブロック層28の間に挟まれてダブルへテロ接合構造を形成する。活性層26は、単層または多層の量子井戸構造を有してもよく、例えば、アンドープのAlGaN系半導体材料で形成されるバリア層と、アンドープのAlGaN系半導体材料で形成される井戸層の積層体で構成されてもよい。活性層26は、波長355nm以下の深紫外光を出力するためにバンドギャップが3.4eV以上となるように構成され、例えば、波長310nm以下の深紫外光を出力できるようにAlN組成比が選択される。活性層26は、n型クラッド層24の第1上面24aに形成され、第1上面24aの隣の第2上面24bには形成されない。活性層26は、n型クラッド層24の全面に形成されず、n型クラッド層24の一部領域(露出領域38とは異なる領域)にのみ形成される。
電子ブロック層28は、活性層26の上に形成される。電子ブロック層28は、p型のAlGaN系半導体材料層であり、例えば、AlNのモル分率が40%以上、好ましくは、50%以上となるように形成される。電子ブロック層28は、AlNのモル分率が80%以上となるように形成されてもよく、実質的にGaNを含まないAlN系半導体材料で形成されてもよい。電子ブロック層は、1nm〜10nm程度の厚さを有し、例えば、2nm〜5nm程度の厚さを有する。電子ブロック層28は、p型ではなく、アンドープの半導体層であってもよい。
p型クラッド層30は、電子ブロック層28の上に形成されるp型半導体層である。p型クラッド層30は、p型のAlGaN系半導体材料層であり、例えば、p型の不純物としてマグネシウム(Mg)がドープされるAlGaN層である。p型クラッド層30は、300nm〜700nm程度の厚さを有し、例えば、400nm〜600nm程度の厚さを有する。p型クラッド層30は、実質的にAlNを含まないp型GaN系半導体材料で形成されてもよい。
n側電極32は、n型クラッド層24の第2上面24bに形成される。n側電極32は、第2上面24bの上に第1金属層32aおよび第2金属層32bが積層された多層膜で形成される。n側電極32は、いわゆるTi/Al系電極であり、第1金属層32aがチタン(Ti)を含み、第2金属層32bがアルミニウム(Al)を含む。
p側電極34は、p型クラッド層30の上に形成される。p側電極34は、p型クラッド層30の上に順に積層されるニッケル(Ni)/金(Au)の多層膜で形成される。
つづいて、半導体発光素子10の製造方法について説明する。図2は、半導体発光素子10の製造工程を概略的に示す図である。まず、基板20の第1主面20aの上にバッファ層22、n型クラッド層24、活性層26、電子ブロック層28、p型クラッド層30が順に形成される。
基板20は、サファイア(Al)基板であり、AlGaN系半導体材料を形成するための成長基板である。例えば、サファイア基板の(0001)面上にバッファ層22が形成される。バッファ層22は、例えば、高温成長させたAlN(HT−AlN)層と、アンドープのAlGaN(u−AlGaN)層とを含む。n型クラッド層24、活性層26、電子ブロック層28およびp型クラッド層30は、AlGaN系半導体材料、AlN系半導体材料またはGaN系半導体材料で形成される層であり、有機金属化学気相成長(MOVPE)法や、分子線エピタキシ(MBE)法などの周知のエピタキシャル成長法を用いて形成できる。
次に、p型クラッド層30の上にマスク40が形成され、マスク40が形成されていない露出領域38のp型クラッド層30、電子ブロック層28、活性層26およびn型クラッド層24の一部が除去される。これにより、露出領域38にn型クラッド層24の第2上面24b(露出面)が形成される。n型クラッド層24の露出面を形成する工程では、ドライエッチングにより各層を除去できる。例えば、エッチングガスのプラズマ化による反応性イオンエッチングを用いることができ、例えば、誘導結合型プラズマ(ICP;Inductive Coupled Plasma)エッチングを用いることができる。
n型クラッド層24の露出面を形成する工程では、ドライエッチングによる第2上面24bの結晶性低下を低減するため、エッチレートを50nm/分以下とすることが好ましく、より好ましくはエッチレートを13nm/分以下または2nm/分以下とすることが好ましい。なお、p型クラッド層30からn型クラッド層24までの全ての層のエッチレートを低くする必要はなく、例えば、p型クラッド層30、電子ブロック層28および活性層26について高エッチレート(例えば100nm/分以上)でドライエッチングし、n型クラッド層24のみ低エッチレート(例えば100nm/分以下)でドライエッチングしてもよい。
上述の高エッチレートでのドライエッチング工程では、反応性ガスと不活性ガスとを組み合わせてドライエッチングしてもよい。例えば、反応性ガスとして塩素(Cl)、三塩化ホウ素(BCl)、四塩化ケイ素(SiCl)などの塩素(Cl)を含むガスを用いることができ、不活性ガスとしてアルゴン(Ar)などの希ガスを用いることができる。一方、低エッチレートのドライエッチング工程では、反応性ガスのみを使用し、不活性ガスを使用しないことで、不活性ガスによる物理的な除去作用に起因する結晶性低下を低減させてもよい。
次に、n型クラッド層24の第2上面24b(露出面)にTi層である第1金属層32aを形成し、次にAl層である第2金属層32bを形成する。第1金属層32aの厚さは1nm〜10nm程度であり、第2金属層32bの厚さは20nm〜1000nm程度である。第1金属層32aおよび第2金属層32bは、スパッタリング法により形成することが好ましい。これらの層を電子ビーム(EB)蒸着法で形成することもできるが、スパッタリング法を用いることで膜密度の低い金属層を形成できる。Al層をスパッタリング法で形成する場合、Al層の膜密度は2.6g/cm以上2.7g/cm未満となり、例えば2.61〜2.69g/cm程度となる。一方、Al層をEB蒸着法で形成する場合、2.7g/cm以上の膜密度となり、例えば2.71〜2.75g/cm程度となる。Al層の膜密度を低くすることで、相対的に低いアニール温度で好適なコンタクト抵抗を実現できる。
第1金属層32aおよび第2金属層32bを形成した後、n側電極32にアニール処理を施す。n側電極32のアニール処理は、Alの融点(約660℃)未満の温度で実行され、560℃以上650℃以下の温度でアニールすることが好ましい。Al層の膜密度を2.7g/cm未満とし、アニール温度を560℃以上650℃以下とすることで、n側電極32のコンタクト抵抗を0.1Ω・cm以下にすることができる。また、アニール温度を560℃以上650℃以下とすることで、アニール後のn側電極32の平坦性を高め、紫外光反射率を30%以上にすることができる。さらに、Alの融点未満の温度でアニールすることにより、1分以上のアニール処理、例えば、5分〜30分程度のアニール処理をしても好適なコンタクト抵抗が得られる。一枚の基板上に複数の素子部分が形成される場合、アニール時間を長く(1分以上に)することでアニール時の基板内の温度均一性を高め、特性のばらつきの少ない半導体発光素子を複数同時形成できる。
つづいて、マスク40を除去した後、p型クラッド層30の上にp側電極34を形成する。p側電極34は、電子ビーム蒸着法やスパッタリング法などの周知の方法により形成することができる。以上により、図1に示す半導体発光素子10を形成できる。
図3は、n側電極32のアニール温度とコンタクト抵抗の関係を示すグラフであり、n側電極32をスパッタリング法で作成した場合とEB蒸着法で作成した場合を示す。図示されるように、スパッタリング法でn側電極32を形成することで、560℃以上650℃以下の温度範囲にて0.1Ω・cm以下のコンタクト抵抗を実現できる。特にアニール温度を575℃にすることで、0.01Ω・cm以下のより好適なコンタクト抵抗が得られる。一方、EB蒸着法でn側電極32を形成した場合、610℃以上640℃以下の温度範囲にて0.1Ω・cm以下のコンタクト抵抗が実現される。したがって、スパッタリング法を用いることにより、EB蒸着法の場合に比べて低コンタクト抵抗を実現できるアニール温度の範囲を広げ、最適となるアニール温度を低くできる。また、最適条件では、EB蒸着法よりもスパッタリング法の方がより低いコンタクト抵抗を実現できる。
図4は、第2金属層32b(Al層)の膜密度と最適アニール温度の関係を示すグラフである。ここで「最適アニール温度」とは、最小のコンタクト抵抗が得られるアニール温度である。図示されるように、第2金属層32bの膜密度が小さいほど低コンタクト抵抗を実現しうる最適アニール温度が低いことが分かる。
図5は、n側電極32のアニール温度と紫外光反射率の関係を示すグラフである。図示されるように、Alの融点(約660℃)より低い温度でアニールする場合には30%以上の紫外光反射率が得られるのに対し、Alの融点より高い温度でアニールする場合には紫外光反射率が30%未満となる。これは、高温でのアニールにより第2金属層32bが溶融してn側電極32の表面粗さが大きくなるためと考えられる。n側電極32を600℃以下でアニールする場合には算術平均粗さ(Ra)が5nm以下となるため、好適な紫外光反射率を実現できる。n側電極32の紫外光反射率を高めることで、半導体発光素子10の光取出し面(第2主面20b)で反射されてn側電極32に向かう紫外光をn側電極32にて高反射率で反射させ、光取出し面に再度向かわせることができる。これにより、半導体発光素子10の外部量子効率を高めることができる。
図6は、第1金属層32a(Ti層)の厚さと紫外光反射率の関係を示すグラフであり、第1金属層32aの厚さとアニール温度を変化させた場合のn側電極32の紫外光反射率の変化を示している。図示されるように、加熱前に比べて加熱後においてn側電極32の反射率が低下する傾向が見られ、特にAlの融点を超える700℃のアニール後では紫外光反射率が顕著に低下することが分かる。また、第1金属層32aの厚さを2nm程度とすることにより、紫外光反射率のより高いn側電極32が得られることが分かる。また、n側電極32の紫外光反射率が高いほどn側電極32の平坦性が高まる傾向が見られることから、アニール温度を低くすることにより平坦性の高いn側電極32を得ることもできる。
図3〜図6のグラフより、第2金属層32b(Al層)の膜密度を低くして最適アニール温度を低くすることにより、低コンタクト抵抗および高反射率の特性を両立するn側電極32が得られることが分かる。したがって、本実施の形態によれば、n側電極32をスパッタリング法で形成してAl層の膜密度を低くすることで、より好適なn側電極32を得ることができ、半導体発光素子10の性能を向上させることができる。
なお、スパッタリング法にて低コンタクト抵抗を実現できる560℃〜650℃の温度範囲では、相対的に低い温度(例えば575℃)にてより低いコンタクト抵抗が得られ、相対的に高い温度(例えば650℃)にてより高い紫外光反射率が得られる。したがって、半導体発光素子10の仕様等に応じて適切なアニール温度が560℃〜650℃の範囲内から選択されることが好ましい。例えば、n側電極32のコンタクト抵抗を優先させる場合には570℃〜610℃程度のアニール温度を選択し、n側電極32の紫外光反射率を優先させる場合には610℃〜650℃程度のアニール温度を選択することが好ましいかもしれない。
以上、本発明を実施例にもとづいて説明した。本発明は上記実施の形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。
10…半導体発光素子、24…n型クラッド層、26…活性層、32…n側電極、32a…第1金属層、32b…第2金属層。

Claims (7)

  1. n型窒化アルミニウムガリウム(AlGaN)系半導体材料のn型クラッド層上にチタン(Ti)を含む第1金属層を形成し、前記第1金属層上にアルミニウム(Al)を含む第2金属層を形成する工程と、
    前記第1金属層および前記第2金属層を560℃以上650℃以下の温度でアニールしてn側電極を形成する工程と、を備え、
    前記第2金属層は、アニール前の膜密度が2.7g/cm未満であることを特徴とする半導体発光素子の製造方法。
  2. 前記第2金属層は、スパッタリング法により形成されることを特徴とする請求項1に記載の半導体発光素子の製造方法。
  3. 前記第2金属層は、アニール後の算術平均粗さ(Ra)が5nm以下であることを特徴とする請求項1または2に記載の半導体発光素子の製造方法。
  4. 前記第1金属層の厚さは、10nm以下であり、前記n側電極は、前記n型クラッド層とのコンタクト抵抗が0.1Ω・cm以下であることを特徴とする請求項1から3のいずれか一項に記載の半導体発光素子の製造方法。
  5. 前記n型クラッド層上にAlGaN系半導体材料の活性層を形成する工程と、
    前記n型クラッド層の一部が露出するように前記活性層および前記n型クラッド層の一部をドライエッチングにより除去する工程と、をさらに備え、
    前記n型クラッド層の一部は、50nm/分以下のエッチレートで除去され、
    前記第1金属層は、ドライエッチング後に露出する前記n型クラッド層の露出面上に形成されることを特徴とする請求項1から4のいずれか一項に記載の半導体発光素子の製造方法。
  6. 前記n側電極は、前記n型クラッド層から入射する紫外光の反射率が30%以上となるよう構成されることを特徴とする請求項1から5のいずれか一項に記載の半導体発光素子の製造方法。
  7. 前記n型クラッド層は、窒化アルミニウム(AlN)のモル分率が25%以上であり、1×1018/cm以上の濃度のシリコン(Si)を含み、
    波長350nm以下の紫外光を発するよう構成されることを特徴とする請求項1から6のいずれか一項に記載の半導体発光素子の製造方法。
JP2017206889A 2017-10-26 2017-10-26 半導体発光素子の製造方法 Active JP6640815B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017206889A JP6640815B2 (ja) 2017-10-26 2017-10-26 半導体発光素子の製造方法
KR1020207012349A KR102401209B1 (ko) 2017-10-26 2018-09-28 반도체 발광 소자의 제조 방법
PCT/JP2018/036566 WO2019082603A1 (ja) 2017-10-26 2018-09-28 半導体発光素子の製造方法
US16/857,853 US11575068B2 (en) 2017-10-26 2020-04-24 Method of manufacturing semiconductor light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017206889A JP6640815B2 (ja) 2017-10-26 2017-10-26 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2019079982A true JP2019079982A (ja) 2019-05-23
JP6640815B2 JP6640815B2 (ja) 2020-02-05

Family

ID=66246399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017206889A Active JP6640815B2 (ja) 2017-10-26 2017-10-26 半導体発光素子の製造方法

Country Status (4)

Country Link
US (1) US11575068B2 (ja)
JP (1) JP6640815B2 (ja)
KR (1) KR102401209B1 (ja)
WO (1) WO2019082603A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023020629A (ja) * 2021-07-30 2023-02-09 日機装株式会社 半導体発光素子
JP2023020627A (ja) * 2021-07-30 2023-02-09 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP2023020628A (ja) * 2021-07-30 2023-02-09 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6640815B2 (ja) * 2017-10-26 2020-02-05 日機装株式会社 半導体発光素子の製造方法
CN117878212A (zh) * 2024-03-13 2024-04-12 山西中科潞安紫外光电科技有限公司 一种深紫外led倒装芯片及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129930A (ja) * 1995-08-31 1997-05-16 Toshiba Corp 化合物半導体を用いた青色発光素子の製造方法
JP2006202528A (ja) * 2005-01-18 2006-08-03 Hitachi Displays Ltd 画像表示装置
JP2012227494A (ja) * 2011-04-22 2012-11-15 Panasonic Corp 窒化物系半導体発光素子およびその製造方法
WO2013046419A1 (ja) * 2011-09-30 2013-04-04 創光科学株式会社 窒化物半導体素子及びその製造方法
JP2015032520A (ja) * 2013-08-05 2015-02-16 株式会社神戸製鋼所 有機elディスプレイ
JP2015103768A (ja) * 2013-11-28 2015-06-04 株式会社トクヤマ n型負電極の形成方法、およびIII族窒化物半導体発光素子
US20170098739A1 (en) * 2015-10-01 2017-04-06 Sensor Electronic Technology, Inc. Contact Configuration for Optoelectronic Device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044427B2 (en) * 2008-06-24 2011-10-25 Dicon Fiberoptics, Inc. Light emitting diode submount with high thermal conductivity for high power operation
JP5594530B2 (ja) 2010-10-21 2014-09-24 創光科学株式会社 窒化物半導体紫外線発光素子
JP6404890B2 (ja) * 2016-11-24 2018-10-17 日機装株式会社 半導体発光素子の製造方法
JP2018085456A (ja) * 2016-11-24 2018-05-31 日機装株式会社 半導体発光素子の製造方法
JP6674394B2 (ja) * 2017-02-01 2020-04-01 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP6486401B2 (ja) * 2017-03-08 2019-03-20 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP6640815B2 (ja) * 2017-10-26 2020-02-05 日機装株式会社 半導体発光素子の製造方法
JP6689244B2 (ja) * 2017-11-10 2020-04-28 日機装株式会社 半導体発光素子の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129930A (ja) * 1995-08-31 1997-05-16 Toshiba Corp 化合物半導体を用いた青色発光素子の製造方法
JP2006202528A (ja) * 2005-01-18 2006-08-03 Hitachi Displays Ltd 画像表示装置
JP2012227494A (ja) * 2011-04-22 2012-11-15 Panasonic Corp 窒化物系半導体発光素子およびその製造方法
WO2013046419A1 (ja) * 2011-09-30 2013-04-04 創光科学株式会社 窒化物半導体素子及びその製造方法
JP2015032520A (ja) * 2013-08-05 2015-02-16 株式会社神戸製鋼所 有機elディスプレイ
JP2015103768A (ja) * 2013-11-28 2015-06-04 株式会社トクヤマ n型負電極の形成方法、およびIII族窒化物半導体発光素子
US20170098739A1 (en) * 2015-10-01 2017-04-06 Sensor Electronic Technology, Inc. Contact Configuration for Optoelectronic Device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023020629A (ja) * 2021-07-30 2023-02-09 日機装株式会社 半導体発光素子
JP2023020627A (ja) * 2021-07-30 2023-02-09 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP2023020628A (ja) * 2021-07-30 2023-02-09 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7344937B2 (ja) 2021-07-30 2023-09-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7344936B2 (ja) 2021-07-30 2023-09-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7345524B2 (ja) 2021-07-30 2023-09-15 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Also Published As

Publication number Publication date
KR102401209B1 (ko) 2022-05-24
US11575068B2 (en) 2023-02-07
WO2019082603A1 (ja) 2019-05-02
JP6640815B2 (ja) 2020-02-05
US20200251611A1 (en) 2020-08-06
KR20200055120A (ko) 2020-05-20

Similar Documents

Publication Publication Date Title
JP6589987B2 (ja) 窒化物半導体発光素子
JP6640815B2 (ja) 半導体発光素子の製造方法
TWI711186B (zh) 深紫外線發光元件的製造方法
WO2018142870A1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6867180B2 (ja) 半導体発光素子の製造方法
JP2018121028A (ja) 半導体発光素子および半導体発光素子の製造方法
JP2021097148A (ja) 半導体発光素子
JP6654596B2 (ja) 半導体発光素子および半導体発光素子の製造方法
WO2018163824A1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6945666B2 (ja) 半導体発光素子および半導体発光素子の製造方法
US10854773B2 (en) Method of manufacturing semiconductor light emitting device
US11322656B2 (en) Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
JP2019033284A (ja) 半導体発光素子および半導体発光素子の製造方法
US10720547B2 (en) Method of manufacturing semiconductor light emitting device
JP6383826B1 (ja) 半導体発光素子および半導体発光素子の製造方法
KR101552671B1 (ko) 고휘도 질화물 발광소자 제조 방법
JP6260159B2 (ja) 窒化物半導体発光ダイオード、及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190927

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20190927

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20191007

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20191008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191226

R150 Certificate of patent or registration of utility model

Ref document number: 6640815

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250