JP2015032520A - 有機elディスプレイ - Google Patents

有機elディスプレイ Download PDF

Info

Publication number
JP2015032520A
JP2015032520A JP2013162776A JP2013162776A JP2015032520A JP 2015032520 A JP2015032520 A JP 2015032520A JP 2013162776 A JP2013162776 A JP 2013162776A JP 2013162776 A JP2013162776 A JP 2013162776A JP 2015032520 A JP2015032520 A JP 2015032520A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
semiconductor layer
organic
reflective electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013162776A
Other languages
English (en)
Inventor
後藤 裕史
Yasushi Goto
裕史 後藤
元隆 越智
Mototaka Ochi
元隆 越智
裕美 岩成
Yumi Iwanari
裕美 岩成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2013162776A priority Critical patent/JP2015032520A/ja
Publication of JP2015032520A publication Critical patent/JP2015032520A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】半導体層として酸化物半導体層を用いたTFTを備え、かつ反射電極にAl系膜を用いた有機ELディスプレイであって、前記反射電極に要求される特性(高い反射率、小さい表面粗さ、および低い電気抵抗率)を示すと共に、TFT特性に優れて安定的に駆動する有機ELディスプレイを実現する。【解決手段】本発明の有機ELディスプレイは、基板上に少なくとも、酸化物半導体層と、ソース−ドレイン電極と、該ソース−ドレイン電極を保護する保護膜と、反射電極と、発光層を含む有機層とを有する有機ELディスプレイであって、前記反射電極が、希土類元素を0.6原子%以上4.0原子%以下含むAl合金膜を有するものである。【選択図】なし

Description

本発明は、有機ELディスプレイに関する。特には、酸化物半導体層を含む薄膜トランジスタを備えた有機ELディスプレイに関するものである。
自発光型のフラットパネルディスプレイの1つである有機エレクトロルミネッセンス(以下、「有機EL」と記載する)ディスプレイは、ガラス板などの基板上に有機EL素子をマトリックス状に配列して形成した全固体型のフラットパネルディスプレイである。有機ELディスプレイでは、陽極(アノード)と陰極(カソード)がストライプ状に形成されており、それらが交差する部分が画素(有機EL素子)にあたる。この有機EL素子に外部から数Vの電圧を印加して電流を流すことで、有機分子を励起状態に押し上げ、それが元の基底状態(安定状態)へ戻るときにその余分なエネルギーを光として放出する。この発光色は有機材料に固有のものである。
有機EL素子は、自己発光型かつ電流駆動型の素子であり、その駆動方式にはパッシブ型とアクティブ型がある。このうちアクティブ型は、大型化が可能であり、フルカラー化にも適している。アクティブ型の有機EL素子は、サブピクセルごとにTFT(薄膜トランジスタ)と有機EL素子が電気的に接続されており、TFTがスイッチングすると電荷が有機EL素子に注入され、サブピクセルが発光する。上記TFTを構成する半導体には、従来、低温多結晶Si(LTPS)やアモルファスSi(a−Si)等が使用されてきた。
前記LTPSは、電圧駆動型の液晶ディスプレイと異なり、電流駆動型である有機ELディスプレイにおいて、移動度が高く、より大きな電流を流すことができるとして用いられてきた。しかし前記LTPSは、ディスプレイの製造工程数が多いため、高い製造コストが課題の一つである。また、シリコンの結晶化工程で用いるレーザーアニール装置は、ガラス基板の大面積化への対応が容易ではなく、大規模な設備投資が必要になることも製造者の負担となっていた。
最近では、TFTにおける半導体として、上記a−Si等よりも移動度の高い(移動度が10cm2/Vs以上である)酸化物半導体の適用が検討されている(例えば特許文献1や特許文献2)。酸化物半導体は、スパッタ装置で成膜することが可能であり、大面積化への対応が容易であり、また大規模な設備投資の必要がないといったメリットを有する。
前記酸化物半導体には、インジウム、ガリウム、亜鉛、スズの酸化物を組み合わせたアモルファス酸化物半導体が一般によく知られている。中でも、In−Ga−Zn−O(以下「IGZO」と呼ぶ)は、高いキャリア移動度とTFT特性が安定的なため、広く用いられている。例えば非特許文献1には、半導体層(活性層)として、In:Ga:Zn=1.1:1.1:0.9(原子比)の酸化物薄膜を用いた薄膜トランジスタ(TFT)が示されている。また、上記IGZOの他に、移動度が30cm2/Vsを超えるIn−Zn−Sn−Oも開発されており、有機ELディスプレイに要求される半導体特性を備えた酸化物半導体の開発が進んでいる。
TFTの半導体層には、次の特性が要求される。即ち、キャリア移動度(濃度)が高いことに加え、TFTのスイッチング特性(トランジスタ特性、TFT特性)に優れていることが要求される。具体的には、(1)オン電流(ゲート電極とドレイン電極に正電圧をかけたときの最大ドレイン電流)が高く、(2)オフ電流(ゲート電極に負電圧を、ドレイン電圧に正電圧を夫々かけたときのドレイン電流)が低く、(3)S値(Subthreshold Swing、サブスレッショルド スィング、ドレイン電流を1桁あげるのに必要なゲート電圧)が低く、(4)しきい値(ドレイン電極に正電圧をかけ、ゲート電圧に正負いずれかの電圧をかけたときにドレイン電流が流れ始める電圧であり、しきい値電圧とも呼ばれる)が時間的に変化せず安定であること(基板面内で均一であることを意味する)などが要求される。
しかし酸化物半導体を用いた場合、その特性は、有機ELディスプレイの製造条件の影響を受けやすい。よって、特性の変動をいかに制御するかが重要な課題である。具体的には、酸化物半導体層の成膜時や、製造工程途中の熱履歴を受けたときに、周辺の材料から酸化物半導体層中に拡散する水素や水分の影響を受けて酸素欠損や準位が形成され、キャリアがトラップされてキャリア濃度が変動するといった問題がある。例えば非特許文献2には、トランジスタの特性を変動させる要因として、水素が挙げられている。プラズマCVD法を用いて形成したゲート絶縁膜や保護膜は、一般的に水素を数at.%〜数十at.%含有している。この水素量は、成膜条件によって変動する。ゲート絶縁膜や保護膜に含まれる水素は、成膜後の熱履歴を受けると拡散し、接している酸化物半導体層へも拡散するといわれる。酸化物半導体層へ拡散した水素の挙動は明確ではないが、水素イオンの場合はアクセプタとして振る舞い、酸化物半導体層中で還元反応により酸素欠損の起因となる可能性があり、信頼性を劣化させるといわれる。あるいは、酸化物半導体層中で生じたダングリングボンドを拡散した水素が終端するともいわれる。いずれにせよ、水素は非常に活性で拡散しやすく、特に酸化物半導体層の電気的特性に影響を与える物質である。同様に大気中に存在する水分も酸化物半導体層の特性に影響を与えることがわかっている。これらの影響を受けて酸化物半導体層の膜質が劣化すると、TFTの信頼性を損ない、ディスプレイの表示品位が低下する。さらに影響が大きな場合は、TFTそのものの駆動が損なわれる場合がある。
一方、有機ELディスプレイで用いられるアノード電極には、有機EL素子から放射された光を反射する目的を兼ねて、ITOやIZO(酸化インジウム亜鉛)に代表される透明酸化物導電膜と反射膜との積層構造が用いられる(反射兼アノード電極)。この反射兼アノード電極で用いられる反射膜として、モリブデン、クロム、アルミニウムや銀などの反射性金属膜が一般に用いられる。反射率のみを考慮すれば、銀が反射膜の理想的な材料である。しかし銀は、表示装置の作製プロセスで用いるプラズマやエッチング液により凝集が生じ易いといった問題や材料コストが高いなど実用上克服すべき課題が多い。
一方、反射率のみを考慮すれば、アルミニウムも反射膜として良好である。例えば特許文献3には、反射膜として純Al膜またはAl−Nd膜が開示されている。この特許文献3には、Al−Nd膜が優秀な反射特性を示す旨も記載されている。しかしながら、半導体層として酸化物半導体層を形成した技術ではない。従って、半導体層として酸化物半導体層を具備したTFTを用いる場合、上記反射電極の材料選択には、酸化物半導体層の特性を考慮した検討が必要である。
特許第4568828号公報 特開2011−108873号公報 特開2005−259695号公報
固体物理、VOL44、P621(2009) N.Saito et al.,International Display Workshop 2010 Dig.(IDW’10),pp.1855−1858(2010).
本発明は上記の様な事情に着目してなされたものであって、その目的は、半導体層として酸化物半導体層を用いたTFTを備え、かつ反射電極にAl系膜を用いた有機ELディスプレイであって、前記反射電極に要求される特性(高い反射率、小さい表面粗さ、および低い電気抵抗率)を示すと共に、TFT特性に優れて安定的に駆動する有機ELディスプレイを実現することにある。
上記課題を解決し得た本発明の有機ELディスプレイは、基板上に少なくとも、酸化物半導体層と、ソース−ドレイン電極と、該ソース−ドレイン電極を保護する保護膜と、反射電極と、発光層を含む有機層とを有する有機ELディスプレイであって、前記反射電極が、希土類元素を0.6原子%以上4.0原子%以下含むAl合金膜を有する点に特徴を有する。
本発明の好ましい実施形態において、前記保護膜の厚さは100nm以上である。
本発明によれば、反射電極に要求される特性(反射率や電気抵抗率など)を満たすと共に、優れたTFT特性(特には、酸化物半導体層のキャリア濃度が低いこと)を満たす、Al系反射電極を実現できる。そしてこのAl系反射電極と、酸化物半導体層を有するTFTとが備わった有機ELディスプレイとして、TFT特性に優れて安定的に駆動し、表示品位の高い有機ELディスプレイを、製造コストを抑えて提供することができる。
図1(a)は、本発明に係るエッチストッパー型TFTを備えた有機EL素子の概略断面図である。 図1(b)は、実施例で用いたホール素子の概略断面図である。 図2は、実施例1における反射電極(Al合金膜)のNd量とキャリア濃度との関係を示した図である。 図3は、実施例1における反射電極(Al合金膜)の、Nd量と反射率の関係を示した図である。 図4は、実施例1における反射電極(Al合金膜)の、Nd量と表面粗さ(Ra)の関係を示した図である。 図5は、実施例1における反射電極(Al合金膜)の、Nd量と電気抵抗率の関係を示した図である。 図6は、実施例2における反射電極(Al合金膜)のNd量と、マイクロ波光導電減衰法により求めたピーク値との関係を示した図である。 図7は、実施例2におけるエッチストッパー層の膜厚と、マイクロ波光導電減衰法により求めたピーク値との関係を示した図である。 図8は、実施例2における熱処理温度(アニール温度)と、マイクロ波光導電減衰法により求めたピーク値との関係を示した図である。
まず、本発明に至った経緯から説明する。上述の通り、従来の有機ELディスプレイでは、反射電極として銀(Ag)系膜が用いられてきた。しかし銀は、材料コストが高く、銀薄膜は酸化や硫化、またはハロゲンと反応して凝集し、反射率が低下するといった課題がある。そのため、表示装置の長期信頼性を確保するための高度な工程管理が必要であった。そこで、銀の次に高い反射率を有するアルミニウム系の材料を、有機ELディスプレイの反射電極に適用する動きがある。銀薄膜と比較するとアルミニウム薄膜の反射率は低く、発光効率が低下するため、これまであまり検討されていなかった。しかしながら、発光層に用いられる有機EL材料の特性が改善されて、従来よりも高い発光特性を確保できるようになったことや、TVなど室内で使用するディスプレイは、輝度が抑えられることやスマートフォンと比べて低消費電力化の要求がそれほど高くないといった実情から、銀よりも材料コストが低く、歩留まり改善を期待できるAl系材料の使用が見直されている。
ところが本発明者らは、酸化物半導体層を備えたTFTを使用し、かつ反射電極に純Al膜を用いた場合に、上記酸化物半導体層のキャリア濃度が増加し、TFT特性が劣化することを確認した。銀薄膜を反射電極に使用した場合には見られない現象である。この現象を受けて、Al系材料を反射電極に適用するには、優れたTFT特性を確保することのできる(特には、酸化物半導体層のキャリア濃度増加を抑制する)材料を見出す必要があるとの認識に至った。
本発明者らは、上記事情に鑑みて、TFTに酸化物半導体層の備わった有機ELディスプレイにおいて、反射電極用材料として、反射電極に要求される基本特性(反射率が高いこと、表面粗さが小さいこと、および電気抵抗率が小さいこと)を満たすと共に、優れたTFT特性(特には、酸化物半導体層のキャリア濃度が低い)を満たすAl系材料を得るべく、種々の検討を重ねてきた。
その結果、反射電極用のAl系材料として、希土類元素を0.6原子%(at%)以上4.0原子%以下含むAl合金を用いれば、反射電極に要求される基本特性(反射率が高いこと、表面粗さが小さいこと、および電気抵抗率が小さいこと)を満たしつつ、TFTの特性改善(特には、酸化物半導体層のキャリア濃度を低くすること)にも有効であることを見出し、本発明を完成させた。
本発明では、酸化物半導体層を有するTFTの特性(特には、酸化物半導体層のキャリア濃度の変動)に着目して、Al合金中の希土類元素量を検討し、その結果、キャリア濃度の変動抑制効果(本発明においてはキャリア濃度を低く抑える効果)が得られることを見出した点に最大の特徴を有する。
上記キャリア濃度の変動抑制効果を得るため、反射電極を構成するAl合金膜に含まれる希土類元素量を0.6原子%以上とする。前記希土類元素量は、好ましくは0.8原子%以上、より好ましくは1.0原子%以上、更に好ましくは1.2原子%以上である。一方、希土類元素量が多過ぎると、反射電極に要求される基本特性(反射率や表面粗さ、電気抵抗率)が低下する傾向にある。よって、希土類元素量は4.0原子%以下とする。該希土類元素量は、好ましくは3.0原子%以下、より好ましくは2.0原子%以下である。
前記希土類元素とは、ランタノイド元素(周期表において、原子番号57のLaから原子番号71のLuまでの15元素)に、Sc(スカンジウム)とY(イットリウム)とを加えた元素群であり、これらを単独で、または二種以上を併用することができる。例えば、Nd、La、Gd、Dyなどを使用することができる。
上記Al合金膜は、上記希土類元素の他に、(a)Ni、Cu、Ge、およびCoよりなる群から選択される1種以上の元素や、(b)TiおよびBよりなる群から選択される1種以上の元素を含んでいてもよい。上記(a)の元素は、透明画素電極との接続において、接続抵抗を抑える(ダイレクトコンタクトを実現する)等の効果を有する元素であり、合計で例えば0.1〜2原子%を含有させることができる。また、上記(b)の元素は、例えばスパッタリング法で膜質の良好なAl合金膜を得るべく、組織の微細なターゲットを得るのに有用な元素であり、合計で例えば10〜200質量ppmを含有させることができる。
本発明の反射電極を構成する上記Al合金膜は、上記希土類元素(更には必要に応じて上記Ni等)を含み、残部がアルミニウム及び不可避不純物からなる。
上記Al合金膜の膜厚は、例えば50nm以上500nm以下とすることができる。
本発明に係る反射電極は、上記Al合金膜のみからなる場合の他、該Al合金膜とその他の膜との積層膜からなるものであってもよい。前記その他の膜として、Mo、Ti、Cr、Ta、W等の純金属または合金からなる下地層(膜厚は例えば10〜50nm)が、上記Al合金膜の保護膜側の面に形成されていてもよい。
次に、本発明の有機ELディスプレイのTFT中の酸化物半導体層について述べる。
上記酸化物半導体層として、In、Sn、Zn、およびGaよりなる群から選択される1種以上の金属元素の酸化物からなるものを用いることができる。例えば、In、Ga、ZnおよびOから構成されるIGZO(In:Ga:Zn(原子比)=1:1:1)を用いることができる。その他、In−Ga−Zn−O、In−Zn−Sn−O、In−Zn−O、ZnO、Zn−Sn−O、Ga−Zn−Sn−O等を用いることもできる。これらの組成比は特に限定されず、通常用いられる範囲のものを使用することができる。
上記酸化物半導体層の密度は6.0g/cm3以上であることが好ましい。酸化物半導体層の密度が高くなると膜中の欠陥が減少して膜質が向上するため、TFT素子の電界効果移動度が大きく増加し、電気伝導性も高くなり、安定性が向上する。上記酸化物半導体層の密度は高い程良く、6.1g/cm3以上であることがより好ましく、6.2g/cm3以上であることが更に好ましい。上記酸化物半導体層の密度は、特開2012−164963号公報に記載の「酸化物膜の密度」の測定方法によって求めることができる。
上記酸化物半導体層の厚さは特に限定されない。例えば該厚さを、好ましくは10nm以上、より好ましくは20nm以上、更に好ましくは30nm以上、好ましくは200nm以下、より好ましくは100nm以下とすることが挙げられる。
以上、酸化物半導体層について説明した。以下では、本発明の有機ELディスプレイのTFTにおけるその他の部分について説明する。
ソース−ドレイン電極を保護する保護膜(「層間絶縁膜」ともいう)は、厚いほどキャリア濃度の変動が抑制されるため好ましく、この観点からは、保護膜の厚さを100nm以上とすることが好ましい。上記保護膜の厚さは、より好ましくは150nm以上、更に好ましくは200nm以上であり、上限はおおよそ400nmである。上記保護膜が薄くなるとキャリア濃度の変動が生じやすい傾向にあるが、本発明によれば、上記保護膜が、例えば200nm以下、更には150nm以下であっても、上記反射電極を有しているため、キャリア濃度の変動が抑えられる。
有機ELディスプレイのTFTにおけるその他の部分として、ソース−ドレイン電極、発光層を含む有機層は、一般的に用いられているものを使用することができる。
次に、図1(a)を参照しながら、本発明の有機ELディスプレイおよびその製造工程の実施形態を説明するが、本発明はこれに限定されない。例えば図1(a)は、エッチストッパー型と呼ばれるTFT構造であるが、下記エッチストッパー層9を有さないバックチャネルエッチ(BCE)構造のTFTにも適用可能である。
図1(a)において、まず、基板1上にゲート電極2およびゲート絶縁膜3が形成され、その上に酸化物半導体層4が形成されている。酸化物半導体層4上にはエッチストッパー層9(絶縁膜)が形成され、その上にソース−ドレイン電極5と、このソース−ドレイン電極5を保護する保護膜(絶縁膜)6を形成し、コンタクトホール7を介して反射電極8がドレイン電極5に電気的に接続されている。反射電極8の表面にはアノード電極10としてITO膜またはIZO膜が形成される。その後、図1(a)には示していないが、感光性樹脂で隔壁を形成し、有機層(例えばホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層)、更にはカソード電極の順にマスク蒸着して有機EL素子が完成する。
以下、各工程について説明する。
基板1上にゲート電極2およびゲート絶縁膜3を形成する。これらを形成する方法は限定されず、通常用いられる方法を採用することができる。また、ゲート電極2とゲート絶縁膜3の種類も特に限定されず、汎用されているものを用いることができる。例えばゲート電極2として、電気抵抗率の低いAlやCu、耐熱性の高いMo、Cr、Tiなどの高融点金属や、これらの合金を好ましく用いることができる。また、ゲート絶縁膜3として、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などが代表的に例示される。その他、Al23やY23などの酸化物や、これらを積層したものを用いることもできる。
次いで酸化物半導体層4(例えばIGZO)を形成する。酸化物半導体層4は、薄膜と同組成のスパッタリングターゲット(例えばIGZOターゲット)を用いたDCスパッタリング法またはRFスパッタリング法により成膜することが好ましい。あるいは、複数の種類のスパッタリングターゲットを用いたコスパッタ法により成膜してもよい。
酸化物半導体層4のキャリア濃度を制御するには、スパッタリング時の酸素添加量(酸素分圧)を制御することが好ましい。最適な酸素添加量はスパッタ装置やTFT作製プロセスにより異なるため、スパッタリング装置の構成やターゲット組成などに応じて適切に制御すればよい。
また、上述の通り酸化物半導体層4の密度を制御する(好ましくは6.0g/cm3以上とする)には、スパッタリング成膜時のガス圧、投入パワー、基板温度を適切に制御することが好ましい。例えば成膜時のガス圧を低くすると、スパッタ原子同士の散乱が少なくなるため、緻密(高密度)な膜を成膜できると考えられる。よって成膜時のガス圧は低い程よく、おおむね1〜3mTorrの範囲内に制御することが推奨される。また、投入パワーも低い程よく、おおむね2.0W/cm2以上に設定することが推奨される。成膜時の基板温度は、おおむね室温〜200℃の範囲内に制御することが推奨される。
酸化物半導体層4をウェットエッチングした後、パターニングする。パターニングの直後に、酸化物半導体層4の膜質改善のために熱処理(プレアニール)を行うことが好ましい。この熱処理(プレアニール)により、トランジスタ特性のオン電流および電界効果移動度が上昇し、トランジスタ性能が向上するようになる。また、このプレアニール処理を行うことによって、酸化物半導体層4の密度を高めることができる。プレアニールは、例えば、大気雰囲気下にて、おおむね250〜400℃(好ましくは300℃以上、より好ましくは330℃以上)で10分〜3時間行うことが推奨される。
プレアニールの後、エッチストッパー層9を形成する。エッチストッパー層9はソース−ドレイン電極5の加工の際に、酸化物半導体層4のチャネル表面を保護するために形成される。エッチストッパー層9として例えばSiO2膜を、シランとN2Oを用いてCVD(Chemical Vapor Deposition)法によって形成することが挙げられる。上記エッチストッパー層9の膜厚は、200nm以上とすることが好ましく、より好ましくは250nm以上であり、その上限は例えば400nm以下とすることができる。
酸化物半導体層4のチャネル部分にエッチストッパー層9を残すように、パターニングを行い、さらにソース−ドレイン電極5を形成する。ソース−ドレイン電極5を構成する材料の種類は特に限定されず、汎用されているものを用いることができる。例えばゲート電極2と同様に、Al、MoやCuなどの金属または合金を用いてもよいし、純Tiを用いてもよい。ソース−ドレイン電極5の形成方法としては、例えばマグネトロンスパッタリング法によって金属薄膜(例えば純Mo膜)を成膜した後、フォトリソグラフィによりパターニングし、ウェットエッチングを行って電極を形成することができる。
次に、ソース−ドレイン電極5の上に保護膜(絶縁膜)6をCVD(Chemical Vapor Deposition)法によって成膜する。該保護膜6として、シリコン窒化膜(SiN)、シリコン酸化膜(SiO2)、シリコン酸窒化膜(SiON)、またはこれらを積層したものを用いることができる。上記保護膜6は、スパッタリング法で形成してもよい。
更に、常法に基づき、コンタクトホール7を形成する。次いで、本発明で規定のAl合金膜で構成される反射電極8を形成し、このコンタクトホール7を介して、前記反射電極8をドレイン電極5に電気的に接続させる。前記Al合金膜の形成方法として、例えば、スパッタリング法(例えばDCスパッタリング法)や真空蒸着法などが挙げられる。
前記Al合金膜を例えばスパッタリング法で形成する場合、形成条件として、例えば、以下の条件を採用することができる。
・キャリアガス:アルゴンガス
・基板温度:室温〜150℃
・到達真空度:1×10-5Torr以下(1.3×10-3Pa以下)
・成膜時の(Ar)ガス圧:1〜4mTorr
・DCスパッタリングパワー密度(ターゲットの単位面積当たりのDCスパッタリングパワー):1.0〜20W/cm2
更に反射電極8上にアノード電極10(例えば膜厚50〜200nm)を形成し、次いで、有機層(発光層等)を塗り分けるために、感光性の樹脂を用いて隔壁を反射電極上に形成する。フォトリソグラフィによって隔壁パターンを形成した後、隔壁をキュアする(樹脂層のアニール硬化を行う)ために、例えば窒素雰囲気中にて、おおむね200〜250℃で10分〜2時間の熱処理を行うことが推奨される。
本発明では、キャリア濃度は、規定の反射電極を形成後に1014cm-3から1017cm-3の間であることが好ましい。より好ましくはキャリア濃度が1015cm-3から1016cm-3の間である。また、本発明に係る反射電極は、基本特性として、250℃で30分間の熱処理後に、波長450nmでの反射率が88%以上であること、有機層におけるリークや短絡などのトラブルを抑えるために、反射電極の表面粗さ(算術平均粗さ、Ra)は1.2nm以下(より好ましくは1.0nm以下)であること、更にサブピクセルに均一に電流を流すために、電気抵抗率は15μΩcm以下(より好ましくは10μΩcm以下)であることを満たす。
以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
[実施例1]
実施例1では、図1(a)に示す反射電極を備えた薄膜トランジスタ(TFT)を形成し、TFT特性(電界効果移動度、S値およびしきい値電圧)を評価すると共に、上記TFTの形成工程を模擬した工程で、図1(b)に示すホール素子(図1(b)において、図1(a)と同じ構成部分には、同一の番号を付している)を同一基板上に作製し、キャリア濃度を測定・評価した。更には、反射電極の基本特性(反射率、表面粗さ、および電気抵抗率)も評価した。
以下では、図1(a)に示すTFTの製造工程を示すが、図1(b)における図1(a)と同じ構成部分は、図1(a)のTFTと同様にして形成した。
まず、ガラス基板1(コーニング社製イーグル2000、直径約100mm×厚さ0.7mm)上に、ゲート電極2として純Mo膜(100nm)、およびゲート絶縁膜3としてSiO2膜(200nm)を順次成膜した。前記ゲート電極2は、純Moのスパッタリングターゲットを使用し、DCスパッタ法により形成した。スパッタリングの条件は、室温にて、成膜パワー密度:3.8W/cm2、ガス圧:2mTorr、Arガス流量:20sccmとした。また、ゲート絶縁膜3はプラズマCVD法を用い、キャリアガス:SiH4とN2Oの混合ガス、成膜パワー:1.27W/cm2、成膜温度:320℃、成膜時のガス圧:133Paの条件で成膜した。
次に、IGZOターゲットを用い、直流放電を用いたスパッタリング法によって、酸化物半導体層4(膜厚200nm)として、In、Ga、ZnおよびOから構成されるIGZO(In:Ga:Zn(原子比)=1:1:1)を形成した。スパッタリングに使用した装置は(株)アルバック製「CS−200」であり、スパッタリング条件は以下のとおりである。
・基板温度:室温
・ガス圧:1mTorr
・酸素分圧(酸素添加量):100×O2/(Ar+O2)=4%
・成膜パワー密度(投入パワー):2.55W/cm2
この様にして得られた酸化物半導体層の密度は、いずれも6.0g/cm3以上であった。
上記のようにして酸化物半導体層4を形成した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。ウェットエッチャント液としては、関東化学製「ITO−07N」を使用した。本実施例では、形成した全ての酸化物半導体層4について、ウェットエッチングによる残渣はなく、適切にエッチングできたことを確認している。
上記酸化物半導体層4をパターニングした後、膜質を向上させるためプレアニール処理を行った。プレアニール処理は、大気雰囲気にて、350℃で1時間行った。
次に、エッチストッパー層9として、SiOx(膜厚100nm)をCVD法で形成した。SiOx膜の形成にはN2OおよびSiH4の混合ガスを用い、成膜パワーを100W、成膜温度を200℃とした。
次に、ソース−ドレイン電極5として、純Mo膜(100nm)を、酸化物半導体層4上に形成した。上記純Mo膜の成膜条件は、投入パワー:DC300W、ガス圧:2mTorr、基板温度:室温とした。電極のパターニングはフォトリソグラフィを使用し、混酸エッチャント(燐酸、硝酸および酢酸の混合液)を用いてウェットエッチングにより加工した。
このようにしてソース−ドレイン電極5を形成した後、該ソース−ドレイン電極5を保護する保護膜6として、SiOx膜(膜厚100nm)をCVD法で形成した。上記SiOx膜の形成にはN2OおよびSiH4の混合ガスを用いた。また成膜条件は、成膜パワー:100W、成膜温度:150℃とした。
次にフォトリソグラフィ、およびドライエッチングにより、反射電極8を電気的に接続するためのコンタクトホール7を保護膜6に形成した。同時に、図1(a)には示していないが、トランジスタ特性評価用プロービングのためのコンタクトホールを保護膜6に形成した。
尚、ホール素子の形成では、図1(b)に示す通り、上記エッチストッパー層9および保護膜6を形成後に、ソース−ドレイン電極5と酸化物半導体層4を接続するためのコンタクトホール7を上記と同様にして形成した。
次に反射電極8として表1に示す成分組成のAl系膜(膜厚100nm)を形成した。該Al系膜の形成は、DCスパッタリング法を用い、キャリアガス:アルゴンガス、成膜パワー:200W、ガス圧:2mTorrの条件で行った。
本実施例における評価にあたっては、アノード電極10と隔壁(図示せず)の形成以降は実施していない。ただし隔壁形成後の熱処理(キュア工程)を模擬して、窒素雰囲気にて250℃で30分間の熱処理を行った。次いで、前記反射電極8にエッチングを施して、パターンを形成し、反射電極8を備えたTFTを得た。同一基板上には図1(b)のホール素子を形成するが、ホール特性を評価するため、キュア工程を模擬した前記熱処理後にエッチング液を用いて、ホール素子上の電極(ソース−ドレイン電極5、および反射電極8)の除去を行った。
また、参考例として反射電極に純Ag膜を用いた試料、比較例として反射電極に純Al膜を用いた試料も作製した。
表1に示す通り、上記参考例および比較例を含めた合計8種類の試料を用いて、下記(1)〜(4)に示す通りTFT特性と、下記(5)に示す通りホール素子のキャリア濃度を評価した。尚、反射電極を構成する膜の組成は、ICP(誘導結合プラズマ発光分析法)で同定した。
(1)トランジスタ特性の測定
トランジスタ特性の測定は、Agilent Technology社製「HP4156C」の半導体パラメータアナライザーを使用した。詳細な測定条件は以下のとおりである。
ソース電圧:0V
ドレイン電圧:10V
ゲート電圧:−30〜30V(測定間隔:0.25V)
基板温度:室温
(2)しきい値電圧(VT
しきい値電圧とは、おおまかにいえば、トランジスタがオフ状態(ドレイン電流の低い状態)からオン状態(ドレイン電流の高い状態)に移行する際のゲート電圧の値である。本実施例では、ドレイン電流が、オン電流とオフ電流の間の1nA付近であるときの電圧をしきい値電圧と定義した。
(3)S値
S値は、Id−Vg特性においてオフ状態からオン状態に立ち上がる際のドレイン電流を一桁増加させるのに必要なゲート電圧の最小値である。このS値が低いほどドレイン電流の増加が急峻となり、デバイス特性が良好であることを示す。
(4)電界効果移動度(μFE
電界効果移動度μFEは、TFT特性からVd>Vg−VTである飽和領域にて導出した。飽和領域ではVg、VTをそれぞれゲート電圧、しきい値電圧、Idをドレイン電流、L、WをそれぞれTFT素子のチャネル長、チャネル幅、Ciをゲート絶縁膜の静電容量、μFEを電界効果移動度とした。μFEは下記式(1)から導出される。本実施例では、飽和領域を満たすゲート電圧付近におけるドレイン電流−ゲート電圧特性(Id−Vg特性)から電界効果移動度μFEを導出した。
上記(2)〜(4)で求めたVT、S値およびμFEを表1に示す。
(5)キャリア濃度
キャリア濃度はホール特性を測定して求めた。ホール素子は5mm角にパターン形成された酸化物半導体層の四隅に、ソース−ドレイン電極と同じ工程で、ソース−ドレイン電極と同じ材料を用いて電極を形成した。ホール素子は磁場と電流の相互作用によるホール効果によって、固体内で両者に直角な方向に発生する電圧(ホール起電力)を利用する。酸化物半導体の膜面と垂直に磁束を加え、直交する電極に電圧、電流を加え、ホール係数を測定することによって、キャリアの種類と濃度を決定することができる。本発明では酸化物半導体層の特性に強く相関があるキャリア濃度に着目し、導出した。その結果を図2に示す。図2における縦軸の、例えば「1.00E+18」は「1.00×1018」を意味する。尚、反射電極に純Ag膜を用いた参考例のキャリア濃度は、1014cm-3程度であった。
(TFT特性(スイッチング特性)について)
表1より次のことがわかる。No.1は、IGZOを半導体層に用いたTFTであって、反射電極に純Ag膜を用いた参考例である。また、Id−Vg特性から算出したNo.1の電界効果移動度等は表1に示す通りであり、良好なTFT特性を示しているが、上述した通り純Ag膜を反射電極に用いた場合、有機ELディスプレイの製造工程で凝集が生じたり、コスト高となるなどの問題がある。
No.2は、反射電極に純Al膜を用いた例であるが、表1に示す通り導体化し、スイッチング特性を全く示さなかった。またNo.3は、反射電極にNdを含むAl合金膜を用いているが、Nd量が少なすぎるため、導体化し、スイッチング特性を全く示さなかった。これに対しNo.4〜8は、反射電極に規定量のNdを含むAl合金膜を用いているため、優れたTFT特性が得られた。ただしNo.8は、TFT特性は優れているが、Nd量が過剰であるため、後述する通り電気抵抗率がかなり高くなった。
(キャリア濃度について)
No.1(反射電極が純Ag膜)は、上述の通りキャリア濃度が1014cm-3程度であったが、図2に示す通り、No.2(反射電極が純Al膜)は、1019cm-3と急増している。キャリア濃度が高いと酸化物半導体は導体化し、TFTはスイッチング特性を示さない。No.3〜7は、反射電極として、Nd量を0.2〜4.0at%(原子%)の範囲で変化させたAl−Nd膜を用いた例である。これらのキャリア濃度を評価すると、No.3はNd量が不足しているため、キャリア濃度が高く酸化物半導体は導体化した。これに対し、No.4〜7の通りNd量を0.6原子%以上が含有させることによって、キャリア濃度が1017cm-3以下となり、TFTはスイッチング特性を示した。
(反射電極としての特性(反射率、表面粗さ、および電気抵抗率)の評価)
また、反射電極を構成する皮膜は、反射電極として必要な特性(高い反射率、小さい表面粗さ、および小さい電気抵抗率)も求められるため、これらの特性を、以下の手順で評価した。
[試料の作製]
ガラス基板(コーニング社製イーグル2000、直径100mm×厚さ0.7mm)上に、反射電極を模擬して表1に示すAl−Nd膜(膜厚100nm)を、DCスパッタリング法を用い、キャリアガス:アルゴンガス、成膜パワー:200W、ガス圧:2mTorrの条件で成膜した。
この基板上にAl−Nd膜の形成された試料を用いて、下記に示す通り、波長450nmでの反射率(熱処理前)および電気抵抗率(熱処理前)を測定した。次いで、上記試料に対し、窒素雰囲気中にて250℃で30分間の熱処理(反射電極形成後のキュア工程を模擬した熱処理)を施し、熱処理後の上記反射率、熱処理後の電気抵抗率、および表面粗さ(Ra)を測定した。
[反射率の測定]
上記試料を用い、JIS R 3106に基づき、D65光源での波長380〜780nmの光によって可視光反射率を分光光度計(日本分光株式会社製:可視・紫外分光光度計「V−570」)を用いて測定した。具体的には、基準ミラーの反射光強度に対して、上記作製した試料の反射光強度(測定値)を「反射率」(=[試料の反射光強度/基準ミラーの反射光強度]×100%)とした。そして本実施例では、上記熱処理後の試料について、λ=450nmでの反射率が88%以上の場合を、高い反射率を示すと評価した。上記反射率と反射電極中のNd量との関係を整理した図を図3に示す。
図3から、Nd量(合金元素量)が増加すると共に反射率は低下する傾向にあるが、上記熱処理によって反射率低下の勾配はゆるやかとなる。熱処理後に88%以上の反射率を確保するには、Nd量を6.0原子%以下、特には4.0原子%以下に抑えるのがよいことがわかる。
[表面粗さの測定]
原子間力顕微鏡(AFM:Atomic Force Microscope)による測定を行い、表面粗さとして、算術平均粗さ(Ra)を算出した。そして上記熱処理後の試料について、上記Raが1.2nm以下の場合を表面粗さが小さいと評価した。上記Raと反射電極中のNd量との関係を整理した図を図4に示す。
図4から、Ra:1.2nm以下を達成するには、Nd量を0.6原子%以上と増加させるのがよく、Raを更に1.0nm以下にするには、Nd量を1.0原子%以上とするのが好ましいことがわかる。
[電気抵抗率の測定]
各試料のシート抵抗を測定した。詳細には、一般に用いられる四探針法でシート抵抗を測定した。このシート抵抗と前記の膜厚から電気抵抗率を算出した。そして上記熱処理後の試料について、上記電気抵抗率が15μΩcm以下の場合を、電気抵抗率が低いと評価した。上記電気抵抗率と反射電極中のNd量との関係を整理した結果を図5に示す。尚、Nd量が6.0%のAl−Nd膜の電気抵抗率は図5に示していないが、熱処理前後ともに15μΩcmを超えて高くなった。
図5から、熱処理後の電気抵抗率:15μΩcm以下を達成するには、Nd量を4.0原子%以下とするのがよく、熱処理後の電気抵抗率:10μΩcm以下を達成するには、Nd量を3.0原子%以下、更には2.0原子%以下とするのがよいことがわかる。
以上の結果から、Nd量:0.6〜4.0原子%を含むAl合金膜を反射電極として用いれば、反射電極としての基本特性を満たすと共に、半導体層として酸化物半導体層を用いた場合のTFT特性も良好であることがわかる。
[実施例2]
実施例2では、下記に説明するマイクロ波光電導減衰法を用いて得られる、酸化物半導体層の特性と相関の高いピーク値と、Al−Nd膜(反射電極)中のNd量、エッチストッパー層の膜厚、または熱処理温度との関係について調べた。
(1)マイクロ波光電導減衰法について
半導体薄膜の特性の非接触型評価方法として、マイクロ波光導電減衰法による評価方法が提案されている(特開2008−191123号公報等参照)。この技術は、結晶質(多結晶ポリシリコンなど)の半導体薄膜を形成した試料にレーザを照射し、該レーザ照射で励起された過剰キャリアに応じて変化するマイクロ波の反射率を測定することによって、半導体薄膜の結晶性を評価する手法である。
この手法を酸化物半導体層の電気的特性評価に応用し、酸化物半導体の品質管理を行う方法が提案されている(特開2012−33857号公報等参照)。この手法は、酸化物半導体層が形成された試料に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記酸化物半導体層からの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記酸化物半導体層からの反射波の反射率の変化を測定し、前記測定した値から、反射波のピーク値およびライフタイム値を算出することによって、前記酸化物半導体層の移動度などの特性を判定するといった、酸化物半導体層の評価方法である。
マイクロ波光導電減衰法では、酸化物半導体層(試料)に照射した励起光が、酸化物半導体層に吸収されて過剰キャリア(励起キャリア)が生成され、この過剰キャリア濃度が増加すると共にその消失速度が増える。そして、キャリア注入速度とキャリア消失速度が等しくなったときに過剰キャリア濃度は一定のピーク値を示す。この様に過剰キャリアの生成と消滅の速度が等しくなると、飽和して一定の値を維持するようになるが、励起光の照射を停止すると、過剰キャリアの再結合や消滅により、過剰キャリアが減少し、最終的には励起光照射前の値に戻ることが知られている。
このようなマイクロ波光導電減衰法を利用して、ピーク値、またはライフタイム値(ピークが生じてから所定レベルに減衰するまでの時間)を測定することによって、酸化物半導体層の特性を判定することができるのは、以下の理由によると考えられる。
酸化物半導体層に照射されたマイクロ波は、酸化物半導体層の自由キャリア濃度で決まる抵抗率に基づいた反射率で反射される。励起光の照射によって過剰キャリアが生成すると酸化物半導体層の抵抗率が減少するため、該抵抗率の減少に伴ってマイクロ波の反射率は増加する。また励起光の照射停止により、過剰キャリア数が減少するに従って抵抗率が上昇するため、マイクロ波の反射率は減少する。
もっとも、マイクロ波の反射波の強度は、励起光の照射により測定部位に生じる過剰キャリアの影響を受けるが、その影響度合いは、試料中の欠陥等の程度にも依存することが分かっている。即ち、酸化物半導体層(試料)に照射したマイクロ波の反射波の強度は、励起光の照射によって一時的に強くなった後に減衰するが、試料中の欠陥等が多いほど、その反射波の強度のピーク値は小さくなり、その減衰時間(キャリア寿命)も短くなる。そのため酸化物半導体層に照射したマイクロ波の反射波の強度は、試料のキャリア移動度の指標となる。すなわち過剰キャリアの再結合、消滅には、酸化物半導体の電子状態に強く依存しているといえる。欠陥が減衰時間を短くする理由は、励起光を停止した後に過剰キャリアは欠陥等を原因に形成された局所準位にトラップされるためと考えられる。下記の(2)で測定するピーク値は、励起光を照射しない領域のマイクロ波強度と、励起光を照射した領域のマイクロ波強度との差分であるため、ピーク値の大小は、励起光によって発生したキャリア濃度の大小と相関がある(但し、キャリア濃度が小さいとピーク値は小さくなるが、元々キャリアが過剰な薄膜の場合にも、励起光を照射しても十分なキャリア生成に至らず、ピーク値が小さくなるために注意が必要である)。ピーク値は酸化物半導体の移動度や膜質に相関するため、薄膜の電気的な特性と相関づけることが可能と考えられる。
本発明者らのこれまでの検討では、内部に過剰欠陥を保有する薄膜では、ピーク値が小さいと酸化物半導体層が劣化し、さらには導体化するなどの特性変化が観察されることが分かっている。このためピーク値がある程度大きい値であれば、良好な薄膜トランジスタ特性が得られる傾向にあることを把握している。
(2)試料の作製および上記マイクロ波光導電減衰法による測定
実施例1のTFTと同様にして、ガラス基板1(直径約100mm)上にゲート絶縁膜3を形成し、酸化物半導体層4、エッチストッパー層9(エッチストッパー層の膜厚を一定とする場合(下記図6および図8)は、膜厚100nm)、保護膜6、および反射電極8(Al−Nd膜のNd量を一定とする場合(下記図7および図8)は、Al−1原子%Nd膜)を形成した。実際のディスプレイの製造工程では、反射電極形成後に、樹脂層をアニール硬化させるために窒素中で熱処理を行う。この工程を模擬して、上記反射電極8の形成後、窒素雰囲気にてアニール温度:200℃または230℃で1時間(アニール温度を一定とする場合(下記図6および図7)は、230℃で1時間)の熱処理を施した。
得られた各試料を用い、前記特開2012−33857号公報の図1に示す様な構成を有する装置(具体的には、株式会社コベルコ科研製:LAT−1820SP)を用い、マイクロ波光導電減衰法によってマイクロ波の反射率の変化を測定した。測定条件は下記の通りである。
レーザ波長:349nm(紫外光)
パルス幅:15ns
パルスエネルギー:1μJ/pulse
ビーム径:1.5mmφ
1測定におけるパルス数=64ショット
そして前記特開2012−33857号公報の図2に示されるような減衰波形からピーク値を求めた。このピーク値は、基板の中心部(センター)と周辺部(エッジ)の2箇所について測定した。この測定を、Al合金反射電極として用いたAl−Nd膜のNd量、エッチストッパー層の厚さ、または隔壁形成後の熱処理温度(アニール温度)を変えた試料を用いて行った。
図6は、反射電極として形成したAl−Nd膜のNd量と、前記ピーク値との関係を示した図である。この図6から、Ndの含有量を0.2〜4.0原子%の範囲内で変化させたときに、基板の中心部(センター)と周辺部(エッジ)のどちらにおいても、ピーク値は、Nd量が0.2原子%の場合が最も小さく、Nd量が4.0原子%の場合が最も大きくなった。この図6の結果と、実施例1で求めたTFTのスイッチング特性とを比較すると、ピーク値の適切な範囲は必ずしも明確ではないが、良好なスイッチング特性を示すAl−Nd膜は、ピーク値が大きくなる傾向にあることが分かる。
図7は、酸化物半導体層と反射電極との間に形成されるエッチストッパー層の膜厚とピーク値の関係を示している。この図7から、エッチストッパー層の膜厚が厚くなるとピーク値が増加する傾向にある。これは、酸化物半導体層と反射電極との間隔が大きくなるほど、酸化物半導体層の特性が改善することを推測させる結果である。特に、エッチストッパー層の膜厚が150nmから250nmに厚くなると、ピーク値は急速に増加することが分かる。このことから、エッチストッパー層の膜厚は、200nm以上とすることが好ましく、より好ましくは250nm以上であると考えられる。尚、上記エッチストッパー層を有さないバックチャネルエッチ(BCE)構造のTFTの場合、保護膜(層間絶縁膜)の膜厚は、上記エッチストッパー層の膜厚と同様の傾向を示すと思われる。よって、BCE型TFTにおける保護膜(層間絶縁膜)の膜厚は、上記範囲内(好ましくは200nm以上、より好ましくは250nm以上)とするのがよいといえる。
図8は、製造工程における樹脂層のアニール硬化を模擬した熱処理温度(アニール温度が200℃、230℃の場合)と、ピーク値との関係を示している。この図8から、アニール温度が高い方がピーク値は小さくなることがわかる。前記図6や前記図7に示された結果から、ピーク値が大きいほど酸化物半導体層の特性は良好であるとの傾向がみられる。よって図8は、アニール温度が高くなると、酸化物半導体層の特性は劣化する傾向にあることを表している。図8と前記図6および前記図7とを比較すると、熱処理温度の違いによるピーク値の差が大きいことから、図8は、熱処理温度の低温化による酸化物半導体層の特性向上効果が高いことを示しているといえる。また図8の結果から、熱処理温度はおおよそ200℃に下げることが好ましいことが分かる。

Claims (2)

  1. 基板上に少なくとも、酸化物半導体層と、ソース−ドレイン電極と、該ソース−ドレイン電極を保護する保護膜と、反射電極と、発光層を含む有機層とを有する有機ELディスプレイであって、
    前記反射電極は、希土類元素を0.6原子%以上4.0原子%以下含むAl合金膜を有することを特徴とする有機ELディスプレイ。
  2. 前記保護膜の厚さが100nm以上である請求項1に記載の有機ELディスプレイ。
JP2013162776A 2013-08-05 2013-08-05 有機elディスプレイ Pending JP2015032520A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013162776A JP2015032520A (ja) 2013-08-05 2013-08-05 有機elディスプレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013162776A JP2015032520A (ja) 2013-08-05 2013-08-05 有機elディスプレイ

Publications (1)

Publication Number Publication Date
JP2015032520A true JP2015032520A (ja) 2015-02-16

Family

ID=52517673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013162776A Pending JP2015032520A (ja) 2013-08-05 2013-08-05 有機elディスプレイ

Country Status (1)

Country Link
JP (1) JP2015032520A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017017118A (ja) * 2015-06-30 2017-01-19 学校法人 龍谷大学 磁気抵抗素子及び電子デバイス
WO2017126590A1 (ja) * 2016-01-19 2017-07-27 王子ホールディングス株式会社 発光素子、発光素子の製造方法、表示装置、及び照明装置
WO2019082603A1 (ja) * 2017-10-26 2019-05-02 日機装株式会社 半導体発光素子の製造方法
CN110148592A (zh) * 2019-05-21 2019-08-20 上海天马有机发光显示技术有限公司 一种显示面板、包含其的显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093862A (ja) * 1999-09-21 2001-04-06 Vacuum Metallurgical Co Ltd 液晶ディスプレイ用の電極・配線材及びスパッタリングターゲット
JP2011135059A (ja) * 2009-11-27 2011-07-07 Semiconductor Energy Lab Co Ltd 絶縁ゲート型トランジスタ
WO2012091018A1 (ja) * 2010-12-28 2012-07-05 シャープ株式会社 有機el表示ユニット、有機el表示装置、及び有機el表示ユニットの製造方法
JP2012199317A (ja) * 2011-03-18 2012-10-18 Ricoh Co Ltd 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2012243742A (ja) * 2011-05-24 2012-12-10 Kobe Steel Ltd 有機elディスプレイ用の反射アノード電極を含む配線構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093862A (ja) * 1999-09-21 2001-04-06 Vacuum Metallurgical Co Ltd 液晶ディスプレイ用の電極・配線材及びスパッタリングターゲット
JP2011135059A (ja) * 2009-11-27 2011-07-07 Semiconductor Energy Lab Co Ltd 絶縁ゲート型トランジスタ
WO2012091018A1 (ja) * 2010-12-28 2012-07-05 シャープ株式会社 有機el表示ユニット、有機el表示装置、及び有機el表示ユニットの製造方法
JP2012199317A (ja) * 2011-03-18 2012-10-18 Ricoh Co Ltd 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2012243742A (ja) * 2011-05-24 2012-12-10 Kobe Steel Ltd 有機elディスプレイ用の反射アノード電極を含む配線構造

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017017118A (ja) * 2015-06-30 2017-01-19 学校法人 龍谷大学 磁気抵抗素子及び電子デバイス
WO2017126590A1 (ja) * 2016-01-19 2017-07-27 王子ホールディングス株式会社 発光素子、発光素子の製造方法、表示装置、及び照明装置
JPWO2017126590A1 (ja) * 2016-01-19 2018-11-08 王子ホールディングス株式会社 発光素子、発光素子の製造方法、表示装置、及び照明装置
WO2019082603A1 (ja) * 2017-10-26 2019-05-02 日機装株式会社 半導体発光素子の製造方法
JP2019079982A (ja) * 2017-10-26 2019-05-23 日機装株式会社 半導体発光素子の製造方法
KR20200055120A (ko) * 2017-10-26 2020-05-20 니기소 가부시키가이샤 반도체 발광 소자의 제조 방법
KR102401209B1 (ko) * 2017-10-26 2022-05-24 니기소 가부시키가이샤 반도체 발광 소자의 제조 방법
US11575068B2 (en) 2017-10-26 2023-02-07 Nikkiso Co., Ltd. Method of manufacturing semiconductor light emitting element
CN110148592A (zh) * 2019-05-21 2019-08-20 上海天马有机发光显示技术有限公司 一种显示面板、包含其的显示装置

Similar Documents

Publication Publication Date Title
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
TWI546974B (zh) Thin film transistor
KR101568631B1 (ko) 박막 트랜지스터
JP6068232B2 (ja) 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
Arai et al. 69.2: Highly Reliable Oxide‐Semiconductor TFT for AM‐OLED Display
JP6134230B2 (ja) 薄膜トランジスタおよび表示装置
JP2022518522A (ja) 複合金属酸化物半導体および薄膜トランジスタとその応用
US20130240802A1 (en) Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
WO2010053184A1 (ja) 有機elディスプレイ用の反射アノード電極およびその製造方法
JP2022518521A (ja) ドーピングされた金属酸化物半導体および薄膜トランジスタとその応用
JP6311899B2 (ja) 薄膜トランジスタ基板及びその製造方法
JP2009224479A (ja) 薄膜電界効果型トランジスタおよびその製造方法
JP2011129923A (ja) 薄膜トランジスタ、その製造方法及び薄膜トランジスタを具備した有機電界発光装置
US9837543B2 (en) Oxide semiconductor target, oxide semiconductor film and method for producing same, and thin film transistor
JP5722293B2 (ja) 薄膜トランジスタ
Arai et al. Highly reliable oxide‐semiconductor TFT for AMOLED displays
JP2015032520A (ja) 有機elディスプレイ
TWI601281B (zh) A wiring structure for an organic electroluminescence display that includes a reflective anode electrode
KR102590698B1 (ko) 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타겟
Uchida et al. Transparent conductive electrode deposited by Cs-incorporated RF magnetron sputtering and evaluation of the damage in OLED organic layer
JP6023404B2 (ja) 有機elディスプレイ用の反射アノード電極を含む配線構造の製造方法
JP2015082575A (ja) バックチャネル型薄膜トランジスタおよび表示装置
JP7070130B2 (ja) 酸化物半導体層、酸化物半導体層形成用スパッタリングターゲット、および薄膜トランジスタ
TW201732885A (zh) 氧化物半導體化合物、具備氧化物半導體化合物層之半導體元件、及積層體
WO2014038560A1 (ja) 有機EL素子、有機EL素子の反射電極の製造方法、および有機EL素子の反射電極形成用Al合金スパッタリングターゲット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170207