CN1868051A - 基于微机电结构的多级静电夹盘 - Google Patents

基于微机电结构的多级静电夹盘 Download PDF

Info

Publication number
CN1868051A
CN1868051A CNA2004800297991A CN200480029799A CN1868051A CN 1868051 A CN1868051 A CN 1868051A CN A2004800297991 A CNA2004800297991 A CN A2004800297991A CN 200480029799 A CN200480029799 A CN 200480029799A CN 1868051 A CN1868051 A CN 1868051A
Authority
CN
China
Prior art keywords
electrostatic chuck
substrate
conductive layer
grip block
haply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800297991A
Other languages
English (en)
Other versions
CN100437964C (zh
Inventor
P·凯雷曼
秦舒
D·布朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Axcelis Technologies Inc
Original Assignee
Axcelis Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Axcelis Technologies Inc filed Critical Axcelis Technologies Inc
Publication of CN1868051A publication Critical patent/CN1868051A/zh
Application granted granted Critical
Publication of CN100437964C publication Critical patent/CN100437964C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Abstract

本发明涉及半导体处理装置和方法，其用于夹持半导体基板和控制相关的热传导。根据本发明某一方面，揭示一种多极的静电平盘和相关的方法，其提供整个表面有受控制的且均匀的热传系数。多极的静电夹盘包括半导体平台，其具有多个突起，而于它们之间界定出间隙，其中间隙的距离或深度是均匀的并且与其中的冷却气体的平均自由路径有关。静电夹盘允许控制多个间隙里的冷却气体的背面压力，因而控制冷却气体的传热系数。多个突起进一步提供均匀的接触表面，其中多个突起和基板之间的接触传导是可控制的，并且在整个基板上是显著均匀的。

Description

基于微机电结构的多级静电夹盘
发明领域
本发明一般涉及半导体处理系统，更具体地涉及夹持基板与转移相关热能的装置和方法。
发明背景
处理硅晶片是制造现代微电子元件中司空见惯的事。此种处理包括等离子体处理和离子植入，可能是在低压下进行，其中射频或者微波等离子体被传送到晶片，在处理期间在晶片中产生高温。然而，此种高温(例如超过400℃的温度)可以对晶片造成有害的影响。
对于许多处理而言，精确的温度控制并不需要，只要晶片的温度保持在低于预定的限度下即可，例如400℃或更低。然而，目前离子植入的趋势是倾向于高功率序列植入器，其一般需要以大于200mW/cm2℃的传热系数(HTC)来冷却。在这些和其他几种的植入操作中，一般需要精确的温度控制，其中横跨例如300毫米晶片的HTC均匀度需要维持在1％以内。此种处理具有的HTC值例如可能高达500mW/cm2℃。本发明就是要符合这些高性能的要求。
半导体处理中的晶片温度控制已经利用静电夹盘(ESC)一段时间了。典型的单极ESC示范说明于图1，其中ESC 10以静电力来握持晶片20到位。晶片20通过绝缘层40而与电极30分开。电压(例如标示为+)由电源50施加于电极30。施加于电极30的电压在晶片20处产生了静电场(例如标示为“-”)，其于晶片20上感应出等量而相反的电荷(例如标示为+)。晶片20上的静电场在晶片20和ESC 10之间产生了静电力。因此，静电力握持着晶片20抵住绝缘层40。
当利用ESC 10时，晶片20的冷却可以由晶片20和绝缘层40的接触表面60之间的接触传导来提供，其中绝缘层40可以由冷却水来冷却。传统上，晶片20的冷却大致上随着施加于ESC 10的电压而增加。然而，显著的高电压可对晶片20造成有害的影响(例如引起粒子的产生)，并且随着增加的失效率还可能进一步带来昂贵的电源供应和消耗的问题。
其他传统的ESC利用晶片20和绝缘层40之间的冷却气体，其中绝缘层40的接触表面60包括多个突起(未显示)，其中提供冷却气体存在的区域。典型上，通常将陶瓷层机械加工以于其中形成突起，其中突起是以喷珠所形成的。然而，传统机械加工包括陶瓷的绝缘层40具有几个缺点，这是从精确度来看，同时也是从晶片处理期间由陶瓷层所可能引起的微粒问题来看。
此外，使用传统机械加工方法通常很难在整个300毫米工件上获得小于5微米的夹盘表面平坦度(亦即控制表面的波动度)。例如，当晶片接触传统的夹盘表面时，由于夹盘表面的波动度的缘故，夹盘和晶片表面之间的间隙宽度典型上是在5微米的范围里。然而，此间隙在晶片上并非均匀，并且随着夹持的条件而进一步变化。模型和测量显示：传统上视表面和夹持的情况而定，平均间隙宽度典型上是在2.2微米到5微米之间变化。此种于晶片上比较大而无法控制的间隙宽度典型上导致较低的冷却能力以及晶片上的不均匀温度。
再者，现有技术的ESC电极的电连接一般已证实很难形成。传统上，电线是焊接在电极中心部分的下面。此种焊接可不利地扰乱整个晶片的热传导均匀度。
因此，此技术需要改良的静电夹盘，其提供可于处理期间轻易调整的均匀HTC，以及提供晶片冷却和加热都有产高热传能力的夹盘。此外，静电夹盘需要提供可操作的夹持表面，以显著限制晶片处理期间的微粒污染。
发明概述
以下提出本发明的简化概述，以便提供本发明某些方面的基本理解。此概述不是本发明的广泛概要。既不是要识别本发明的关键或重要元素，也不是要描绘本发明的范围。其目的是要以简化的形式来提出本发明的某些概念，而做为稍后提出的详细叙述的开场白。
本发明一般涉及多极的静电夹盘以及冷却半导体基板的方法。多极的静电夹盘例如包括夹持板，其是可操作的以有效率地夹持着基板，并且以大致均匀的方式来冷却或加热基板，由此改进制程控制。根据一个实例，夹持板包括半导体平台，其中第一导电层形成于其顶面上。第一导电层进一步包括多个部分，它们彼此电隔离，而于其中界定了静电夹盘的多个极或电极。在另一个实例中，夹持板进一步包括多个电绝缘的突起，它们形成于第一导电层上。多个突起之间大致上界定出多个凹谷，并且突起从夹持板的顶面延伸第一距离，而于其中界定了基板和顶面之间的间隙。
在第一实施例中，静电夹盘是可操作的以展现基板和夹持板顶面之间的间隙里的冷却气体的背面压力控制。基板或晶片和顶面之间的间隙变得很小(例如小于约1微米)，其中间隙里的气体体积是很小的。小的气体体积提供快速的反应时间(例如在大约10毫秒的数量级)，由此允许迅速启动或停止晶片的冷却。例如，通过改变间隙里的气压在约1Torr至约100Torr，则HTC可以控制成从小于约2mW/cm2℃的数值到大于约400mW/cm2℃的数值。此外，通过建立小的间隙，则气体传导实质上是在自由分子的机制下，其中热传导与间隙无关，而主要是与冷却气体的压力有关，而在整个晶片上可以实质变得均匀。据此，在第一实施例中，本发明有利地对热或冷的夹盘表面提供快速启动的背面、自由分子机制的气体传导，其中晶片的加热或冷却主要受冷却气体的压力的支配。
在另一实施例中，静电夹盘是可操作的以通过基板和夹盘之间的热接触传导而展现基板的高度加热或冷却，其中热传导大致上与基板和多个突出之间的接触压力有关。多个突出例如是可操作的以大致上从基板转移热到夹持板，其中与传统的ESC相比而言，多个突出的均匀度是可操作的以在整个晶片上提供显著较高程度的HTC均匀度。此外，需要成功操作静电夹盘的电压可以维持在小于大约150伏特。
根据本发明另一范例性的方面，多极的静电夹盘进一步包括底板，其是可操作的以从基板透过夹持板而转移热能。底板例如包括多个部分，其中底板的多个部分电连接在第一导电层的多个部分上。第二导电层例如把底板的多个部分电连接在第一导电层的多个部分上。多个电极电连接在第一导电层的各多个部分，其中多个电极是进一步可操作的以连接于静电夹盘的电源。例如，多个电极经由第二导电层和/或底板而电连接于第一导电层。
根据本发明再一范例性的方面，第二导电层包括多个垂直的交互连结，其把半导体平台的底面电连接到形成于半导体平台顶面上的第一导电层。多个垂直的交互连结例如包括多个通孔，其大致上延伸经过半导体平台。另外可以选择的是多个垂直的交互连结形成于半导体平台的侧壁上，其中多个电极经由多个受到弹簧力的侧壁接触电极而电连接于垂直的交互连结。
根据本发明又一范例性的方面，夹持板包括一各或多个气体分布沟槽，其中一个或多个沟槽适于交互连结多个凹谷。分开基板和夹持板的距离例如定有尺寸，使得夹持板和基板之间的热传导大致上是允许于自由分子的机制下。然而，气体分布沟槽实质上大于该间隙，并且允许在粘滞机制下的气体流动，由此有助于快速转换至冷却状态。静电夹盘可以进一步包括温度感应器，以侦侧与基板相关的温度。
根据本发明另一范例性的方面，提示一种于半导体处理系统中冷却基板的方法，其中半导体处系统包括多极的静电夹盘。该方法包括将基板置于具有多个电绝缘突起的表面上。多个突起例如大致上从夹持板的顶面所延伸，而其中界定出多个间隙。夹持板例如进一步包括形成于半导体平台上的第一导电层，其中多个突起形成于其上。电压施加于表面的二个或更多个区域之间，例如是把电压施加于第一导电层的二个或更多个部分，其中基板实质上是经由电压所感应出的静电力而夹持于夹持板。存在于多个突起之间的冷却气压则进一步加以控制，其中冷却气体的传热系数主要是冷却气压的函数。
根据本发明又一范例性的方面，测量与基板相关的温度，并且至少部分依据测量的温度来控制冷却气压，由此可以增强基板和夹持板之间的分子机制下的热传导。根据另一实例，上面停留基板的表面包括一个或多个气体分布沟槽，它们与多个间隙呈液体相通，其中冷却气体是可操作的以于一个或多个气体分布沟槽里在粘滞机制下流动，以及其中经由一个或多个气体分布沟槽而快速控制冷却气压。
为了完成本发明前述和相关的目的，本发明包括在此之后所完整描述的以及特别权利要求中指出的特征。后面的叙述和所附附图详细列出了本发明特定的示范说明的实施例。然而，这些实施例只是指示出本发明的原理可以采取的各种方式中的一些而已。从以下本发明的详细叙述并配合附图时，本发明的其他目的、优点和新颖的特征就会变得明显。
附图的简单说明
图1是现有技术的范例性静电夹盘的部分截面图。
图2是根据本发明一范例性方面的静电夹盘的部分截面图。
图3是根据本发明某一方面的范例性夹持板的部分截面图，该板具有多个突起。
图4是根据本发明某一方面的范例性夹持板的平面图，该板包括多个突起。
图5是根据本发明某一方面的范例性突起的部分截面图。
图6是根据本发明某一方面来示范说明接触传热系数和范例性夹持板上的应力相对于面积比例的图形。
图7是根据本发明某一方面来示范说明气体在分子机制和粘滞机制下的范例性传热系数的图形。
图8是根据本发明某一方面的范例性夹持板的平面图，该板包括多个气体分布沟槽。
图9是示范说明气体分布沟槽的范例性夹持板的部分截面图。
图10是根据本发明某一方面的范例性夹持板的简化部分截面图，其示范说明沟槽深度和突起距离的间的范例性关系。
图11是根据本发明某一方面的范例性夹持板的平面图，其包括多个通孔。
图12是根据本发明另一范例性方面的静电夹盘的部分截面图。
图13是根据本发明再一范例性方面的静电夹盘的部分截面图。
图14是根据本发明某一方面的范例性静电夹盘的系统层级方块图。
图15是根据本发明的流程图，其示范说明形成基于半导体的静电夹盘的范例性方法。
图16A～16U示范说明根据本发明图15方法所形成的简化的静电夹盘的部分截面图。
图17是根据本发明的流程图，其示范说明热处理半导体基板的范例性方法。
图18是系统层级方块图，其示范说明采用根据本发明的静电夹盘的简化的半导体处理系统。
发明的详细说明
本发明涉及多极的静电夹盘(ESC)以及结合了其几项发明特征的相关的系统和方法。本发明的静电夹盘尤其增加了例如于离子植入期间快速且均匀地冷却或加热晶片基板的能力。据此，本发明现在要参见附图来描述，其中使用类似的标号来指示所有类似的元件。应该了解这些方面的叙述仅是示范说明性的，而不应以限制的意味来看待。在以下的叙述中，为了解释起见，列出许多细节以便提供对本发明的完整理解。然而，本领域的技术人员将会显然知道本发明也可不以这些特定的细节来实施。
本发明通过多极的静电夹盘(ESC)克服现有技术的挑战，其在基板(例如硅晶片)和ESC相关的半导体夹持板之间展现显著均匀的传热系数(HTC)。获得显著均匀的HTC的一种途径是使用背面气体传导，而使晶片和ESC之间的气体传导维持于分子自由机制下。例如，ESC和晶片之间的间隙使间隙显著小于λmfp(例如冷却气体的平均自由路径)。在此情形下，如果间隙维持显著小于λmfp，则冷却气体的HTC实质上与间隙无关。因此使间隙尽可能的小是所希望的。
然而，间隙的实际尺寸受到背面粒子的限制，这是因为大于间隙深度的粒子会造成间隙的变化，因而降低了可靠度。由于典型ESC中所看到的大部分粒子是小于1微米，故在一范例中，间隙的下限大约1微米。然而，对于具有更小的粒子污染物的系统而言，可以采用更小的间隙，因此种另外的选择亦为本发明所设想到。然而，在典型FSC夹持力所能提供的压力机制下(其可以高达几百Torr)，气体的平均自由路径是在1微米的数量级。此意味着气体传导并非完全在分子自由机制之下，而是大致上操作于分子自由机制和粘滞机制之间的过渡机制。结果，HTC随着间隙而有适度的变化。例如，在200Torr下，范例性冷却气体的HTC为大约500mW/cm2℃，而间隙的100％变化(例如间隙的范围从1微米到2微米)会造成HTC大约20％的变化。因此，依据本发明某一方面，为了符合整个晶片所想要的1％温度均匀度，间隙宽度的均匀度应该小于或等于5％。
除了间隙均匀度以外，HTC均匀度典型上进一步与压力均匀度有关。冷却气体于晶片周边的泄漏典型上会造成气体流动，其中便引入了压力梯度。此问题可以通过限制气体流动的区域在或接近晶片周边和气体分布沟槽网路的区域而改善，其中气体是可操作的以在粘滞机制下流动，之后会加以叙述。这就引起一项挑战，要把气体分布沟槽并入表面结构，而以容易、可靠的制造且避免可能泄放的方式来提供均匀的间隙。
另一项挑战则是达成表面的控制，其中获得均匀的间隙和分布沟槽以允许ESC是多极的。单极的夹盘(例如其中整个ESC是一个电极)可以用在晶片暴露于等离子体的应用，其中导电路径是建立于晶片和电接地之间。然而，在晶片并非持续接触等离子体的应用中，则需要至少2个电极，其中每个电极具有相反的极性，由此允许晶片保持在实质接地的状态，而没有精确的表面控制，同时允许多个电极并入其中而电连接于电源供应器。
现在参见附图，本发明的图2示范说明根据本发明某一方面的范例性多极ESC 100的截面图，其中ESC 100是可操作的以支持和冷却停留在上面的基板105。基板105例如大致上特征在于直径D和底面107，其中底面107具有与之相关的第一表面积(未显示)。应该注意到图1的静电夹盘100为了简洁而巨观地加以示范说明，但提供后续的附图(例如图5、6和其他)以进一步的细节来示范说明静电夹盘100的范例性放大图。再者，应该注意到其中是描述晶片或基板的冷却，不过另外也可以选择进行基板的加热，而此种加热亦进一步考虑为落于本发明的范围里。
本发明图2的静电夹盘100包括大致上平坦的夹持板110，其具有与基板105底面107相关的顶面115，以及具有相对配置的底面117。夹持板110例如包括半导体平台120，其中第一导电层125形成于半导体平台120的顶面127上。第一导电层125包括多个部分130，其中多个部分130大致上彼此电隔离，而其中界定出多极ESC 100的多个极131，在此之后会再讨论。半导体平台120例如包括半导体基板132，例如硅晶片，其中上面所形成之第一导电层125的多个部分130大致上是由多个部分130之间的绝缘体区域134所界定。绝缘体区域134大致上将第一导电层125的多个部分130彼此电隔离，其中施加于多个部分130的电压是可操作的以于夹持板110和基板105之间产生静电力。
根据本发明一范例性方面，夹持板110是使用半导体蚀印技术所形成，这在之后会再描述，其中绝缘体区域134例如于第一导电层125的形成期间大致上被掩模住。半导体平台120例如可以包括单一的半导体基板132，或者另外可以选择的半导体平台120包括分开的半导体基板132的并接(例如虚线133所指出的)，其中第一导电层125进一步形成于半导体基板132的并接上。分开的半导体基板132的并接例如是把分开的半导体基板132并凑在一起，形成大致连续的半导体平台120，以此形成半导体平台120。此种并接例如对于直径需要大于标准硅晶片的静电夹盘而言是有利的，其中几个半导体基板可以并凑形成较大的半导体平台120。
在本发明另外可以选择的方面，如图12所示范说明，半导体平台120可以包括由分开的半导体基板132所形成的多个明确区段135，其中第一导电层125的多个部分130个别形成于每个区段135上。多个区段135例如是以绝缘材料(例如陶瓷间隔物137)而彼此分开，其中第一导电层125的多个部分130彼此电隔离。
图3示范说明图2夹持板110之一部分的部分截面图，其中更详细地示范说明本发明的几个范例性方面。应该注意到附图未必是按比例绘制，而主要是提供用于示范说明。根据本发明一范例性方面，夹持板110进一步包括多个电绝缘突起140，其大致从图2的第一导电层125的顶面141向外延伸(因此大致从夹持板110的顶面115向外延伸)。再次参照图3，多个突起140大致形成于第一导电层125上，并且大致从夹持板110的顶面115延伸第一距离D1。据此，多个突起140大致上于其间界定出多个间隙145，其中多个突起140例如彼此间隔第二距离D2，由此界定了多个间隙145的宽度。第二距离D2大致上小于所要夹持的基板(未显示)的厚度，因而显著降低基板于夹持期间的机械弯折，在此之后会更详细讨论。例如，第二距离D2小于大约100微米。
根据本发明又一范例性方面，多个突起140包括微机电结构(MEMS)。例如，半导体平台120包括通常用于形成MEMS微结构的材料，例如硅，其中多个突起140包括形成其上的二氧化硅(SiO2)。MEMS微结构大致上于夹持板110的整个顶面115上提供紧密控制且一致的尺寸整合性，其中多个突起140从夹持板110的整个顶面115大致延伸一致的第一距离D1。例如，图4示范说明的多个突起140包括多个实质为圆柱形或矩形的岛状物147，其已形成于夹持板110的顶面115上。多个突起140是可操作的以大致上接触基板105的底面107，由此界定了突起接触面积。突起接触面积(未显示)最好小于基板105的全部底面积的大约5％，以便气体传导。例如，多个岛状物147可以具有约10微米或更小的直径，其中直接经由岛状物147到基板105的热传导实质上是很小。
虽然从夹持板110的顶面115所延伸的多个突起140示范说明成均匀的形状且以规则的方式安排，但是也构想出多个突起140的其他安排，并且突起140的任何形状或次序或者这类的其他选择也构想为落于本发明的范围里。再次参照图2，半导体平台120的顶面127以及多个突起140可以进一步包括像是保护性涂层148形成其上，例如氮化硅(Si3N4)。保护性涂层148如图3所示范说明的，例如可以具有低发射性，其中基板加热期间从基板105向夹持板110发射的热(未显示)被保护性涂层148所反射，由此促进热传导主要经由间隙里的气体传导来发生，这在之后会更详细讨论。根据另一范例，保护性涂层148于夹持板110和基板(未显示)之间提供实质上坚硬且惰性的介面149，其中保护性涂层148大致上减少了夹持板110劣化而造成污染的可能性。根据又一范例，保护性涂层148是可操作的以大致上允许基板(未显示)侧向滑动于夹持板110和基板之间的介面149上，其中保护性涂层148大致上符合多个突起140的形状，由此圆化其一个或多个尖锐边缘146A。
图5示范说明范例性突起140，其中保护性涂层148具有大致上圆化的一个或多个尖锐边缘146A，由此界定出突起140的一个或多个圆化边缘146B。将会体会出由于蚀印的缘故，此种圆化可以比所示范的更明显。一个或多个圆化边缘146B例如于基板105相对于夹持板110的热运动158(例如热膨胀或收缩)期间提供有利的滑动特性。例如，基板105相对于突起140的热运动158可以由突起140在基板105上产生力F。力F至少部分随着突起140的几何构造而变化。例如，如图3所示范说明的尖锐边缘156就很可能产生很大的力F，其中基板105很可能侧向束缚于突起140的尖锐边缘156。例如，如果力F超过基板105的降服强度，则基板105可能出现应力破裂，因此可能造成对基板105的污染和/或损害。另一方面，图5的圆化边缘148B把力F分散于圆化边缘146B上而大致上限制了基板105上的力F。限制基板105上的力F则大致上允许基板105相对于夹持板110做更自由的膨胀或收缩，因而大致上限制了在突起140的侧向束缚。
上面的现象可以配合图6而更完全地体会，该图示范说明接触HTC和晶片应力对于各种接触面积比例的图形。例如，在低的面积接触比例下(例如AR约0.05或更小)，由于突起和晶片之间的接触面积小，所以接触HTC(曲线159A)也小。在一例中，当想要有低的接触HTC时(如此热传导主要受控于停留在图2夹持板110和基板105之间的气体热传导)，此种小的面积比例典型上会使基板上的应力(图6的曲线159B)不合意地高。在另一例中，图2基板105和多个突起140之间的机构压力至少部分决定了基板105和夹持板110之间的热接触HTC，其中热接触HTC大致上在低机械压力下会减小。
再次参照图6，随着面积接触比例增加(例如所有突起的突起接触面积占整个晶片面积的大部分)，接触HTC开始增加、达到最大值然后又减少，此反映出由于面积增加和突起上每单位面积的接触压力减少而发生的变换。在此范围中(例如面积比例约0.1到约0.3)，接触HTC比较高，因而使得ESC经由ESC和基板之间存在的气体压力控制来开关冷却变得比较困难或不易控制，反而是接触HTC大致上比较可由基板和突起之间的接触压力来控制。在更高的接触面积比例下，例如面积比例约0.4或更大，应力是可忽略的，并且接触HTC实质上又是很低的，以致于冷却的启动/停止主要听命于冷却气体的背面压力。
再次参照图3，根据本发明另一范例性方面，多个突起140是可操作的以大致上维持从图2的夹持板110顶面115到基板105底面107的第一距离D1，并且进一步可操作以大致上允许冷却气体(未显示)在多个间隙145里流动，其中静电夹盘100是可操作的以从基板105经由于冷却气体的自由分子机制下的热传导而转移热到夹持板110。例如为了允许于自由分子机制下的热传导，第一距离D1大致上是低于5微米。从夹持板110顶面115到基板105底面107的第一距离D1最好是大约1微米或更小。
一般而言，跨于两物体之间距离的冷却气体传热系数(HTC)行为落于以下三种操作机制中的一种：粘滞机制、自由分子机制和过渡机制。在粘滞机制下，传热系数(HTC)是间隙距离和冷却气体的热传导性的函数，而大致上与冷却气体压力(在此之后称为背面气压)无关。在自由分子机制下，HTC是冷却气体的背面气压和分子量的函数，但与间隙距离无关。自由分子机制实质上建立于小于几微米(例如约3～5微米)的距离(例如第一距离D1)。再者，过渡机制的特征在于粘滞机制和分子机制之间的平滑内插。
如本发明所限定的，经由自由分子机制下的气体热传导提供了几项特殊的优点。例如，通过维持间隙(例如距离D1)在冷却气体的平均自由路径的等级，则整个晶片的冷却实质上对于间隙距离不敏感，反而主要是背面压力的函数，因此尽管间隙有稍微变化(例如由于晶片变形或粒子的缘故)，仍在整个晶片空间上达到冷却均匀度。此外，由于间隙距离小，其相关的体积也小，因而允许通过改变背面压力来极快速地做到晶片的冷却。因此，本发明允许一旦达到退火尖峰温度就快速地冷却晶片。
图7是示范说明HTC对背面氮气压在第一距离D1为1微米和2微米时的行为的图形。当第一距离D1为1微米或第一距离D1小于冷却气体的平均自由路径(MFP)时，可以看到自由分子机制的气压范围在本例中为0到约250Torr，此时HTC主要是背面气压的函数。当背面气压大于大约250Torr或第一距离D1大于冷却气体的平均自由路径(MFP)(未示范说明于图中)时，则看到粘滞机制，此时HTC主要是第一距离D1的函数。在这两种机制之间则看到过渡机制。
图7进一步示范说明于自由分子机制下的冷却气体，其HTC可以主要通过调整背面气压来控制，然而第一距离D1在较高压力下仍对HTC起作用。例如，与1微米的第一距离D1相比来看，在2微米的第一距离D1下的冷却气体的热传导性在大约250～275Torr开始从自由分子机制过渡到粘滞机制。因此，当压力从大气压力变化到实质为真空压力(例如小于20Torr)时，第一距离D1的均匀度仍然要考虑到。然而，通过控制压力于实质为真空至约250Torr之间，则HTC可以主要受控于背面压力，而与间隙距离的轻微变化无关。因此，维持了整个晶片的冷却均匀度。
根据本发明再一范例性方面，如图8所示范说明，夹持板110包括一个或多个气体分布沟槽150，其中气体分布沟槽150适于允许冷却气体(未显示)从中流过，并且其中可以快速达到对冷却气体压力(背面压力)的调整。如图9所示范说明的，气体分布沟槽150大致上往夹持板110内延伸第三距离D3，其中每个气体分布沟槽150与图3夹持板110的多个间隙145中至少一个相交。第三距离D3例如小于大约100微米，其中气体分布沟槽150里的冷却气体的流动系落于粘滞机制中。再者，气体分布沟槽150的显著较大的第三距离D3(与间隙145相比而言)大致上允许从夹持板110泵出冷却气体时有快速的反应时间。
气体分布沟槽150的进一步特征在于宽度W，其大致上与夹持板110的顶面115共平面。气体分布沟槽150的宽度W最好小于100微米或停留于夹持板110上的基板105的厚度(未显示)，使得基板整个底面107上的热传导实质上是均匀的，其理由类似之前所讨论的。根据另一范例性方面，每个气体分布沟槽150的宽度W大约等于第三距离D3。
由于具有的气体分布沟槽150实质上很大(例如与突起140之间的间隙145相比而言)，其中的气体流动是在粘滞机制下，对于一给定压力来看，其流动速率要比自由分子机制下快大约50倍。冷却气体经过气体分布沟槽150的快速流动速率有助于迅速开始基板的冷却。无论如何，相较于气体在多个间隙145中对晶片105的接触面积而言，沟槽150的总表面积是很小的。关于此点，图9并未依比例绘制(而是提供用于示范说明)，沟槽150之间的间隙145数目反而相当多。例如，对于沟槽距离151小于约1厘米而突起140的直径约10微米或更小来说，沟槽150之间可以存在大约90个或更多的突起140。
据此，提供了多个气体分布沟槽150，其中多个气体分布沟槽150是可操作的以显著减少从夹持板110泵出冷却气体的反应时间。例如，如图8所示范说明，多个气体分布沟槽150可以大致上从夹持板110的中心152向外辐射，其中多个气体分布沟槽150做成图案，使得夹持板110顶面115上的任何位置都是距离多个气体分布沟槽150的至少一者约5毫米以内。沟槽150之间的距离151最好小于约1厘米。虽然多个气体分布沟槽150示范说明成径向延伸的沟槽，但是应该了解沟槽150可以许多方式和各种数量来建构，而此种变化亦构思成落于本发明的范围里。此外，如图10的范例所示范说明，沟槽150的深度D3大约等于各种突起140之间的距离D2。
冷却气体例如包括一种或更多种实质导热的气体，例如氧、氢、氦、氩和氮，其中冷却气体大致上供应至一环境(未显示)，例如包含图2静电夹盘100的处理腔室(未显示)。因此，冷却气体从该环境(例如从该处理腔室(未显示)里)经由静电夹盘100而泵出到适当的泵(未显示)。根据本发明另一范例性方面，再次参照图8，多个突起140中的一个包括环153，其大致上与基板105同轴。环153的直径DR例如稍微小于图2所示范说明的基板105的直径D，其中环153是可操作的以大致上包围出基板105和夹持板110的内部154，而大致上形成内部154和环境155之间的密封。再次参照图8，根据另一范例，周边气体分布沟槽157存在于环153里，其中周边气体分布沟槽157大致上连接着多个气体分布沟槽150。
根据本发明另一范例性方面，图2所示范说明的范例性静电夹盘100进一步包括底板160，其是可操作的以从基板105和夹持板110转移热能。底板160例如大致上特征在于与夹持板110的底面117相关的顶面162。底板160的顶面162例如大致上面对着夹持板110的底面117，其中底板160和夹持板110彼此热耦合。底板160例如包括提供良好热传导的材料，例如金属。范例性底板160的金属为具有良好热传导的铝、铜或其他金属合金。另外可以选择的是底板160例如包括热传导性类似于夹持板110的材料，例如非晶硅(a-Si)或者碳化硅(SiC)。
根据本发明的另一范例性方面，夹持板110进一步包括第二导电层165，其中第二导电层165进一步包括多个部分167，其彼此电隔离。第二导电层165的多个部分167电连接于第一导电层125的多个个别部分130。第二导电层165的多个部分167例如大致上存在于半导体平台120的底面168和底板160的顶面162之间。根据某一范例，第二导电层165的多个部分167是于第一导电层125形成在半导体平台120顶面127上的期间而形成于半导体平台120的底面168上。
根据本发明另一范例性方面，第二导电层165进一步包括多个导电的垂直交互连结170。垂直的交互连结170例如把第一导电层125和第二导电层145加以电连接。多个电极175例如进一步电连接于第二导电层165，其中是经由多个垂直的交互连结170而把第一导电层125电连接于多个电极175。多个垂直的交互连结170例如可以包括与半导体平台120相关的多个通孔180，其中多个通孔180大致上从半导体平台120的顶面127延伸到底面168。多个通孔180因而把第一导电层125的每个部分130电连接于第二导电层165的个别部分167。第一导电层125和第二导电层165的每个部分130、167例如可以分别通过多个通孔180中的一个或多个加以电连接(例如部分130A经由一个或多个通孔180A而电连接于部分167A)。如图11所示范说明的，例如多个通孔180大致上以半导体平台120来定向，使得夹持板110实质上是热和电平衡的。
根据另一范例，图12示范说明另一范例性ESC 100，其中多个垂直的交互连结170是与半导体平台120的侧壁185有关，其中界定出多个侧壁交互连结188。第一导电层125的每个部分130例如是电连接于个别的侧壁交互连结188，其中每个侧壁交互连结188可以电连接于个别的电极175。例如，每个个别的电极175包括受到弹簧力的侧壁接触电极190，其中受到弹簧力的侧壁接触电极190是由弹簧力(未显示)而机械压缩抵在个别的侧壁交互连结188，其中并不需要把电极物理结合(例如铜焊或环氧树脂结合)至侧壁交互连结。
根据本发明另一范例性方面，如图13所示范说明，底板160包括第一电绝缘层192，并且第三导电层194是形成其上。第一电绝缘层192(例如氧化物)大致上存在于底板160和第三导电层194之间。第三导电层194例如进一步包括分别与第一导电层125和第二导电层165的个别多个部分130、167相关的多个部分195，其中第三导电层194的每个部分195电连接于第二导电层165的个别部分167。第三导电层194的多个部分195彼此进一步电隔离，其中则保持ESC100的极131是电隔离的。例如，第三导电层194大致上是沿着底板160的侧壁196和顶面197(例如是在第一电绝缘层192上)，其中多个电极175是在底板160的侧壁196电连接至第三导电层194。另外可以选择的是第三导电层194进一步形成于底板160的底面198上，其中多个电极175可以在底板的底面电连接于第三导电层上(未显示)。
第三导电层194例如大致上允许底板160结合于夹持板110，其中底板160可以热耦合于夹持板110，以及可以电连接于第二导电层165。一种耦合底板160至夹持板110底面117的范例性方法是以硬焊所完成的，其中夹持板110的底面117加以金属化(例如由第二导电层165为的)，然后再真空硬焊于底板160的顶面162。例如，第三导电层194是形成底板160的顶面162上，其中第二和第三导电层165、194真空硬焊在一起。第二和第三导电层165、194例如包括硅化钨、钨或钛其中之一个或多个，然而任何导电材料构想落于本发明的范围里。
根据本发明另一范例性方面，再次参照图12，电绝缘的中间板199存在于底板160和夹持板110之间。中间板199例如包括氮化铝绝缘体晶片，其中中间板199大致上把夹持板110电绝缘于底板160，而仍提供适当的热传导。再者，中间板199可以真空硬焊于底板160和夹持板110。
再次参照图2，底板160例如进一步包括一个或多个第一流体管道200，其中一个或多个第一流体管道200是可操作的以大致上允许冷却流体(未显示，例如水)从中流动，其中底板160实质上由冷却流体所冷却。如图16U所示范说明的，底板450可以是导电的，并且进一步包括多个极448，其中多个极是电连接于第二导电层430的多个个别部分，在此之后会讨论。
再次参照图8，根据本发明另一范例性方面，多个举起栓210可操作地耦合于夹持板110，其中多个举起栓210是可操作的以在靠近于夹持板110的处理位置(未显示)和大致于夹持板110上方(例如夹持板110上方大约1～2毫米)的装载位置(未显示)之间来垂直平移基板105。举起栓210例如包括石英、碳化硅或陶瓷材料，其中使基板105于处理期间受到举起栓的污染减到最少。再者，举起栓210具有大致上小的直径(例如1或2毫米)，此当举起栓位于处理位置时将显著限制举起栓在静电夹盘100里所占的体积。把举起栓210在处理位置所占的体积减到最少是有利的，其可以快速地改变背面压力。
根据本发明又一范例性方面，静电夹盘100进一步包括温度感应器215，其是可操作的以测量与图2基板105相关的一个或多个温度T。例如，图8的温度感应器215包括高温计，其中高温计经由夹持板110顶面115中的开口220来测量基板105(未显示)的温度T。温度感应器215例如可以包括具有最小体积腔穴的高温计，其中高温计测量基板105温度T所经过的开口220是很小的。把开口220的体积减到最小是有利的，其中可以快速地改变背面压力。另外可以选择的是温度感应器215包括光学高温计，其可以进一步利用插入夹持板110的光纤棒(未显示)，以使光纤棒占据最少的体积腔穴。
现在参见图14，示范说明的是静电夹盘100和其相关系统230的方块图，其中静电夹盘100进一步包括一个或多个阀235。一个或多个阀235选择性地允许一个或多个真空泵240以多种模式把冷却气体245泵经静电夹盘100。一个或多个阀235例如包括一个或多个自动阀(例如阀235A)，例如快速作动的螺线管阀或提升阀，其中在一范例下，一个或多个自动阀具有小于约20毫秒的反应时间。此种快速的反应时间是有利的，因为可以快速地施加真空于静电夹盘100。
根据本发明另一范例性方面，控制静电夹盘100的系统230包括控制器250，其操作耦合于一个或多个真空泵240A～240B、气体供应器255、电压供应器260以及一个或多个阀235A～235C。控制施加于静电夹盘100的真空则有利地控制着透过冷却气体的传导的量。例如，在小于约250Torr的低压和图3小于约5微米的间隙距离D1下，HTC主要听命于压力。因此，控制背面压力的阀235A允许静电夹盘100快速地改变状态(例如从加热条件变为冷却条件)。控制器250因此是可操作的以经由控制一个或多个自动阀235而控制基板105和静电夹盘100之间的压力。
再者，控制器250是可操作的以控制电压供应器260所供应的电压V，其中由于电压所感应的静电力的缘故，电压正比于基板105所受到的夹持力大小。控制器250例如可以进一步通过增加或减少电压V，控制静电力和随之而来的夹持力(例如分别是增加或减少)，因而控制ESC 100的接触HTC的大小。所以，控制器250是可操作的以通过控制电压V和/或背面气压而控制静电夹盘的HTC。再者，如图3所示范说明的，当第一距离D1大约1微米时，电压V可以维持在远低于与半导体平台120相关的崩溃电压以下(例如小于大约100伏特～150伏特的电压)。
本发明也涉及一种基于半导体的多极静电夹盘的形成方法。虽然范例性的方法在此示范说明和描述成一系列的动作或事件，但是将体会出本发明并不限于此种动作或事件所示范说明的次序，因为依据本发明，某些步骤可以不同的次序发生以及/或是与其他步骤同时发生，而与此处所显示的描述的不同。此外，实施依据本发明的方法可能不是需要所有示范说明的步骤。再者，将体会出该方法可以搭配此处示范说明和描述的系统来实施，也可以搭配其他未示范说明的系统来实施。
如图15所示范说明的，形成多极ESC的方法300可以参考图16A～16S来讨论。开始于图15的动作305，氧化物形成于半导体基板上。如图16A所示范说明，氧化层402形成于半导体基板410的正面404、背面406和侧壁408上(例如长于双重抛光的300毫米硅晶片上的2微米的SiO2层)。在图15的动作310，多晶膜形成于基板上。例如，如图16B所示范说明的，多晶膜412包括大约1微米的掺杂的多晶硅膜，其形成于基板410的正面404、背面406和侧壁408上。在图15的动作315，氧化层形成于基板的背面，如图16C所进一步示范说明的。氧化物414例如包括沉积2微米的SiO2，其中氧化物414覆盖了基板410的背面406，也部分覆盖了基板410的侧壁408。
再次参照图15，动作320包括把光阻层图案化，以界定出接触孔和气孔。图16D示范说明光阻416在基板410的背面406上做出图案，其中光阻416大致上界定出接触孔418和气孔420。注意诸图所示范说明的接触孔418和气孔420的数量是为了简化而显示，并且可以界定许多的接触孔和气孔。接触孔418例如是用于界定出正面接触(未显示)，在此之后会讨论。在图15的动作325，使用图案化的光阻做为掩模来蚀刻出接触孔和气孔，并且图16E示范说明此结果，其中氧化层402、414和多晶膜412被蚀刻，其中进一步界定出接触孔418和气孔420。光阻416之后就被剥除，而在图15的动作330，接触孔和气孔使用例录氧化层414做为硬掩模而被进一步蚀刻至基板中。图16F示范说明动作330的结果，其中基板410被蚀刻，并且其中氧化层402和414使用多晶膜412做为蚀刻终止而被进一步蚀刻。氧化层402和414可以使用例如湿式蚀刻或反应性离子蚀刻(RIE)方法而加以蚀刻。
图15的动作335示范说明于基板上沉积导电层。图16G示范说明动作335的结果，其中导电层422沉积于基板410上(例如化学气相沉积(CVD)0.1微米的WSi2)，包括基板410的正面404、背面406、侧壁408以及接触孔418和气孔420的里面。导电层422例如可以包括第一导电层125、第二导电层165或第三导电层194之中的一个或多个，如图2、12和13所示范说明。
在图15的动作340，光阻于基板的正面上做出图案，以便移除导电层的正面边缘。图16H示范说明光阻424形成于基板410的正面404上，其中正面边缘426并未由光阻424所覆盖。在图15的动作345，使用图案化的光阻424做为掩模来蚀刻导电层和多晶膜。图16I示范说明执行动作345的结果，其中正面边缘426大致上被蚀刻，并且其中导电层422和多晶膜412大致上沿着正面边缘426而移除，其中大致上把第一导电层428电隔绝于第二导电层430。图16J示范说明移除光阻424之后的第一导电层428和第二导电层430。
图15的动作350示范说明在基板的正面上形成正面氧化物的动作。图16K示范说明氧化层432形成于基板410的正面404上，其中正面氧化物432大致上覆盖了第一导电层428，并且进一步大致上覆盖了正面边缘426。在图15的动作355，多个突起形成于正面氧化层中。图16L～16M示范说明多个突起436的形成。在图16L，光阻434沉积于正面氧化层432上并做出图案，而正面氧化层432接着加以蚀刻，其中图16M的多个突起436在移除光阻434之后便大致上界定出来。再次参照图15，动作360示范说明沉积保护层于基板上。在图16N，保护层438大致上形成于基板410上，其中基板410的正面404、背面406和侧壁408大致上由保护层438所覆盖，区域418和420里也是。保护层438例如包括大约0.1微米的氮化物(例如氮化硅Si3N4)。
在图15的动作365，于基板上掩模并蚀刻出一个或多个气体分布沟槽。图160示范说明形成于基板410正面404上之掩模440的图案化，其中大致上界定出气体分布沟槽442。例如，比较厚的硬掩模440(例如BSG)形成于基板410的正面404上，其中硬掩模440大致上易于蚀刻，并且其中蚀刻进一步选择性地针对气体分布沟槽442里的保护层438和氧化层402。图16P示范说明执行动作365的结果，其中气体分布沟槽442大致上蚀刻至基板410中(例如基板410被稍微蚀刻)。在图15的动作370，另一保护层形成于基板上。图16Q示范说明执行动作370的结果，其中保护层444大致上覆盖了顶面404、背面406、侧壁408、接触孔418、气孔420和气体分布沟槽442。保护层444例如包括0.2微米厚的氮化硅层。
图15的动作375示范说明蚀刻基板背面上的保护层。图16R示范说明执行动作375的结果，其中保护层444大致上从基板410的背面406所移除。在图15的动作380中，将第二导电层430加以掩模和蚀刻，以大致上电隔离多个极，而大致上界定出静电夹盘的极448。图16S示范说明形成掩模446于基板410的背面406上。图16T示范说明蚀刻第二导电层430和多晶膜412的结果，其中多个极448彼此电隔离。在图15的动作385，底板大致上形成于基板的背面上，其中底板是可操作的以大致上从静电夹盘转移热。图16U示范说明执行动作385的结果，其中底板450形成于基板410的背面406上。例如，底板450包括铝，其是透过环形掩模(未显示)而蒸镀于背面406上，以保护多晶膜412。
本发明也涉及一种夹持半导体基板和控制相关之热转移的方法。开始来看，本发明图17的方法500可以配合图18的范例性系统600来讨论。系统600包括基板602，其选择性地停留于类似之前所述的静电夹盘604上。基板602也靠近热源606。基板602和夹盘604相关的夹持板610之间的距离608是很小的(例如约1微米)，此允许自由分子机制下的气体传导，而有适当的压力(例如0.1Torr＜P＜100Torr)。热源606和基板602之间的距离612比较大(例如约1毫米或更大)，并且基板602的加热发生于比较高的压力下(例如约1大气压)。因此，藉着静电夹持基板602，然后控制背面压力(如之前配合图9和10所讨论)，系统600可以有利的方式而快速地在加热和冷却之间转换。
冷却半导体基板的范例性方法500开始于动作505，其中当多个举起栓是在装载位置时，基板是置于举起栓上。例如，当多个栓是在装载位置时，多个栓大致上从图18夹持板610的表面614延伸。根据本发明一范例性方面，当握持器是在装载位置时，多个栓从夹持板610的顶面614延伸最小的距离(例如小于1毫米)。在图17的动作510，然后降低该栓，其中允许基板停留在从夹持板顶面所延伸的多个突起上，并且其中多个突起中的一个包括环，其大致上存在于夹持板上的基板周边里(例如图8所示范说明的)。根据本发明某一范例性方面，多个突起从夹持板的表面延伸第一距离，例如小于10微米的距离(例如约1微米)。
在动作515，电压(例如大约100伏特)施加于夹持板，其中基板因而静电夹持于夹持板。根据某一范例，将夹持板加以冷却，例如把冷却流体流经与夹持板相关且与之热耦合的底板。在动作520，真空或极低的背面压力(例如约0.1Torr)施加于夹持板，其中基板和夹持板之间的背面压力把冷却气体带入多个突起所界定的多个间隙里，其中冷却气体大致上维持于第一压力。由于背面压力非常低，冷却气体的HTC也非常低，如图7所示范说明。在图17的动作525，将基板加热，其中来自基板的热并未显著经由第一压力下的冷却气体而转移。再将夹持板加以冷却，例如把冷却流体流经与夹持板相关且与之热耦合的底板。在动作530，泵大致上施加第二背面压力(例如约100Torr)，其中第二压力大致上将冷却气体维持在分子机制下。此种压力例如可以通过关闭图14的阀235A而维持。在动作535，透过分子机制下的气体，把热转移至夹持板而冷却基板。
根据本发明一范例性方面，在动作540，测量基板上一个或多个位置的相关温度。如果测得的温度指出该过程并未以所要的时间范围来冷却，则例如第二压力可以依据测量的温度加以修改。此过程继续到动作550，其中停止或减少真空，其中真空实质上是解除的，由此实质上停止基板的冷却。在动作555，从夹持板移除电压，由此大致上把基板从静电力释放出来。此方法终结于动作560，其中举起栓举到装载位置，其中基板从夹持板举起。
虽然本发明已针对一些优选实施例做了展示和描述，但是本领域的技术人员在阅读和理解本发明书和附图时，显然会想到等效的其他选择和修改。尤其关于上述元件(组件、装置、电路...等)所执行的各种功能，用于描述此种元件的词语(包括参照于[机构])，除非另有指出，否则是要对应于执行所述元件之特定功能的任何元件(也就是功能上相等)，即使其结构上不等于执行本发明在此示范说明的实施例的功能的揭示结构亦然。此外，虽然本发明的特征可能已仅针对几个实施例中的一个来揭示，但若是想要而有利于任何给定或特定的用途，此种特征也可以与其他实施例的一个或多个特征做组合。

Claims (47)

1.一种多极的静电夹盘，其用于夹持基板和控制相关的热转移，该静电夹盘包括：
夹持板，该夹持板进一步包括：
半导体平台；
第一导电层，其形成于半导体平台的顶面上，其中第一导电层包括多个部分，其中多个部分大致上彼此电隔离，而在其中界定出与静电夹盘相关的多个极；以及
多个电绝缘突起，其形成于第一导电层上，多个突起从第一导电层的顶面延伸第一距离，其中多个突起是可操作的以大致上接触着基板，在其中界定出突起接触面积，并且其中多个突起之间大致上界定出多个间隙，其具有相关的第二距离；
底板，其是可操作的的以从基板经由夹持板而转移热能；以及
多个电极，其电连接于第一导电层的各多个部分，其中多个电极是进一步可操作的以连接于电压源。
2.如权利要求1的静电夹盘，其特征在于，夹持板进一步包括第二导电层，该第二导电层包括多个垂直的交互连结以及形成于半导体平台底面上的多个部分，其中第二导电层的多个部分大致上彼此电隔离，其中第二导电层经由多个垂直的交互连结而电连接于第一导电层，并且其中多个电极电连接于第二导电层的各多个部分。
3.如权利要求2的静电夹盘，其特征在于，多个垂直的交互连结包括多个通孔，其大致上从半导体平台的顶面到半导体平台的底面而延伸经过半导体平台。
4.如权利要求2的静电夹盘，其特征在于，多个垂直的交互连结大致上形成于半导体平台的侧壁上，其中多个垂直的交互连结电连接于各多个的电极。
5.如权利要求4的静电夹盘，其特征在于，多个电极包括各多个受到弹簧力的侧壁接触电极，其中多个受到弹簧力的侧壁接触电极是可操作的以电接触各多个垂直交互连结。
6.如权利要求2的静电夹盘，其特征在于，底板包括第一电绝缘层和形成其上的第三导电层，其中第一电绝缘层存在于底板和第三导电层之间，并且其中第三导电层进一步包括多个彼此电隔离的部分，其中第三导电层的多个部分电连接于第二导电支的各多个部分。
7.如权利要求6的静电夹盘，其特征在于，第三导电层大致上沿着底板的侧壁和顶面，并且其中多个电极在底板的侧壁处电连接于第三导电层的各多个部分。
8.如权利要求6的静电夹盘，其特征在于，底板包括非晶硅、铝或铜。
9.如权利要求6的静电夹盘，其特征在于，第三导电层包括硅化钨、钨或钛中之一或多项。
10.如权利要求6的静电夹盘，其特征在于，第一电绝缘层包括二氧化硅。
11.如权利要求2的静电夹盘，其特征在于，底板大致上是导电的并且包括多个彼此电隔离的区段，其中第二导电层的多个部分电连接于底板的各多个区段，并且其中多个电极电连接于底板的各多个区段。
12.如权利要求11的静电夹盘，其特征在于，底板包括铝、铜、金属合金或非晶硅。
13.如权利要求2的静电夹盘，其特征在于，第二导电层包括硅化钨、钨或钛中之一或多项。
14.如权利要求1的静电夹盘，其特征在于，第一导电层进一步包括多个侧壁交互连结，其大致上形成于半导体平台的侧壁上，其中多个电极电连接于各多个侧壁交互连结。
15.如权利要求14的静电夹盘，其特征在于，多个电极包括各多个受到弹簧力的侧壁接触电极，其中多个受到弹簧力的侧壁接触电极是可操作的的以电接触各多个侧壁交互连结。
16.如权利要求1的静电夹盘，其特征在于，底板进一步包括一或多个流体管道，其中冷却液体是可操作的以流动经过液体管道，当中实质冷却了底板。
17.如权利要求1的静电夹盘，其特征在于，底板是真空铜焊于夹持板上。
18.如权利要求1的静电夹盘，其特征在于，第一导电层包括硅化钨、钨或钛中之一或多项。
19.如权利要求1的静电夹盘，其特征在于，底板包括导电材料，并且其中夹持板是电绝缘于底板。
20.如权利要求19的静电夹盘，其特征在于，底板包括铝、铜、金属合金或非晶硅。
21.如权利要求19的静电夹盘，其特征在于，其进一步包括中间板，其中该中间板将夹持板电绝缘于底板。
22.如权利要求21的静电夹盘，其特征在于，中间板包括氮化铝绝缘体晶片，而其顶面和底面上加以金属化。
23.如权利要求21的静电夹盘，其特征在于，夹持板是真空铜焊于中间板，而中间板是真空铜焊于底板。
24.如权利要求1的静电夹盘，其特征在于，半导体平台包括硅。
25.如权利要求1的静电夹盘，其特征在于，多个突起大致上包括二氧化硅。
26.如权利要求1的静电夹盘，其特征在于，第一导电层的多个部分大致上彼此通过二氧化硅而电隔离。
27.如权利要求1的静电夹盘，其特征在于，第一导电层的多个部分大致上彼此通过电绝缘插入物而电隔离。
28.如权利要求1的静电夹盘，其特征在于，多个突起的每个皆包括形成其上的保护层。
29.如权利要求28的静电夹盘，其特征在于，保护层包括氮化硅。
30.如权利要求1的静电夹盘，其特征在于，多个突起包括微机电结构的阵列。
31.如权利要求30的静电夹盘，其特征在于，多个微机电结构的每个的表面粗糙度为大约0.1微米或更小。
32.如权利要求1的静电夹盘，其特征在于，其进一步包括电压控制系统，其是可操作的以控制来自电压源到多个电极的电压，其中电压是可操作的以在夹持板和基板之间感应出静电力，其中选择则性地把基板夹持于夹持板上。
33.如权利要求1的静电夹盘，其特征在于，其进一步包括压力控制系统，其是可操作的以将存在于多个间隙里的冷却气体的背面压力控制在第一压力和第二压力之间，其中冷却气体的传热系数主要是背面压力的函数。
34.如权利要求33的静电夹盘，其特征在于，第一距离小于或约等于冷却气体的平均自由路径。
35.如权利要求33的静电夹盘，其特征在于，选择第一压力和第二压力，以使基板和夹持板之间通过冷却气体的热传导处于自由分子机制下，其中冷却气体的传热系数主要是背面压力的函数并且实质上与第一距离无关。
36.如权利要求33的静电夹盘，其特征在于，夹持板进一步包括与其顶面相关的一个或多个气体分布沟槽，该一个或多个气体分布沟槽延伸第三距离至夹持板中，其中第三距离实质上大于第一距离，并且其中一个或多个气体分布沟槽的每个皆与多个间隙中的一个或多个相交，使得在粘滞机制下的冷却气体流动是可操作成由此而发生，由此允许快速启动基板的冷却。
37.如权利要求36的静电夹盘，其特征在于，其进一步包括气体管道，其流体地耦合于压力控制系统和一个或多个气体分布沟槽中至少一个之间，其中气体管道是可操作的以允许多个间隙里的冷却气体的背面压力范围响应于压力控制系统。
38.如权利要求33的静电夹盘，其特征在于，多个突起中的一个包括具有直径的环，其中该环的直径稍微小于基板的直径，并且其中该环大致上与基板同心，并且构造成大致上提供夹持板和基板之间的密封，在其中界定出夹持板的内部区域，其中停留于夹持板内部区域的冷却气体大致上与外面环境隔离。
39.如权利要求1的静电夹盘，其特征在于，突起接触面积对基板表面积的比例是约0.1或更大。
40.如权利要求1的静电夹盘，其特征在于，底板热耦合于夹持板。
41.如权利要求1的静电夹盘，其特征在于，第一距离是大约1微米。
42.一种夹持基板和控制相关热转移的方法，此方法包括：
将基板置于一表面上，该表面具有从其延伸的多个突起，多个突起之间界定出多个间隙，以及界定出基板和该表面之间的第一距离，其中第一距离与间隙里的冷却气体的平均自由路径相关；
施加电压于该表面的至少二个区域之间，其中静电力大致上把基板吸引至该表面；以及
控制间隙里的冷却气体的压力，其中间隙里的冷却气体的传热系数主要是压力的函数，并且实质上与间隙距离无关。
43.如权利要求42的方法，其特征在于，控制压力包括：
使间隙里的冷却气体达到第一压力，以达到第一传热系数；以及
使间隙里的冷却气体达到大于第一压力的第二压力，以达到大于第一传热系数的第二传热系数。
44.如权利要求43的方法，其特征在于，第一压力是大约0Torr，并且第一传热系数是大约0，并且其中第二压力是在约100Torr至约250Torr之间。
45.如权利要求42的方法，其特征在于，其上停留基板的表面进一步包括一个或多个气体分布沟槽，一个或多个气体分布沟槽的每个皆与多个间隙中的一个或多个相交，一个或多个气体分布沟槽实质上大于间隙，使得经过其中的冷却气体流动发生在粘滞机制下，由此允许快速启动基板的冷却。
46.如权利要求45的方法，其特征在于，控制间隙里的压力包括：
经由一个或多个气体分布沟槽而使冷却气体流动经过间隙。
47.如权利要求42的方法，其特征在于，电压小于300伏特。
CNB2004800297991A 2003-08-18 2004-08-18 基于微机电结构的多级静电夹盘 Expired - Fee Related CN100437964C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/642,939 2003-08-18
US10/642,939 US7072165B2 (en) 2003-08-18 2003-08-18 MEMS based multi-polar electrostatic chuck

Publications (2)

Publication Number Publication Date
CN1868051A true CN1868051A (zh) 2006-11-22
CN100437964C CN100437964C (zh) 2008-11-26

Family

ID=34193758

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800297991A Expired - Fee Related CN100437964C (zh) 2003-08-18 2004-08-18 基于微机电结构的多级静电夹盘

Country Status (8)

Country Link
US (1) US7072165B2 (zh)
EP (1) EP1656697B1 (zh)
JP (1) JP4692847B2 (zh)
KR (1) KR20060069459A (zh)
CN (1) CN100437964C (zh)
DE (1) DE602004016861D1 (zh)
TW (1) TWI357124B (zh)
WO (1) WO2005020316A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782827A (zh) * 2009-12-30 2012-11-14 速力斯公司 用于薄晶片的可移动静电载具
CN104752118A (zh) * 2013-12-25 2015-07-01 中微半导体设备(上海)有限公司 等离子体处理腔室及其静电夹盘的制造方法
CN104752119A (zh) * 2013-12-25 2015-07-01 中微半导体设备(上海)有限公司 等离子体处理腔室及其静电夹盘的制造方法
CN105629681A (zh) * 2016-04-07 2016-06-01 京东方科技集团股份有限公司 一种承载基台、曝光装置及曝光方法
CN105742148A (zh) * 2014-12-25 2016-07-06 东京毅力科创株式会社 蚀刻处理方法和蚀刻处理装置
CN106796909A (zh) * 2014-06-17 2017-05-31 瑞士艾发科技 具有射频分路的静电卡盘
CN107258012A (zh) * 2015-03-20 2017-10-17 应用材料公司 以高温聚合物接合剂接合至金属基底的陶瓷静电夹盘
CN107265400A (zh) * 2012-05-25 2017-10-20 苹果公司 具有硅电极的微型器件转移头部

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10216786C5 (de) * 2002-04-15 2009-10-15 Ers Electronic Gmbh Verfahren und Vorrichtung zur Konditionierung von Halbleiterwafern und/oder Hybriden
US7019820B2 (en) * 2003-12-16 2006-03-28 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US7088431B2 (en) * 2003-12-17 2006-08-08 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
TWI287700B (en) * 2004-03-31 2007-10-01 Delta Electronics Inc Heat dissipation module
DE102005056364B3 (de) * 2005-11-25 2007-08-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bipolarer Trägerwafer und mobile, bipolare, elektrostatische Waferanordnung
US8226769B2 (en) * 2006-04-27 2012-07-24 Applied Materials, Inc. Substrate support with electrostatic chuck having dual temperature zones
JP5069452B2 (ja) * 2006-04-27 2012-11-07 アプライド マテリアルズ インコーポレイテッド 二重温度帯を有する静電チャックをもつ基板支持体
US20080121821A1 (en) * 2006-11-27 2008-05-29 Varian Semiconductor Equipment Associates Inc. Techniques for low-temperature ion implantation
KR20090107514A (ko) * 2006-12-26 2009-10-13 후지필름 디마틱스, 인크. 전도성 요소를 구비한 인쇄 시스템
JP4974873B2 (ja) * 2007-12-26 2012-07-11 新光電気工業株式会社 静電チャック及び基板温調固定装置
JP4929150B2 (ja) * 2007-12-27 2012-05-09 新光電気工業株式会社 静電チャック及び基板温調固定装置
US20090314211A1 (en) * 2008-06-24 2009-12-24 Applied Materials, Inc. Big foot lift pin
EP2317546A1 (en) * 2009-10-30 2011-05-04 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Method of making a support structure
US20110226419A1 (en) * 2010-03-18 2011-09-22 Yong Hyun Lee Process Chamber, Semiconductor Manufacturing Apparatus and Substrate Processing Method Having the Same
FR2974251B1 (fr) * 2011-04-18 2013-11-01 Ecole Polytech Dispositif pour la gestion thermique d'un élément optique et procédé de gestion thermique associe.
WO2013113569A1 (en) 2012-02-03 2013-08-08 Asml Netherlands B.V. Substrate holder and method of manufacturing a substrate holder
US9916998B2 (en) * 2012-12-04 2018-03-13 Applied Materials, Inc. Substrate support assembly having a plasma resistant protective layer
US9685356B2 (en) * 2012-12-11 2017-06-20 Applied Materials, Inc. Substrate support assembly having metal bonded protective layer
EP3049869B1 (en) 2013-09-27 2017-11-08 ASML Netherlands B.V. Support table for a lithographic apparatus, lithographic apparatus and device manufacturing method
US9673025B2 (en) * 2015-07-27 2017-06-06 Lam Research Corporation Electrostatic chuck including embedded faraday cage for RF delivery and associated methods for operation, monitoring, and control
US10020218B2 (en) 2015-11-17 2018-07-10 Applied Materials, Inc. Substrate support assembly with deposited surface features
TWI734739B (zh) * 2016-02-10 2021-08-01 美商恩特葛瑞斯股份有限公司 具有改善粒子效能的晶圓接觸表面突出輪廓
US11532497B2 (en) * 2016-06-07 2022-12-20 Applied Materials, Inc. High power electrostatic chuck design with radio frequency coupling
US20180025931A1 (en) * 2016-07-22 2018-01-25 Applied Materials, Inc. Processed wafer as top plate of a workpiece carrier in semiconductor and mechanical processing
US10460969B2 (en) * 2016-08-22 2019-10-29 Applied Materials, Inc. Bipolar electrostatic chuck and method for using the same
US10892179B2 (en) * 2016-11-08 2021-01-12 Lam Research Corporation Electrostatic chuck including clamp electrode assembly forming portion of Faraday cage for RF delivery and associated methods
US10535505B2 (en) * 2016-11-11 2020-01-14 Lam Research Corporation Plasma light up suppression
US11114326B2 (en) 2017-09-08 2021-09-07 Applied Materials, Inc. Substrate chucking and dechucking methods
US20190080949A1 (en) * 2017-09-08 2019-03-14 Applied Materials, Inc. Soft chucking and dechucking for electrostatic chucking substrate supports

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3566959A (en) * 1969-07-17 1971-03-02 Controlled Power Corp Heat sink
US4788627A (en) * 1986-06-06 1988-11-29 Tektronix, Inc. Heat sink device using composite metal alloy
JP2678381B2 (ja) 1987-05-06 1997-11-17 ユニサーチ・リミテッド 交流電界励振を利用した静電チャック
JP2779950B2 (ja) 1989-04-25 1998-07-23 東陶機器株式会社 静電チャックの電圧印加方法および電圧印加装置
US5452177A (en) 1990-06-08 1995-09-19 Varian Associates, Inc. Electrostatic wafer clamp
US5155652A (en) * 1991-05-02 1992-10-13 International Business Machines Corporation Temperature cycling ceramic electrostatic chuck
US5325261A (en) 1991-05-17 1994-06-28 Unisearch Limited Electrostatic chuck with improved release
US5444597A (en) 1993-01-15 1995-08-22 Blake; Julian G. Wafer release method and apparatus
US5583736A (en) * 1994-11-17 1996-12-10 The United States Of America As Represented By The Department Of Energy Micromachined silicon electrostatic chuck
US5792562A (en) 1995-01-12 1998-08-11 Applied Materials, Inc. Electrostatic chuck with polymeric impregnation and method of making
US5671116A (en) * 1995-03-10 1997-09-23 Lam Research Corporation Multilayered electrostatic chuck and method of manufacture thereof
JPH09172055A (ja) * 1995-12-19 1997-06-30 Fujitsu Ltd 静電チャック及びウエハの吸着方法
US5838529A (en) 1995-12-22 1998-11-17 Lam Research Corporation Low voltage electrostatic clamp for substrates such as dielectric substrates
US5810933A (en) * 1996-02-16 1998-09-22 Novellus Systems, Inc. Wafer cooling device
US6108189A (en) * 1996-04-26 2000-08-22 Applied Materials, Inc. Electrostatic chuck having improved gas conduits
US5958813A (en) 1996-11-26 1999-09-28 Kyocera Corporation Semi-insulating aluminum nitride sintered body
US6117246A (en) 1997-01-31 2000-09-12 Applied Materials, Inc. Conductive polymer pad for supporting a workpiece upon a workpiece support surface of an electrostatic chuck
JPH10284583A (ja) 1997-04-04 1998-10-23 Mitsubishi Electric Corp 静電チャック除電方法及び半導体製造装置
US6077357A (en) * 1997-05-29 2000-06-20 Applied Materials, Inc. Orientless wafer processing on an electrostatic chuck
US5841624A (en) * 1997-06-09 1998-11-24 Applied Materials, Inc. Cover layer for a substrate support chuck and method of fabricating same
US6138745A (en) 1997-09-26 2000-10-31 Cvc Products, Inc. Two-stage sealing system for thermally conductive chuck
US6149774A (en) 1998-06-10 2000-11-21 Delsys Pharmaceutical Corporation AC waveforms biasing for bead manipulating chucks
JP3323135B2 (ja) 1998-08-31 2002-09-09 京セラ株式会社 静電チャック
US6236555B1 (en) 1999-04-19 2001-05-22 Applied Materials, Inc. Method for rapidly dechucking a semiconductor wafer from an electrostatic chuck utilizing a hysteretic discharge cycle
US6320736B1 (en) * 1999-05-17 2001-11-20 Applied Materials, Inc. Chuck having pressurized zones of heat transfer gas
JP3805134B2 (ja) * 1999-05-25 2006-08-02 東陶機器株式会社 絶縁性基板吸着用静電チャック
JP5165817B2 (ja) * 2000-03-31 2013-03-21 ラム リサーチ コーポレーション 静電チャック及びその製造方法
JP4502462B2 (ja) * 2000-05-31 2010-07-14 京セラ株式会社 ウエハ支持部材及びその製造方法
JP2002009139A (ja) * 2000-06-20 2002-01-11 Nikon Corp 静電チャック
US6673636B2 (en) * 2001-05-18 2004-01-06 Applied Materails Inc. Method of real-time plasma charging voltage measurement on powered electrode with electrostatic chuck in plasma process chambers

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782827A (zh) * 2009-12-30 2012-11-14 速力斯公司 用于薄晶片的可移动静电载具
CN107265400A (zh) * 2012-05-25 2017-10-20 苹果公司 具有硅电极的微型器件转移头部
CN107265400B (zh) * 2012-05-25 2019-10-08 苹果公司 具有硅电极的微型器件转移头部
CN104752118A (zh) * 2013-12-25 2015-07-01 中微半导体设备(上海)有限公司 等离子体处理腔室及其静电夹盘的制造方法
CN104752119A (zh) * 2013-12-25 2015-07-01 中微半导体设备(上海)有限公司 等离子体处理腔室及其静电夹盘的制造方法
CN106796909A (zh) * 2014-06-17 2017-05-31 瑞士艾发科技 具有射频分路的静电卡盘
CN105742148A (zh) * 2014-12-25 2016-07-06 东京毅力科创株式会社 蚀刻处理方法和蚀刻处理装置
CN107258012A (zh) * 2015-03-20 2017-10-17 应用材料公司 以高温聚合物接合剂接合至金属基底的陶瓷静电夹盘
CN107258012B (zh) * 2015-03-20 2021-04-16 应用材料公司 以高温聚合物接合剂接合至金属基底的陶瓷静电夹盘
CN105629681A (zh) * 2016-04-07 2016-06-01 京东方科技集团股份有限公司 一种承载基台、曝光装置及曝光方法

Also Published As

Publication number Publication date
KR20060069459A (ko) 2006-06-21
JP4692847B2 (ja) 2011-06-01
JP2007503123A (ja) 2007-02-15
EP1656697A1 (en) 2006-05-17
EP1656697B1 (en) 2008-10-01
WO2005020316A1 (en) 2005-03-03
DE602004016861D1 (de) 2008-11-13
US20050041364A1 (en) 2005-02-24
TWI357124B (en) 2012-01-21
CN100437964C (zh) 2008-11-26
TW200509291A (en) 2005-03-01
US7072165B2 (en) 2006-07-04

Similar Documents

Publication Publication Date Title
CN1868051A (zh) 基于微机电结构的多级静电夹盘
CN1894788A (zh) 制作mems静电夹具的方法
CN1868050A (zh) 基于微机电结构的接触传导的静电夹盘
KR101381313B1 (ko) 2차 프로세스 단계를 사용하는 급속 전도 냉각
CN100375261C (zh) 等离子体处理装置、聚焦环和基座
JP2019047132A (ja) 局部的に加熱されるマルチゾーン式の基板支持体
CN1294617C (zh) 包括热分布板和边缘支撑的组合装置
CN1849697A (zh) 具有动态温度控制的基片支架
CN101040059A (zh) 用于改善半导体加工均匀性的传热系统
CN1653591A (zh) 在包含基座的处理室中加热半导体基板的工艺和系统
CN1781181A (zh) 具有温度受控的表面的基片支架
EP0900475A1 (en) Electrostatic chuck
WO2003001658A1 (en) Controlled resistivity boron nitride electrostatic chuck apparatus for retaining a semiconductor wafer and method of fabricating the same
KR100512745B1 (ko) 정전기 척
CN1475026A (zh) 电阻加热一热处理系统用的装置和方法
CN111095522A (zh) 用于无损衬底处理的静电吸盘
US11830706B2 (en) Heated pedestal design for improved heat transfer and temperature uniformity
CN101303997B (zh) 等离子体处理装置、聚焦环和基座
WO2021201989A1 (en) High temperature micro-zone electrostatic chuck
WO2019186411A1 (en) Electrostatic chuck and substrate processing apparatus
US20230011261A1 (en) Multi-zone heater with minimum rf loss
KR100729996B1 (ko) 기판의 아웃개싱 방지장치
TW202006873A (zh) 半導體晶圓處理中最小化晶圓背側損傷的方法
WO2024030386A1 (en) Conductive backside layer for bow mitigation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081126

Termination date: 20130818