JPH0691068B2 - 薄膜形成方法 - Google Patents

薄膜形成方法

Info

Publication number
JPH0691068B2
JPH0691068B2 JP60068479A JP6847985A JPH0691068B2 JP H0691068 B2 JPH0691068 B2 JP H0691068B2 JP 60068479 A JP60068479 A JP 60068479A JP 6847985 A JP6847985 A JP 6847985A JP H0691068 B2 JPH0691068 B2 JP H0691068B2
Authority
JP
Japan
Prior art keywords
thin film
photoresist
substrate
reaction
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60068479A
Other languages
English (en)
Other versions
JPS61228633A (ja
Inventor
康弘 望月
直弘 門馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60068479A priority Critical patent/JPH0691068B2/ja
Publication of JPS61228633A publication Critical patent/JPS61228633A/ja
Publication of JPH0691068B2 publication Critical patent/JPH0691068B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体基板など物体の表面に光化学反応によ
つて薄膜を形成する方法に係り、特に物体表面の選択さ
れた領域にだけ薄膜を形成する方法に関する。
〔発明の背景〕
半導体装置などでは、各種の薄膜形成技術を必要とする
が、この薄膜形成技術の中で特に重要な技法の一つに、
薄膜を形成すべき基板などの表面で、必要な領域にだけ
確実に、必要とする物質の薄膜を形成する技法がある。
従来から、このような選択的な薄膜形成技法として知ら
れているものの一つに、いわゆる「リフトオフ法」があ
る。
このリフトオフ法は、(a)基板の表面の薄膜を必要と
しない領域に予めホトレジストのパターンを形成し、
(b)その全面に薄膜を堆積させ、(c)その後、ホト
レジスト及びその上の薄膜を一緒に除去する方法であ
る。なお、このような技術については、例えば特開昭57
−2545号公報,特開昭59−25225号公報などに開示があ
る。
しかしながら、この従来の方法では、ホトレジストのパ
ターン端部での薄膜の必要領域と不要領域の“切れ”を
良くするためには、ホトレジストの膜厚やパターン端部
のテーパ角度などの形成条件,薄膜の堆積条件に種々の
制約があり、そのために、パターン精度や薄膜のパター
ン端部の充填の形状に問題が多く、特に基板表面の微細
な凹部パターン内への薄膜の充填には多大の困難がある
という欠点がある。
〔発明の目的〕
本発明の目的は、上記した従来技術の欠点を除き、物体
表面の凹部への薄膜物質の充填性が充分に得られ、微細
な薄膜パターンを常に確実に得ることができる選択的な
薄膜形成方法を提供するにある。
〔発明の概要〕
この目的を達成するため、本発明では、まず、光化学反
応を用いた低温の気相拡散による薄膜形成物質の堆積方
法における以下の特性に着目した。
(a) 堆積過程において、ホトレジストは光化学反応
により分解するため、その上は、基板の露出面上に比べ
て薄膜の堆積速度は著しく遅い。
(b) ホトレジストが完全に薄膜で被覆される前に光
化学反応によりホトレジスト表面層を分解させると、リ
フトオフによりその上の堆積した薄膜も同時に除去でき
る。
(c) 上記(a)及び(b)を繰返すことにより、基
板の露出部にのみ選択的に薄膜を堆積させることができ
る。
(d) 光化学反応による低圧の気相からの薄膜堆積は
段差被覆性(ステップカバレッジ)が優れ、微細な凹部
パターン内の側壁へも良好に選択堆積ができる。
ところで、光化学反応によるホトレジストの分解は次の
ように説明される(特公昭58−15939号公報参照)。
(i) 酸素ガスに真空紫外光(波長200nm以下)を照
射するとオゾンが発生する。
(ii) オゾンに紫外光(波長240〜270nm)を照射する
と、励起酸素原子を発生する。
(iii) 励起酸素原子及びオゾンは極めて強い酸化力
を有し、ホトレジスト等の有機物を分解する。その際の
分解生成物はガスとして飛散する。
又はO3 →CO2,H2O,NO2等 他方、同様の光化学反応による薄膜堆積は次のように説
明される。
(iv) 前記の酸素とシランからシリコン酸化膜が形成
される。
O+SiH4→SiO2+H2 (v) 原料ガス中に水銀蒸気を添加し、励起光源に水
銀ランプの共鳴線を用いた水銀増感法では、各種のガス
を反応させることが可能である。
そこで、本発明は上記各種の反応速度を制御することに
より、前記の選択的薄膜堆積が得られるようにした点を
特徴とする。
〔発明の実施例〕
以下本発明の実施例を、図面を用いて詳細に説明する。
第2図は本発明の実施に用いた光化学反応装置を示す。
装置は大別して、反応ガス供給系10、反応系20、および
排気系30の3つの系から成る。
反応ガス供給系10は、モノシラン(SiH4)、酸素
(O2)、テトラエトキシシラン((C2H5O)4Si)、ホス
フイン(PH3)などの原料ガスを、マスフローコントロ
ーラ11a〜11dを通して反応系20に供給する働きをする。
このとき、増感剤としての水銀蒸気は、恒温槽(図面で
は省略)を備えた水銀蒸発器12内に、反応ガス又はその
他のキヤリアガスを流すことにより、反応系20内に供給
される。
反応系20は、反応容器21,紫外線光源22,基板支持台23及
びその加熱源24から成る。反応容器21には真空紫外光の
透過率のよい合成石英製の光入射窓Aが付けてある。
反応容器21内にはアルミニウム製基板支持台23があり、
その上に被膜形成を必要とする基板、例えばホトレジス
トパターンを形成したシリコンウエハ25を載置し、この
ウエハ25にほぼ垂直に、紫外線光源22から紫外線励起光
を照射するよう構成されている。
なお、加熱源24としては抵抗加熱ヒーターまたは赤外線
ランプを用いることができる。
排気系30は、反応容器21内のガスの置換及び反応時の雰
囲気の圧力調整のためロータリーポンプ、ならびにブー
スターポンプの真空排気ポンプ31を有している。また、
ここには未反応ガスや反応生成物のトラップ32が、反応
容器21と真空排気ポンプ31の中間に付加されている。
実施例1 シリコン単結晶ウエハ基板の表面にホトレジストのパタ
ーンを形成した。ホトレジストには、合成ゴム系のネガ
タイプレジスト(東京応化製、OMR−83)を用い、厚さ
は800nmである。
これは、通常のホトレジスト工程と同様に、塗布→プリ
ベーク→露出→現像→リンス→ポストベークによつて形
成したものである。
この基板を、第2図の反応容器21内の基板支持台23に載
置し、160℃に加熱した。この場合、加熱温度が高すぎ
ると、ホトレジストが軟化変形してパターン精度が悪く
なるため、温度設定はオーバーシユートしないように制
御することが必要である。
次に、反応容器21内に反応ガスを供給し、光化学反応を
励起させて前記基板の表面に薄膜を形成した。
このための反応ガスとして、モノシラン(濃度20%、ペ
ースガス窒素)250ml/min(モノシランとしては50ml/mi
n)、酸素600ml/minを流入させた。なお、モノシラン
は、35℃に保持された水銀蒸発器12を経由させ、水銀蒸
気のキヤリアとした。
このときの反応容器21内の圧力は、15〜20Torrである。
紫外線光源22としては合成石英管製の低圧水銀ランプを
用い、波長254nm(基板表面における強度が40mW/cm2
上)及び波長185nm(強度は波長254nmの強度の約15%)
の紫外線を照射した。
この反応では、モノシランと酸素の供給量の比の制御が
重要である。基板の露出部とホトレジスト上への薄膜堆
積速度の比を大きくするためには、ホトレジストの光分
解を活発にすることが必要であり、酸素の分圧が大きい
ことが望ましい。実験によれば、酸素ガスの分圧を増し
ていくと、基板露出部上とホトレジスト上への薄膜堆積
速度の比は大きくなり、酸素ガスの供給量をモノシラン
の供給量の8倍以上とすると堆積速度比は約40となる。
こうして8分間反応させると、基板露出部上に膜厚120n
m、ホトレジスト上に平均3nmの薄膜が堆積した。ただ
し、走査型電子顕微鏡で観察するとホトレジスト上の薄
膜は島状に堆積しており、均一な薄膜ではない。
次に反応容器21内に、酸素を4/min供給して0.2気圧
(150Torr)とした。このときも上記と同様の紫外線を
照射している。2分間でホトレジストの表面層が80〜11
0nm分解除去され、その上の堆積物もリフトオフ除去さ
れる。このとき、反応容器内の圧力を高めるとホトレジ
ストの分解速度は向上するが、ホトレジスト上から剥離
した堆積膜片が基板上に付着しやすいため、酸素の供給
量が多く、かつ減圧下が望ましい。
反応容器21内のガスを薄膜堆積用とリフトオフ用とに交
互に入れ替えることにより、基板の露出部にのみ選択的
に薄膜堆積できる。
所望の厚みの薄膜を選択堆積後、残存しているホトレジ
ストを光分解除去する。
以上のようにして、基板上の、選択された所定のパター
ン領域にのみシリコン酸化膜を形成することができる。
実施例2 シリコン集積回路素子の素子分離(アイソレーシヨン)
技術に、本発明を適用した実施例を、第1図を用いて説
明する。
第1図(a)は、シリコン単結晶ウエハ(基板)51の表
面に、熱酸化により、膜厚100nmのシリコン酸化膜52を
形成した基板を示す。
第1図(b)は、上記基板上にホトレジスト53のパター
ンを形成した状態を示す。ホトレジスト53は実施例1と
同様であり、パターンは、アイソレーシヨン領域が開口
したものである。
第1図(c)は、ホトレジスト53をマスクとして、フレ
オン14(CF4)及び酸素の混合ガスを用いたプラズマエ
ツチングにより、シリコン酸化膜52をエツチングし、引
続いて、シリコン単結晶ウエハ51の表面に、深さ900nm
の凹部54を形成した状態を示す。
第1図(d)は、光化学反応により、上記シリコン単結
晶ウエハ51の凹部54に、選択的に、アイソレーシヨン層
として機能するシリコン酸化膜55を堆積させ、充填した
状態を示す。
この場合の原料ガスとしては、テトラエトキシシラン
((C2H5O)4Si)を用い、水銀増感法によつてシリコン
酸化膜55を形成した。
この実施例では、基板温度を160℃とし、テトラエトキ
シシラン及び水銀のキヤリアガスとして酸素ガス40ml/m
inを供給した。この時の反応圧力は10〜15Torrである。
こうして、16分間の薄膜堆積と、実施例1と同様な2分
間のリフトオフを5回繰返すことにより、ホトレジスト
のないシリコン単結晶ウエハ51の凹部54に、厚み1000nm
のシリコン酸化膜55を充填することができた。このと
き、ホトレジスト53は約500nmの厚さを有していたが、
それが除去されていた。
なお、テトラエトキシシランを主原料とした、光化学反
応によるシリコン酸化膜の堆積のメカニズムは不明であ
るが、本発明者らの実験の結果、堆積を生じさせるため
には、 (1) 原料ガスに酸素ガスを供給すること、 (2) 反応ガス中に、増感剤として水銀蒸気を供給す
ること、 (3) 励起光としては、低圧水銀灯の波長253.7nmの
紫外線のみならず、184.9nmの紫外線をも照射するこ
と、 の3条件が必要であり、どれか1つでも欠けるとシリコ
ン酸化膜は堆積しないことが判つた。
他のアルコシシラン、例えばエチルトリエトキシシラン
〔(C2H5O)3Si(C2H5)〕、ビニルトリエトキシシラン
〔(C2H5O)3SiCH=CH2〕、フエニルトリエトキシシラ
ン〔(C2H5O)3Si(C6H5)〕、ジメチルジエトキシシラ
ン〔(C2H5O)2Si(CH3〕を用いても同様にシリコ
ン酸化膜の選択膜形成ができる。
ホトレジスト除去後、該シリコン単結晶ウエハ51を反応
容器21(第2図)から取出し、900℃で10分間熱処理し
た。これにより、堆積させたシリコン酸化膜55は緻密化
され、また、シリコン単結晶ウエハ51の表面に予め形成
しておいた熱酸化膜52と融合し、表面が平坦化された
(第1図(e))。
実施例3 シリコン集積回路の多層配線構造用層間絶縁膜への、本
発明の応用例を第3図を用いて説明する。
第3図(a)は、シリコン半導体基板61にアルミニウム
・シリコン合金の配線パターン62(厚み800nm)のホト
エツチングで形成し、ホトレジスト63を除去する前の状
態を示す。
第3図(b)は、上記基板61を反応容器21内に設置し、
まず、テトラエトキシシランと酸素を用いた本発明の選
択薄膜形成法により、シリコン酸化膜64を、配線層62の
厚みとほぼ等しく堆積させた状態を示す。
反応条件は実施例2と同様で、18分間の薄膜堆積と2分
間のリフトオフを4回繰返した。
第3図(c)は上記基板61を400℃に昇温し、酸素気流
中で、残存していたホトレジストを分解除去するととも
に、堆積膜64を緻密化させた状態を示す。
この結果、配線層62とシリコン酸化膜64はほぼ同一の厚
みとなり、これれらの表面は平坦化された。
第3図(d)は、上記基板上の配線層62およびシリコン
酸化膜64の表面に、さらに、モノシラン、ホスフイン及
び酸素ガスを用いた通常の気相反応(CVD)により、濃
度4mole%のリンを含有したシリコン酸化膜65(リンガ
ラス膜、PSG膜)を全面に厚さ650nm堆積させた状態を示
す。
第3図(e)は、上記基板上のシリコン酸化膜65に、従
来の工程と同様に、スルーホール66を形成し、第2層目
の配線層67のパターンを形成した状態を示す。
本実施例の方法によれば、層間絶縁膜を平坦に形成でき
るので、断差部での配線層の断線が防止でき、またホト
エツチングのパターン精度の向上を図ることができる。
このため微細化,高集積化に対する歩留り向上が期待で
きる。
また、この実施例では、第3図(b)〜(d)の工程
が、基板61を反応容器21から取出すことなしに、反応容
器内への導入ガスの選択,切換えのみによつては連続的
に行なえるという利点がある。
〔発明の変形例、応用例〕
本発明の実施例1および2では、シリコン酸化膜の選択
堆積を説明したが、原料ガスを変更することにより他の
材料、例えばアルミニウム、タンタル、インジウム、チ
タン等の酸化物の形成も可能である。
また、実施例3における多層配線用層間絶縁膜への応用
例では、配線層の凹部をシリコン酸化膜で充填後、PSG
膜をCVD法で全面に堆積させたが、シリコン窒化膜等の
他の材料を他の形成方法で堆積させることもできる。
〔発明の効果〕
以上説明したように、本発明によれば、微細なパターン
内でも充分な薄膜形成物質の充填が得られるから、従来
技術の欠点を除き、微細な薄膜パターンを常に確実に、
しかも容易に得ることができる薄膜形成方法を提供する
ことができる。
また、本発明によれば、同一反応容器内で処理の大部分
を行なうことができるから、薄膜形成を容易に行なうこ
とができる。
さらに、本発明によれば、シリコン半導体集積回路素子
の素子分離や多層配線用層間絶縁膜を平坦に形成するこ
とが可能となり、集積回路の微細化や高集積化に役立
つ。
【図面の簡単な説明】
第1図(a)〜(e)は本発明による薄膜形成方法の一
実施例を説明するための工程図、第2図は本発明の実施
に好適な光化学反応装置の一例を示す模式図、第3図
(a)〜(e)は本発明の他の一実施例を説明するため
の工程図である。 51,61……基板、53,63……ホトレジスト、55,56……堆
積された薄膜。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】物体の所定の表面領域に選択的に所定の物
    質の薄膜を形成する方法において、上記物体の上記所定
    の表面領域を除く表面領域にホトレジスト膜を選択的に
    付着させたあと、この物体を光化学反応容器内に設置
    し、その後、以下の(a)、(b)の2種の工程を順次
    所定回数繰返すことにより、上記物体の上記所定の表面
    領域にだけ所定の厚さの所定の物質の薄膜を形成させる
    ようにしたことを特徴とする薄膜形成方法。 (a)上記光化学反応容器内に光化学反応により薄膜形
    成物質の堆積を生じる反応ガスを導入し、励起光を照射
    する工程。 (b)上記光化学反応容器内に酸素を含むガスを導入
    し、紫外線を照射して上記ホトレジスト膜を分解させる
    工程。
JP60068479A 1985-04-02 1985-04-02 薄膜形成方法 Expired - Lifetime JPH0691068B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60068479A JPH0691068B2 (ja) 1985-04-02 1985-04-02 薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60068479A JPH0691068B2 (ja) 1985-04-02 1985-04-02 薄膜形成方法

Publications (2)

Publication Number Publication Date
JPS61228633A JPS61228633A (ja) 1986-10-11
JPH0691068B2 true JPH0691068B2 (ja) 1994-11-14

Family

ID=13374860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60068479A Expired - Lifetime JPH0691068B2 (ja) 1985-04-02 1985-04-02 薄膜形成方法

Country Status (1)

Country Link
JP (1) JPH0691068B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5427824A (en) * 1986-09-09 1995-06-27 Semiconductor Energy Laboratory Co., Ltd. CVD apparatus
KR910003742B1 (ko) * 1986-09-09 1991-06-10 세미콘덕터 에너지 라보라터리 캄파니 리미티드 Cvd장치
JPS63232332A (ja) * 1987-03-20 1988-09-28 Ushio Inc レジスト処理方法
JP2560064B2 (ja) * 1987-07-27 1996-12-04 日本電信電話株式会社 半導体膜の形成方法
JPH0616505B2 (ja) * 1987-08-18 1994-03-02 株式会社半導体エネルギ−研究所 絶縁膜形成方法
JPH077759B2 (ja) * 1987-08-20 1995-01-30 株式会社半導体エネルギ−研究所 絶縁膜形成方法
JPH0828362B2 (ja) * 1988-01-21 1996-03-21 松下電器産業株式会社 半導体装置の製造方法
JP2767572B2 (ja) * 1995-10-09 1998-06-18 株式会社半導体エネルギー研究所 絶縁膜形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551144A (en) * 1978-06-19 1980-01-07 Nec Corp Manufacture of multi-layer wiring type semiconductor
JPS56125856A (en) * 1980-03-07 1981-10-02 Fujitsu Ltd Manufacture of semiconductor device
JPS56125855A (en) * 1980-03-07 1981-10-02 Fujitsu Ltd Manufacture of semiconductor device
JPS59232424A (ja) * 1983-06-15 1984-12-27 Hitachi Ltd 半導体装置とその製造法
JPS6045429U (ja) * 1983-09-02 1985-03-30 株式会社日立製作所 薄膜形成装置

Also Published As

Publication number Publication date
JPS61228633A (ja) 1986-10-11

Similar Documents

Publication Publication Date Title
JP3048749B2 (ja) 薄膜形成方法
US4702936A (en) Gas-phase growth process
KR101794810B1 (ko) Bdeas로 증착된 실리콘 이산화물 층
US7897215B1 (en) Sequential UV induced chemical vapor deposition
US5084130A (en) Method for depositing material on depressions
EP0030798B1 (en) Low temperature process for depositing oxide layers by photochemical vapor deposition
EP0909989A1 (en) Photolithographic processing method and apparatus
KR101046506B1 (ko) 이머전 리소그라피에서 패턴 붕괴를 방지하기 위한 플라즈마 표면처리
JPH0831454B2 (ja) 半導体装置の製造方法
JPH05166731A (ja) プラズマプロセス装置
US4699801A (en) Semiconductor device
WO1999050899A1 (fr) Procede de formation de film
JPH0691068B2 (ja) 薄膜形成方法
JP2974376B2 (ja) 半導体装置の製造方法
JPH0156525B2 (ja)
JPH0233153A (ja) 半導体装置の製造方法
JPS5982732A (ja) 半導体装置の製造方法
US5462767A (en) CVD of conformal coatings over a depression using alkylmetal precursors
JPH0626180B2 (ja) 薄膜形成方法およびその装置
EP0171605B1 (en) Method of forming an insulating film on a semiconductor body
JPH1079382A (ja) Si−F結合を有するSiO2膜の成膜方法および半導体装置
KR900001237B1 (ko) 반도체장치의 제조방법
JPH0334851B2 (ja)
JP3522738B2 (ja) 化学気相成長による金属薄膜形成方法
JP2940162B2 (ja) 高融点金属の気相成長法及びそれを用いた金属配線の製造方法