JPS60249334A - 薄膜形成方法 - Google Patents

薄膜形成方法

Info

Publication number
JPS60249334A
JPS60249334A JP10471784A JP10471784A JPS60249334A JP S60249334 A JPS60249334 A JP S60249334A JP 10471784 A JP10471784 A JP 10471784A JP 10471784 A JP10471784 A JP 10471784A JP S60249334 A JPS60249334 A JP S60249334A
Authority
JP
Japan
Prior art keywords
film
substrate
thin film
photoresist
reaction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10471784A
Other languages
English (en)
Other versions
JPH0156525B2 (ja
Inventor
Yasuhiro Mochizuki
康弘 望月
Takaya Suzuki
誉也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10471784A priority Critical patent/JPS60249334A/ja
Publication of JPS60249334A publication Critical patent/JPS60249334A/ja
Publication of JPH0156525B2 publication Critical patent/JPH0156525B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は薄膜の形成方法に係り、特に半導体基板表面の
選択された領域にのみ、絶縁膜などの薄膜を形成する方
法や、凹凸のちる基体表面上に平坦な薄膜を形成する方
法に関する。
〔従来技術〕 薄膜の形成において、基体表面上の所定のパターンの領
域にのみ、薄膜を形成することが望まれることが、従来
からしばしばある。このような方法の1つとして、第1
図に示す「す7トオフ法」が知られている。
リフトオフ法は、基体1の表面の、薄膜形成を必要とし
ない領域に、予めホトレジスト2のパターンを形成して
から〔第1図(a)〕、その全面に薄膜3を堆積させ〔
第1図(b)〕、その徒ホトレジスト2及びその上の薄
膜3を一緒に除去する〔第1図(C)〕方法である(例
えば、特開昭57−2545号公報参照)。
この方法では、ホトレジストのパターン端部での薄膜の
必要領域と不要領域の6切れ″を良くするため、ホトレ
ジストの膜厚やパターン端部のテーパ角度など9形成や
件、薄膜の堆積条件<m々の制約がある。
そのために、パターン精度や薄膜のパターン端部のテー
バ形状に問題があシ、特に、基体表面の微細な凹部パタ
ーン内への薄膜の選択的堆積は困難であるという欠点が
あった。
〔発明の目的〕
本発明の目的は、基体の表面上に良好なパターンの選択
的薄膜形成法を提供するにある。特にリフトオフ法を改
良し、基体表面の凹部への充填のよい薄膜形成方法を提
供するにある。
〔発明の概要〕
本発明は、光化学反応を用いたホトレジストの分解によ
ってホトレジスト上への薄膜堆積を防止し、一方では、
基体の露出された領域のみに、同じく光化学反応を用い
た気相反応により薄膜を堆積させるようにしたものであ
る。
光化学反応によるホトレジストの分解は次のように説明
される(特公昭5B−15959号公報参照)。
(a)!素ガスに波長200 nm以下の真空紫外光を
照射するとオゾンが発生する。
(b)オゾンに波長240〜270 nmの紫外光を照
射すると、励起酸素原子を発生する。
03−−−ラO,+ o” 1c)オゾン及び励起酸素原子は極めて強い酸化力を有
し、ホトレジスト等の有機物を分解する。
その際のう解生成物紘ガスとして飛散する。
Os又tio畳+CwIbcOyNz −一−→CO,Co*、H,O,No、NO,、N、0
他方、同様の光化学反応による薄膜形成は次のように説
明される。
(d)前記の酸素とシランからシリコン酸化膜が形成さ
れる。
0 + S 1Hn−m−→S i (h + Hz(
、)原料ガス中に水銀蒸気を添加し、紫外光源に水銀ラ
ンプの共鳴線を用いた水銀増感法では、各種のガスを反
応させることが可能である。
Hg−一ラHgチ 本発明は上記の各種の反応速度を適切に制御することに
よシ、 (1)ホトレジストは光化学反応により分解し、その結
果、その上罠は薄膜形成が起こるのを阻止しながら、 (2)一方では、基体の露出部のみに、同じく光化学反
応によシ薄膜を堆積させる、 ようにしたものである。
〔発明の実施例〕
以下本発明の実施例を、図面を角いて詳細に説明する。
第2図は本発明の実施に用いた光化学反応装置を示す。
装置は大別して、反応ガス供給系1o、反応系20、お
よび排気系30の3つの系から成る。
反応ガス供給系10では、モノシラン(S i H4)
、酸素(02)、テトラエトキシシラ7 ((C2H5
O)4 Si )、ホ7段々イン(PHs)などの原料
ガスが、マスフローコントローラ11a〜11dを通し
て反応糸2゜に供給される。
また、増感剤としての水銀蒸気は、恒温ia(図面では
省略)内の水銀蒸発器12に、反応ガス又はその他のキ
ャリアガスを流すことにより、反応糸20内に供給され
る。
反応系20は、反応容器21、紫外線光源22、基板支
持台23及びその加熱源24から成る。反応容器21に
は真空紫外光の透過率のよい合成石英製の光入射窓(図
示は省略)が付けである。
反応容器21内のアルミニウム製基板支持台23の平面
上に被膜形成基板、例えばホトレジストパターンを形成
したシリコンウェハ25を載置し、ウェハ25にほぼ垂
直に、紫外線光源22から紫外線励起光を照射するよう
構成されている。
なお、加熱源24としては抵抗加熱ヒーターまたは赤外
線ランプを用いることができる。
排気系30は、反応容器21内のガスの置換及び反応時
の雰囲気の圧力調整のためロータリーポンプ、ならびに
ブースターポンプの真空排気ポンプ31を有している。
また、ここには未反応ガスや反応生成物のトラップ32
が、反応容器21と真空排気ポンプ31の中間に付加さ
れている。
実施例1 シリコン単結晶ウェハ基板の表面にホトレジストのパタ
ーンを形成した。ホトレジストには、合成ゴム系のネガ
タイプレジスト(東京応化製、OMR−83)を用い、
厚さは6 Q Onmである。
これは、通常のホトレジスト工程と同様に、塗布→プリ
ベーク→露光→現象→リンス→ポストベークによって形
成したものである。
この基板を、第2図の反応容器21内の基板支持台23
に載置し、160℃に加熱した。この場合、加熱温度が
高すぎると、ホトレジストが軟化変形してパターン精度
が悪くなるため、温度設定はオーバーシュートしないよ
うに制御することが必要である。
次に1反応容器21内に反応ガスを供給し、光化学反応
を励起させて前記基板の表面傾薄膜を形成した。
このための反応ガスとして、モノシラン(濃度20%、
ペースガス窒素) 250 trt/ min (モノ
シランとしては50td/m1n)、酸素600 d 
/ m i nsおよび窒素2000d/minを流入
させた。なお、モノシラン及び窒素は、35℃に保持さ
れた水銀蒸発器を経由させ、水銀蒸気のキャリアとした
このときの反応容器21内の圧力は、0.2気圧(15
D Torr)である。紫外線光源22としては合成石
英管膜の低圧水銀ランプを用い、波長254 nm(基
板表面における強度が40 mW/crn2以上)及び
波長185nm(強度は波長254 nmの強度の約1
5%)の紫外線を照射した。
ここで重要な点線、反応ガスの濃度、特に、モノシラン
と酸素との供給量の比及び酸素の分圧である。
シリコン酸化膜の堆積速度は、モノシラン供給量を一定
とし、酸素供給量を増して行くと、モノシランと酸素と
の供給量の比が1:1に達するまでは急速に増加し、前
記比が1:2以上ではほぼ一定になる。
しかし、酸素の供給量が少ない時には、ホトレジスト上
にもシリコン酸化膜が堆積し、選択堆積とならず従来の
「リフトオフ」と同様になる。その理由は、オゾンおよ
び励起酸素原子の発生量が不足するからである。
酸素ガスの供給量を大きくすると、オゾン及び励起酸素
原子の量が十分に太きくなシ、ホトレジストの分解が急
速に進むようになるので、ホトレジスト上へのシリコン
酸化膜の堆積が防止できる。
本発明者らの実験によれば、シリコン酸化膜の選択堆積
を確実にするためには、酸素ガスの供給量をモノシラン
の供給量の8倍以上とすることが必要である。
なお、ホトレジストの分解によるシリコン酸化膜の選択
堆積に必要な、酸素とモノシランの供給量の比は、反応
ガスの圧力には依存していない。
しかし、反応ガスの圧力を余シに大きくすると、段差部
におけるシリコン酸化膜の充填が充分性なわれず、この
ためにパターン精度が悪くなる。
前記の条件では、シリコン酸化膜の堆積速度は50 n
m/m1nsホトレジストの分解速度は30〜40nm
/minであった。それ故に、12分間の反応で、シリ
コン単結晶ウェ八基板の表面に形成されたシリコン酸化
膜の膜厚は600 nm に達し、一方、ホトレジスト
の厚みは360〜480 nm減少し、120〜240
 nm となった。
また、同様の基板を用い、反応ガスとして、モノシラン
(濃度20%、ベースガス窒素) 2 s 。
m/min及びアンモニア1000 wd/ minを
、水銀蒸発器を通して供給し、シリコン窒化膜を形成し
た。
なお、この場合、ホトレジスト上への堆積を防止して選
択膜形成とするためには、ホトレジストの分解が必要で
あるので、反応ガス中に酸素600m1/m i nを
添加した。その結果、シリコン酸窒化膜(stoxNy
)が、基板表面にのみ選択的に堆積した。
以上のようにして得られた堆積膜の組成を、X線マイク
ロアナライザによ)半定量分析した結果、酸素と窒素の
含有量の比(0)/(、N)は約2.5であった。
前記の組成比は、原料ガスの供給量依存性よシも、反応
温度依存性が大きく、高温になる程窒素の含有量が大き
くなることが、実験的に確認された。
次に、反応容器21内の雰囲気を1気圧の酸素気流中と
し、基板温度を400℃として、残存していたすべての
ホトレジストを、100 nm/m1n以上の速度で分
解除去した。このような基板温度の昇温は、堆積したシ
リコン酸化膜の緻密化にも役立つものである。
以上のようにして、基板上の、選択された所定のパター
ン領域にのみシリコン酸化膜を形成することができる。
実施例2 シリコン集積回路素子の素子分離(アイソレージ、ン)
技術に、本発明を適用した実施例を、第3図を用いて説
明する。
第6図(a)は、シリコン単結晶ウェハ51の表面に、
熱酸化により、膜厚100 nmのシリコン酸化膜52
を形成した基板を示す。
第3図(blは、上記基板上にホトレジスト55のパタ
ーンを形成した状態を示す。ホトレジスト55は実施例
1と同様でおシ、パターンは、アイソレーション領域が
開口したものである。
第3図(e)は、ホトレジスト53をマスクとして、フ
レオン14(CF、)及び酸素の混合ガスを用いたプラ
ズマエツチングによシ、シリコン酸化膜52をエツチン
グし、引続いて、シリコン単結晶ウェハ51の表面に、
深さ900 nmの凹部54を形成した状態を示す。
第3図(d)ti、光化学反応によシ、上記シリコン単
結晶ウェハ51の凹部54に、選択的に、アイソレーシ
ョン層として機能するシリコン酸化膜55を堆積させ、
充填した状態を示す。
この場合の原料ガスとしては、テトラエトキシシラン(
(C*HsO’)nsi)を用い、水銀増感法によって
シリコン酸化MX55を形成した。
テトラエトキシシランを用いて形成されたシリコン酸化
膜は、実施例1において用いたモノシランによるものに
比べて、堆積膜の密度が小さく、緻密性が悪いが、その
反面、反応時の酸素ガス供給量への依存性が小さいとい
う利点がある。
このため、テトラエトキシシランによる場合の酸素ガス
供給量は、ホトレジストを分解させるための条件のみに
着目して選定できるという利点がある。堆積膜の緻@性
は、その後のアニール工程によって改善できる。
この実施例では、基板温度を160℃とし、テトラエト
キシシラン及び水銀のキャリアガスとして酸素ガス40
m1/minを供給した。この時の反応圧力は10〜1
5Torrである。
80分間の反応で、ホトレジストのないシリコン単結晶
ウェハ51の凹部54に、厚み11000nのシリコン
酸化膜55を充填することができた。
このとき、ホトレジスト53は約300 nm分解除去
されていた。
なお、テトラエトキシシランを主原料とした、光化学反
応によるシリコン酸化膜の堆積のメカニズムは不明であ
るが、本発明者らの実験の結果、堆積を生じさせるため
には、 (1)原料ガスに酸素ガスを供給すること、(2)反応
ガス中に、増感剤として木調蒸気を供給すること、 (5)励起光としては、低圧水銀灯の波長25五7nm
の紫外線のみならず、184.9nmの紫外線をも照射
すること、 の3条件が必要でsb、どれか1つでも欠けるとシリコ
ン酸化膜は堆積しないことが判った。
他のアルコジシラン、例えばエチルトリエトキシシラン
((C2HaO)s Si(C2Hg ) 〕、ビ=7
+、トリエトキシシラン[(C2H50)3 S i 
CH=CH2) 、フェニルトリエトキシシラン((C
z Hs O)a S i (CsHs))、ジメチル
ジェトキシシラン((C2H5O)2si(CHs)*
)を用いても同様にシリコン酸化膜の選択膜形成ができ
る。
第3図(、)は、同図(dlの状態で残在していたホト
レジスト53を全て分解除去し、更にアニールした状態
を示す。ホトレジストの分解は、1気圧の酸素気流雰囲
気中で行なった。
ホトレジスト除去後、該シリコン単結晶ウェハ51を反
応容器21(第2図)から取出し、900℃で10分間
熱処理した。これにより、堆積させたシリコン酸化膜5
5は緻密化され、また、シリコン単結晶ウェハ51の表
面に予め形成しておいた熱酸化膜52と融合し、表面が
平坦化された。
実施例6 シリコン集秩回路の多層配線構造用層間絶縁膜への、本
発明の応用例を第4図を用いて説明する。
第4図(、)は、シリコン半導体基板61にフルミニラ
ム−シリコン合金の配線パターン62(厚み80 、O
nm)をホトエツチングで形成し、ホトレジスト63を
除去する前の状態を示す。
第4図1b)は、上記基板61を反応容器21内に設置
し、まず、テトラエトキシ7ランと酸素を用いた本発明
の選択薄膜形成法によシ、シリコン酸化膜64を、配線
層62の厚みとほぼ醇しく、あるいはやや厚目に堆積さ
せた状態を示す。
反応条件は実施例2と同様で、反応時間は7゜分である
第4図(c)は上記基板61を400℃に昇温し、酸素
気流中で、残在しているホトレジストを分解除去すると
ともに、堆積膜64を緻密化させた状態を示す。
この熱処理の結果、配線層62とシリコン酸化膜64は
#1は同一の厚みとなり、これらの表面は平坦化された
第4図(d)は、上記基体上の配線層62およびシリコ
ン酸化膜640表面に、さらに、モノシラン、ホスフィ
ン及び酸素ガスを用いた通常の気相反応(CVD)によ
シ、濃度6rnole%のリンを含有したシリコン酸化
膜65(リンガラス膜、PSG膜)を全面に厚さ650
 nm堆積させた状態を示す。
第4図(e)は、上記基板上のシリコン酸化膜65に1
従来の工程と同様に、スルーホール66を形成し、第2
層目の配線層67のパターンを形成した状態を示す。
本実施例の方法によれば、層間絶縁膜を平坦に形成でき
るので、断差部での配線層の断線が防止でき、またホト
エツチングのパターン精度の向上を画ることかできる。
このため微細化、高集積化に対する歩留シ向上が期待で
きる。
また、この実施例では、第4図(b)〜(d)の工程が
、基板61を反応容器21から取出すことなしに、反応
容器内への導入ガスの選択、切換えのみによって連続的
に行なえるという利点がある。
〔発明の変形例、応用例〕
本発明の実施例1および2では、シリコン酸化膜の選択
堆積を説明したが、原料ガスを変更することによシ他の
材料、例えばアルミニウム、メンタル、インジウム、チ
タン等の酸化物 の形成も可能である。
また、実施例6における多層配線用層間絶縁膜への応用
例では、配線層の凹部をシリコン酸化膜で充填後、PS
G膜をCVD法で全面に堆積させたが、シリコン窒化膜
等の他の材料を他の形成方法で堆積させることもできる
〔発明の効果〕
本発明によれば、同一反応容器内で、光化学反応を用い
るホトレジストの光分解と、薄膜堆積が可能であシ、反
応条件を選定することによシ選択的な薄膜形成ができる
また、この方法を応用して、シリコン半導体集積回路素
子の素子分離や多層配線用層間絶縁膜を平坦に形成する
ことが可能となシ、微細化や高集積化に役立つ。
【図面の簡単な説明】
第1図は、従来のリフトオフ法による薄膜の選択パター
ン形成法の工程を示す断面図である。 第2図は、本発明の方法を実施するのに好適な、光化学
反応による薄膜形成装置の模式図である。 第3図及び第4図は、それぞれ本発明による選択薄膜形
成法の工程を示す断面図である。 51.61・・・基板、53.63・・・ホトレジスト
、52.55,64.65・・・薄膜 代理人弁理士 平 木 道 人 第 1 図 第 ろ 図

Claims (1)

  1. 【特許請求の範囲】 (1)基板上の所定の領域にのみ選択的に薄膜を形成す
    る方法において、 tl)基板上の薄膜形成を必要としない領域に有機物膜
    を選択的に付着する工程と、 (b)上記基板を光化学反応の容器内に設置して所定の
    温度に加熱する工程と、 (c)反応容器内に反応ガスを供給し、基板表面のjs
    ta1部に選択的に、光化学反応によシ薄膜を堆積する
    工程と、 (d)前記基板表面の有機物膜上への薄膜の堆積を防止
    するため、前記(c)の工程と並行的に、光化学反応に
    よシ有機物族を分解させる工程と、を含むことを特徴と
    する薄膜形成方法。 (2、特許請求の範囲第1項に記載の方法において、堆
    積膜はシリコン酸化膜であシ、反応ガスとして酸素及び
    アルコキシ、シランを用いるこ°とを特徴とする薄膜形
    成方法。 (3)特許請求の範囲第1項に記載の方法において、堆
    積膜はシリコン酸化膜およびシリコン酸窒化膜のいずれ
    かであり、反応ガスとして酸素、アンモニア及びシラン
    を用い、酸素の供給量はシランの供給量の8倍以上とす
    ることを特徴とする薄膜形成方法。 (4)特許請求の範囲第1項に記載の方法において、有
    機物膜はホトレジストであることを特徴とする薄膜形成
    方法。 (5)次の各工程を含むことを特徴とする半導体集積回
    路の多層配線構造用層間絶縁薄膜の形成方法。 (a)半導体基板の表面に、配線層のパターンをホトリ
    ングラフィ法によシ形成する工程。 (b)上記の基板にホトレジストが付着した状態で、上
    記基板を光化学反応の容器内に設置して所定の温度に加
    熱する工程。 te>反応容器内に反応ガスを供給し、基板表面の、前
    記配線層パターンのない領域のみに選択的に、光化学反
    応により、前記配線層の厚みとほぼ等しい厚みの絶縁膜
    を堆積する工程と、 (dl前記基板表面の前記ホトレジスト上への絶縁膜の
    堆積を防止するため、前記(e)の工程と並行的に、光
    化学反応により前記ホトレジストを分解させる工程。 (e)その後、前記ホトレジストを分解除去する工程。 (f)上記基板上の前記配線層および絶縁膜の表面に層
    間絶縁膜を平坦に堆積する工程。
JP10471784A 1984-05-25 1984-05-25 薄膜形成方法 Granted JPS60249334A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10471784A JPS60249334A (ja) 1984-05-25 1984-05-25 薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10471784A JPS60249334A (ja) 1984-05-25 1984-05-25 薄膜形成方法

Publications (2)

Publication Number Publication Date
JPS60249334A true JPS60249334A (ja) 1985-12-10
JPH0156525B2 JPH0156525B2 (ja) 1989-11-30

Family

ID=14388234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10471784A Granted JPS60249334A (ja) 1984-05-25 1984-05-25 薄膜形成方法

Country Status (1)

Country Link
JP (1) JPS60249334A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02102534A (ja) * 1988-10-11 1990-04-16 Nec Corp 半導体装置の形成方法
EP0385573A2 (en) * 1989-02-28 1990-09-05 United Technologies Corporation Mesa fabrication in semiconductor structures
JPH0697158A (ja) * 1991-09-12 1994-04-08 Semiconductor Energy Lab Co Ltd 光気相反応方法
KR20160052329A (ko) * 2014-10-29 2016-05-12 도쿄엘렉트론가부시키가이샤 선택 성장 방법 및 기판 처리 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02102534A (ja) * 1988-10-11 1990-04-16 Nec Corp 半導体装置の形成方法
EP0385573A2 (en) * 1989-02-28 1990-09-05 United Technologies Corporation Mesa fabrication in semiconductor structures
JPH0697158A (ja) * 1991-09-12 1994-04-08 Semiconductor Energy Lab Co Ltd 光気相反応方法
KR20160052329A (ko) * 2014-10-29 2016-05-12 도쿄엘렉트론가부시키가이샤 선택 성장 방법 및 기판 처리 장치
JP2016086145A (ja) * 2014-10-29 2016-05-19 東京エレクトロン株式会社 選択成長方法および基板処理装置

Also Published As

Publication number Publication date
JPH0156525B2 (ja) 1989-11-30

Similar Documents

Publication Publication Date Title
US4612085A (en) Photochemical patterning
US5214002A (en) Process for depositing a thermal CVD film of Si or Ge using a hydrogen post-treatment step and an optional hydrogen pre-treatment step
KR101046506B1 (ko) 이머전 리소그라피에서 패턴 붕괴를 방지하기 위한 플라즈마 표면처리
JPH08288286A (ja) シリコン酸化膜の成膜方法
JPH0691068B2 (ja) 薄膜形成方法
JPS60249334A (ja) 薄膜形成方法
JP4782010B2 (ja) 低温かつ低堆積レートでteosキャップ層を形成する方法
JPH0233153A (ja) 半導体装置の製造方法
JPS5982732A (ja) 半導体装置の製造方法
JPS61216449A (ja) パタ−ン薄膜形成方法及びその装置
JPS61164227A (ja) 薄膜形成方法およびその装置
EP0171605B1 (en) Method of forming an insulating film on a semiconductor body
KR900001237B1 (ko) 반도체장치의 제조방법
JPH06110197A (ja) 微細パターン形成用マスク形成方法及びその装置
JPS59194452A (ja) 半導体集積回路装置の製造方法
JP3432013B2 (ja) 酸化膜の形成方法
JPH0356046Y2 (ja)
JPS61234532A (ja) シリコン酸化膜光化学気相成長装置
JPS6124252A (ja) 半導体集積回路の製造方法
JPS6123344A (ja) 半導体集積回路の製造方法
JPS61281518A (ja) 光化学気相成長装置
JPS6128443A (ja) 光化学気相成長装置
JPS6277466A (ja) 薄膜形成方法
JPH02181428A (ja) 薄膜形成方法
JPH038331A (ja) 酸化シリコン形成方法及び形成装置