JPS62291913A - 薄膜の形成方法 - Google Patents

薄膜の形成方法

Info

Publication number
JPS62291913A
JPS62291913A JP13652086A JP13652086A JPS62291913A JP S62291913 A JPS62291913 A JP S62291913A JP 13652086 A JP13652086 A JP 13652086A JP 13652086 A JP13652086 A JP 13652086A JP S62291913 A JPS62291913 A JP S62291913A
Authority
JP
Japan
Prior art keywords
film
thin film
substrate
atoms
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13652086A
Other languages
English (en)
Other versions
JPH0650733B2 (ja
Inventor
Kosaku Yano
矢野 航作
Shoichi Tanimura
谷村 彰一
Tsutomu Fujita
勉 藤田
Takao Kakiuchi
垣内 孝夫
Hiroshi Yamamoto
浩 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13652086A priority Critical patent/JPH0650733B2/ja
Publication of JPS62291913A publication Critical patent/JPS62291913A/ja
Publication of JPH0650733B2 publication Critical patent/JPH0650733B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 産業上の利用分野 本発明は薄膜を選択的に形成することによりパターン化
を目的とした薄膜の形成方法に関するものである。
従来の技術 従来、非晶質シリコン、酸化シリコンや窒化シリコンな
どの薄膜(以下、シリコン薄膜と呼ぶ)を所望する形状
に形成するにはエツチング技術を用いて行なわれる。
例えば第3図aの模式断面図に示すように基板10上に
絶縁膜11が形成されており、上記絶縁膜11上に配線
電極として多結晶5112が所望するパターンに形成さ
れ、さらにSiH4、PH5とN20  ガスの高周波
放電によるプラズマでの化学気相堆積法(以下、CVD
法と呼ぶ)でシリコン薄膜15としてPドープ5i02
膜を形成する。上記シリコン薄i16は多結晶シリコン
薄膜12の影響を受け、凹凸を有する形状となり、所望
するパターンとして平坦化を望むときは同図すに示すよ
うに例えばレジスト膜14を塗布し、8係のo2を含む
CF、ガスの高周波放電によるプラズマにて、エツチン
グを行なう。このときのエツチング条件はレジストとシ
リコン薄膜のエツチング速度がほぼ等しくシ、レジスト
が無くなる状態までエツチングする。この状態を同図C
に示す。薄膜の平坦化パターン形成にはこのような方法
が用いられている(  ’Planarization
 of Phosphorus−Doped 5ili
con Dioxide ’ム、C,Adams an
dC,D、Capio ジャーナルオプエレクトロケミ
カルンサイアティ(Journal of Elact
rochemicalSociety )  Vol、
 12B、FJI12. P423 (1981))。
発明が解決しようとする問題点 このような従来の形成方法では、第4図に示すように多
結晶シリコン電極12の間隙が1μm以下になるとシリ
コン薄膜16を形成すると間隙部を埋め込むことができ
ず、上記従来例のような手段で平坦化パターンの形成が
できないといった問題点があった。
本発明はかかる点に鑑みてなされたもので、所望するパ
ターンに薄膜を形成する方法を提供すること分目的とし
ている。
問題点を解決するだめの手段 本発明は上記問題点を解決するため、基板上にあらかじ
め、水素化物、酸化物またはフッ素化物等が揮発性とな
る材料で所望するパターンを形成しておくことで、その
上に高周波電圧または直流電圧による放電での化学気相
堆積法(以下、プラズマCVDと呼ぶ)か、水銀ランプ
またはレーザー照射による化学気相堆積法(以下、光c
vDと呼ぶ)にてシリコン薄膜を所望するパターンで得
ようとするものである。
すなわち、本発明の薄膜の形成方法は、基板上に5in
4. Si2H6、5i3H9とSiF、  のうちの
1種以上のガスか、または前記ガスと02. N20 
No、No2 、)12.NH,、H2、F2 、OF
4 、  人r 。
PI(、、B2H6のうちの1種以上のガスとの混合ガ
スを、高周波電圧または直流電圧による放電か、水銀ラ
ンプまたはレーザー照射を用いた化学気相堆積法により
非晶質シリコン膜、酸化シリコン膜または窒化シリコン
膜などの薄膜を形成するに際し、上記基板に水素化物、
酸化物またはフッ素化物が堆積基板温度にて揮発性とな
る材料であらかじめパターンが形成されている方法であ
る。
作用 本発明は上記した方法により、シリコン薄膜形成に必要
なガスあるいは形成中に発生するガスとあらかじめ形成
されている材料が反応し、揮発することで上記材料上と
他の部分とのシリコン薄膜の堆積速度に差異を設けるこ
とで所望するバター7(Dシリコン薄膜を得るものであ
る。
実施例 (実施例1) 第1図は本発明の薄膜の形成方法にょる一実施例を示す
断面模式図である。
第1図aでシリコン基板1o上にシリコン酸化膜11が
形成されており、さらにムβ電極12を約0.8μm、
カーボン膜(以下、C膜と記す)13を約0.1μm形
成する。上記C膜13上にレジストパターン14を形成
し、C膜13はCF4+02ガスのフ“ラズマにてエツ
チングし、人l電極12はca14ガスのプラズマにて
エツチングし、第1図すで示すパターンを得る。
次に第1図Cで示すシリコン薄膜16として5i02を
堆積する。前記堆積は第1図すの基板を反応室にて、基
板温度250″C,SiH4ガy、5a、c。
毎分、H20ガス50 C,C,毎分を流して真空度を
10TOrrに保ち、低圧水銀ランプ光を照射する光C
VD法で行なう。前記低圧水銀ランプは1B61’1m
よシ短波長光は無く、またSiH4は186nl11以
上の吸収率は極めて小さいために前記低圧水銀ランプ光
は主にN20  に吸収され、0゜02などの原子1分
子やイオンを生成する。これら0.02などの原子1分
子やイオンは基板表面や、基板表面近傍のSiH4など
と反応し、5i02のシリコン薄膜15を堆積していく
。しかし、C膜13の近くにきた0、02などの原子1
分子やイオンはC膜13と反応し、 C01co2  
などを生成する。このC09CO2などは前記真空度及
び基板温度のもとでは気体となって飛散していき、上記
C膜13上へのシリコン薄膜15の堆積を阻止し、段差
緩和のなされたシリコン薄膜を得ることができる。
(実施例2) 本発明の他の実施例を模式的断面図を用いてホトセンサ
ー・アレイの作成を説明する。
第2図aは透光性ガラス基板2oに分割されたSnを約
6チ含有したIn2O3よりなる透明電極22(以下I
TO請極と記す)が膜厚約0.1μmで形成されており
、さらに真空蒸着により600人のイオウ膜23(以下
、S膜と記す)が全面に形成され、ITO電極12の間
の位置にレジスト14がパターン化されている。前記基
板のS膜13のエツチングを行ないレジスト14を除去
すると、第2図すに示すようにITO電極電極1陳のプ
ラズマCVD装置で基板温度250’CでSin。
2 0 C.O.  毎分、5 0 0 p.p.m.
  PH5含有H2を2oOC1C0毎分流して、真空
度5 TOrrにて放電電力約o,o1W/dで約20
0人のP含有n型の水素化非晶質シリコン16&(以下
、na−slと記す)を形成すると、S膜13の部分は
プラズマ中のH等と反応して揮発し、na−s=IE)
&は形成されず、第2図Cに示すようにITO電極12
を囲むように形成される。さらに連続して、ガスを5i
H42 0 c.c,  毎分、H2 200 c,c
毎分に変え、水素化非晶質シリコン膜16b(以下、1
a−si と記す)を約0.6μm形成しさらにガスを
SiH4 2 0 c.c,毎分、1 0 0 0 p
,pom。
B2H6含有のH2 2 0 0 C1c.毎分に変え
、B含有p型の水素化非晶質シリコン16c(以下、p
a−Si と記す)を約600人形成する。さらに前記
pa−si15c上にAl電極16を全面に形成し、第
2図dに示す形状となる。このように本発明によ5na
−3i15aを分割して形成でき、かつn a−3i 
 16a,i a−3i  1ab。
p!L−si  1scを連続して形成することができ
、良好な特性のホト・センサー・アレイを得ることがで
きる。
発明の効果 以上述べてきたように、本発明によれば、水素化物,酸
化物あるいはフッ素化物等が揮発性である材料であらか
じめパターン形成しておくことで、平坦な膜や所望する
パターンの膜を容易に堆積することができ、実用的にき
わめて有用である。
【図面の簡単な説明】
第1図は本発明の一実施例における薄膜の形成方法を示
す工程断面図、第2図は本発明の他の実施例における薄
膜の形成方法を示す工程断面図、第3図は従来の平坦化
膜形成方法を示す工程断面図、第4図は電極間隙が狭い
ときの堆積膜の断面図である。 11・・・・・・絶縁膜、12・・・・・・電極、13
・・・・・・揮発性材料、14・・・・・・レジスト、
16・・・・・・堆積膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 第3図 cOン

Claims (2)

    【特許請求の範囲】
  1. (1)基板上にSiH_4、Si_2H_6、Si_3
    H_8とSiF_4のうちの1種以上のガスか、または
    前記ガスとO_2、N_2O、NO、NO_2、N_2
    、NH_3、H_2、F_2、CF_4、Ar、PH_
    3、B_2H_6のうちの1種以上のガスとの混合ガス
    を、高周波電圧または直流電圧による放電か、水銀ラン
    プまたはレーザー照射を用いた化学気相堆積法により非
    晶質シリコン膜、酸化シリコン膜または窒化シリコン膜
    などの薄膜を形成するに際し、上記基板に水素化物、酸
    化物またはフッ素化物が堆積基板温度にて揮発性となる
    材料であらかじめパターンが形成されてなる薄膜の形成
    方法。
  2. (2)揮発性の材料としてカーボンを主成分とする材料
    を用いる特許請求の範囲第1項記載の薄膜の形成方法。
JP13652086A 1986-06-12 1986-06-12 薄膜の形成方法 Expired - Fee Related JPH0650733B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13652086A JPH0650733B2 (ja) 1986-06-12 1986-06-12 薄膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13652086A JPH0650733B2 (ja) 1986-06-12 1986-06-12 薄膜の形成方法

Publications (2)

Publication Number Publication Date
JPS62291913A true JPS62291913A (ja) 1987-12-18
JPH0650733B2 JPH0650733B2 (ja) 1994-06-29

Family

ID=15177097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13652086A Expired - Fee Related JPH0650733B2 (ja) 1986-06-12 1986-06-12 薄膜の形成方法

Country Status (1)

Country Link
JP (1) JPH0650733B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01186627A (ja) * 1988-01-14 1989-07-26 Rohm Co Ltd 半導体素子のパシベーション膜作成方法
KR20160052329A (ko) * 2014-10-29 2016-05-12 도쿄엘렉트론가부시키가이샤 선택 성장 방법 및 기판 처리 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01186627A (ja) * 1988-01-14 1989-07-26 Rohm Co Ltd 半導体素子のパシベーション膜作成方法
KR20160052329A (ko) * 2014-10-29 2016-05-12 도쿄엘렉트론가부시키가이샤 선택 성장 방법 및 기판 처리 장치
JP2016086145A (ja) * 2014-10-29 2016-05-19 東京エレクトロン株式会社 選択成長方法および基板処理装置

Also Published As

Publication number Publication date
JPH0650733B2 (ja) 1994-06-29

Similar Documents

Publication Publication Date Title
JP4279176B2 (ja) シリコン窒化膜の形成方法
JPH11238793A (ja) 多孔質珪素SiCパターン化法
JPH07176745A (ja) 半導体素子
JPS61234534A (ja) 窒化珪素被膜作成方法
US5281557A (en) Soluble oxides for integrated circuit fabrication formed by the incomplete dissociation of the precursor gas
JPH04233734A (ja) 弗素化窒化珪素を付着する方法
JPS62291913A (ja) 薄膜の形成方法
JPH04218928A (ja) 薄膜半導体装置とその製造方法及びシリコン薄膜堆積法
US6514803B1 (en) Process for making an amorphous silicon thin film semiconductor device
CN1846297A (zh) 在低温及减小的沉积速率下形成teos盖层的方法
US5221643A (en) Method for producing polycrystalline semiconductor material by plasma-induced vapor phase deposition using activated hydrogen
JPS63169767A (ja) 薄膜トランジスタの製造方法
JPS61139026A (ja) 半導体装置の製造方法
EP1658635A1 (en) A method of forming a TEOS cap layer at low temperature and reduced deposition rate
JP2000306882A (ja) 凹槽に薄膜を沈積させる際のステップカバレージを改善する方法及び半導体素子の製造への適用
JPH0682683B2 (ja) 薄膜トランジスタの製造方法
JPH0156525B2 (ja)
JPS62230026A (ja) 薄膜の形成方法
KR20020066011A (ko) 고효율 SiC 소자제작을 위한 건식식각 공정
JPH0815216B2 (ja) アモルフアスシリコン薄膜トランジスタの製造方法
JPH0226373B2 (ja)
JPH02271614A (ja) 半導体装置の製造方法
JPS5961124A (ja) 薄膜形成方法
JPH0653503A (ja) 薄膜トランジスタ及びその製造方法
JP2597086B2 (ja) 薄膜形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees