JPH0650733B2 - 薄膜の形成方法 - Google Patents
薄膜の形成方法Info
- Publication number
- JPH0650733B2 JPH0650733B2 JP13652086A JP13652086A JPH0650733B2 JP H0650733 B2 JPH0650733 B2 JP H0650733B2 JP 13652086 A JP13652086 A JP 13652086A JP 13652086 A JP13652086 A JP 13652086A JP H0650733 B2 JPH0650733 B2 JP H0650733B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- gas
- silicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は薄膜を選択的に形成することによりパターン化
を目的として薄膜の形成方法に関するものである。
を目的として薄膜の形成方法に関するものである。
従来の技術 従来、非晶質シリコン，酸化シリコンや窒化シリコンな
どの薄膜（以下、シリコン薄膜と呼ぶ）を所望する形状
に形成するにはエツチング技術を用いて行なわれる。
どの薄膜（以下、シリコン薄膜と呼ぶ）を所望する形状
に形成するにはエツチング技術を用いて行なわれる。
例えば第３図ａの模式断面図に示すように基板１０上に
絶縁膜１１が形成されており、上記絶縁膜１１上に配線
電極として多結晶Si１２が所望するパターンに形成さ
れ、さらにSiH4，PH3とN2Oガスの高周波放電によるプラ
ズマでの化学気相堆積法（以下、ＣＶＤ法と呼ぶ）でシ
リコン薄膜１５としてＰドープSiO2膜を形成する。上記
シリコン薄膜１５は多結晶シリコン電極１２の影響を受
け、凹凸を有する形状となり、所望するパターンとして
平担化を望むときは同図ｂに示すように例えばレジスト
膜１４を塗布し、８％のＯ２を含むCF4ガスの高周波放
電によるプラズマにて、エッチングを行なう。このとき
のエッチング条件はレジストとシリコン薄膜のエッチン
グ速度がほぼ等しくし、レジストが無くなる状態までエ
ッチングする。この状態を同図ｃに示す。薄膜の平坦化
パターン形成にはこのような方法が用いられている（″
Planarization of Phosphorus-Doped Silicon Diox
ide″Ａ．Ｃ．Adams and Ｃ．Ｄ．Capioジャーナルオ
ブエレクトロケミカルソサイアティ（Journal of Ele
ctrochemical Society）Vol．１２８，No.２，Ｐ４２
３（１９８１））。
絶縁膜１１が形成されており、上記絶縁膜１１上に配線
電極として多結晶Si１２が所望するパターンに形成さ
れ、さらにSiH4，PH3とN2Oガスの高周波放電によるプラ
ズマでの化学気相堆積法（以下、ＣＶＤ法と呼ぶ）でシ
リコン薄膜１５としてＰドープSiO2膜を形成する。上記
シリコン薄膜１５は多結晶シリコン電極１２の影響を受
け、凹凸を有する形状となり、所望するパターンとして
平担化を望むときは同図ｂに示すように例えばレジスト
膜１４を塗布し、８％のＯ２を含むCF4ガスの高周波放
電によるプラズマにて、エッチングを行なう。このとき
のエッチング条件はレジストとシリコン薄膜のエッチン
グ速度がほぼ等しくし、レジストが無くなる状態までエ
ッチングする。この状態を同図ｃに示す。薄膜の平坦化
パターン形成にはこのような方法が用いられている（″
Planarization of Phosphorus-Doped Silicon Diox
ide″Ａ．Ｃ．Adams and Ｃ．Ｄ．Capioジャーナルオ
ブエレクトロケミカルソサイアティ（Journal of Ele
ctrochemical Society）Vol．１２８，No.２，Ｐ４２
３（１９８１））。
発明が解決しようとする問題点 このような従来の形成方法では、第４図に示すように多
結晶シリコン電極１２の間隙が１μｍ以下になるとシリ
コン薄膜１５を形成すると間隙部を埋め込むことができ
ず、上記従来例のような手段で平坦化パターンの形成が
できないといった問題点があった。
結晶シリコン電極１２の間隙が１μｍ以下になるとシリ
コン薄膜１５を形成すると間隙部を埋め込むことができ
ず、上記従来例のような手段で平坦化パターンの形成が
できないといった問題点があった。
本発明はかかる点に鑑みてなされたもので、所望するパ
ターンに薄膜を形成する方法を提供することを目的とし
ている。
ターンに薄膜を形成する方法を提供することを目的とし
ている。
問題点を解決するための手段 本発明は上記問題点を解決するため、基板上にあらかじ
め、水素化物，酸化物またはフッ素化物等が揮発性とな
る材料で所望するパターンを形成しておくことで、その
上に高周波電圧または直流電圧による放電での化学気相
堆積法（以下、プラズマＣＶＤと呼ぶ）か、水銀ランプ
またはレーザー照射による化学気相堆積法（以下、光Ｃ
ＶＤと呼ぶ）にてシリコン薄膜を所望するパターンで得
ようとするものである。
め、水素化物，酸化物またはフッ素化物等が揮発性とな
る材料で所望するパターンを形成しておくことで、その
上に高周波電圧または直流電圧による放電での化学気相
堆積法（以下、プラズマＣＶＤと呼ぶ）か、水銀ランプ
またはレーザー照射による化学気相堆積法（以下、光Ｃ
ＶＤと呼ぶ）にてシリコン薄膜を所望するパターンで得
ようとするものである。
すなわち、本発明の薄膜の形成方法は、基板上にSiH4，
Si2H6，Si3H8とSiF4のうちの１種以上のガスか、または
前記ガスとＯ２，N2O，NO，NO2，Ｎ２，NH3，Ｈ２，Ｆ
２，CF4，Ar，PH3，B2H6のうちの１種以上のガスとの混
合ガスを、高周波電圧または直流電圧による放電か、水
銀ランプまたはレーザー照射を用いた化学気相堆積法に
より非晶質シリコン膜，酸化シリコン膜または窒化シリ
コン膜などの薄膜を形成するに際し、上記基板に水素化
物，酸化物またはフッ素物が堆積基板温度にて揮発性と
なる材料であらかじめパターンが形成されている方法で
ある。
Si2H6，Si3H8とSiF4のうちの１種以上のガスか、または
前記ガスとＯ２，N2O，NO，NO2，Ｎ２，NH3，Ｈ２，Ｆ
２，CF4，Ar，PH3，B2H6のうちの１種以上のガスとの混
合ガスを、高周波電圧または直流電圧による放電か、水
銀ランプまたはレーザー照射を用いた化学気相堆積法に
より非晶質シリコン膜，酸化シリコン膜または窒化シリ
コン膜などの薄膜を形成するに際し、上記基板に水素化
物，酸化物またはフッ素物が堆積基板温度にて揮発性と
なる材料であらかじめパターンが形成されている方法で
ある。
作用 本発明は上記した方法により、シリコン薄膜形成に必要
なガスあるいは形成中に発生するガスとあらかじめ形成
されている材料が反応し、揮発することで上記材料上と
他の部分とのシリコン薄膜の堆積速度に差異を設けるこ
とで所望するパターンのシリコン薄膜を得るものであ
る。
なガスあるいは形成中に発生するガスとあらかじめ形成
されている材料が反応し、揮発することで上記材料上と
他の部分とのシリコン薄膜の堆積速度に差異を設けるこ
とで所望するパターンのシリコン薄膜を得るものであ
る。
実施例 （実施例１） 第１図は本発明の薄膜の形成方法による一実施例を示す
断面模式図である。
断面模式図である。
第１図ａでシリコン基板１０上にシリコン酸化膜１１が
形成されており、さらにＡｌ電極１２を約0.8μｍ、カ
ーボン膜（以下、Ｃ膜と記す）１３を約0.1μｍ形成す
る。上記Ｃ膜１３上にレジストパターン１４を形成し、
Ｃ膜１３はCF4＋Ｏ２ガスのプラズマにてエッチング
し、Ａｌ電極１２はCCl4ガスのプラズマにてエッチング
し、第１図ｂで示すパターンを得る。
形成されており、さらにＡｌ電極１２を約0.8μｍ、カ
ーボン膜（以下、Ｃ膜と記す）１３を約0.1μｍ形成す
る。上記Ｃ膜１３上にレジストパターン１４を形成し、
Ｃ膜１３はCF4＋Ｏ２ガスのプラズマにてエッチング
し、Ａｌ電極１２はCCl4ガスのプラズマにてエッチング
し、第１図ｂで示すパターンを得る。
次に第１図ｃで示すシリコン薄膜１５としてSiO2を堆積
する。前記堆積は第１図ｂの基板を反応室にて、基板温
度２５０℃、SiH4ガス５c.c.毎分、N2Oガス５０c.c.毎
分を流して真空度を１０Torrに保ち、低圧水銀ランプ光
を照射する光ＣＶＤ法で行なう。前記低圧水銀ランプは
１８５ｎｍより短波長光は無く、またSiH4は１８５ｎｍ
以上の吸収率は極めて小さいために前記低圧水銀ランプ
光は主にN2Oに吸収され、Ｏ，Ｏ２などの原子，分子や
イオンを生成する。これらＯ，Ｏ２などの原子，分子や
イオンは基板表面や、基板表面近傍のSiH4などと反応
し、SiO2のシリコン薄膜１５を堆積していく。しかし、
Ｃ膜１３の近くにきたＯ，Ｏ２などの原子，分子やイオ
ンはＣ膜１３と反応し、CO，CO2などを生成する。このC
O，CO2などは前記真空度及び基板温度のもとでは気体と
なって飛散していき、上記Ｃ膜１３上へのシリコン薄膜
１５の堆積を阻止し、段差緩和のなされたシリコン薄膜
を得ることができる。
する。前記堆積は第１図ｂの基板を反応室にて、基板温
度２５０℃、SiH4ガス５c.c.毎分、N2Oガス５０c.c.毎
分を流して真空度を１０Torrに保ち、低圧水銀ランプ光
を照射する光ＣＶＤ法で行なう。前記低圧水銀ランプは
１８５ｎｍより短波長光は無く、またSiH4は１８５ｎｍ
以上の吸収率は極めて小さいために前記低圧水銀ランプ
光は主にN2Oに吸収され、Ｏ，Ｏ２などの原子，分子や
イオンを生成する。これらＯ，Ｏ２などの原子，分子や
イオンは基板表面や、基板表面近傍のSiH4などと反応
し、SiO2のシリコン薄膜１５を堆積していく。しかし、
Ｃ膜１３の近くにきたＯ，Ｏ２などの原子，分子やイオ
ンはＣ膜１３と反応し、CO，CO2などを生成する。このC
O，CO2などは前記真空度及び基板温度のもとでは気体と
なって飛散していき、上記Ｃ膜１３上へのシリコン薄膜
１５の堆積を阻止し、段差緩和のなされたシリコン薄膜
を得ることができる。
（実施例２） 本発明の他の実施例を模式的断面図を用いてホトセンサ
ー・アレイの作成を説明する。
ー・アレイの作成を説明する。
第２図ａは透光性ガラス基板２０に分割されたSnを約５
％含有したIn2O3よりなる透明電極２２（以下ＩＴＯ請
極と記す）が膜厚約0.1μｍで形成されており、さらに
真空蒸着により５００Åのイオウ膜２３（以下、Ｓ膜と
記す）が全面に形成され、ＩＴＯ電極１２の間の位置に
レジスト１４がパターン化されている。前記基板のＳ膜
１３のエッチングを行ないレジスト１４を除去すると、
第２図ｂに示すようにＩＴＯ電極１２間隙にＳ膜２３が
形成される。この基板を平行平板型のプラズマＣＶＤ装
置で基板温度２５０℃でSiH4２０c.c.毎分、５００p.p.
m.PH3含有Ｈ２を２００c.c.分流して、真空度５Torrに
て放電電力約0.01Ｗ／cm2で約２００ÅのＰ含有ｎ型の
水素化非晶質シリコン１５ａ（以下、ｎ ａ−Ｓｉと記
す）を形成すると、Ｓ膜１３の部分はプラズマ中のＨ等
と反応して揮発し、ｎ ａ−Si １５ａは形成されず、
第２図ｃに示すようにＩＴＯ電極１２を囲むように形成
される。さらに連続して、ガスをSiH4２０c.c.毎分、Ｈ
２２００c.c.毎分に変え、水素化非晶質シリコン膜１５
ｂ（以下、ｉ ａ−Ｓｉと記す）を約0.6μｍ形成しさ
らにガスをSiH4２０c.c.毎分、１０００p.p.m.B2H6含有
のＨ２２００c.c.毎分に変え、Ｂ含有ｐ型の水素化非晶
質シリコン１５ｃ（以下、pa−Siと記す）を約５００Å
形成する。さらに前記ｐａ−Si １５ｃ上にＡｌ電極１
６を全面に形成し、第２図ｄに示す形状となる。このよ
うに本発明によりｎ ａ−Si １５ａを分割して形成で
き、かつｎ ａ−Ｓｉ １５ａ，ｉ ａ−Si １５ｂ，
ｐ ａ−Si １５ｃを連続して形成することができ、良
好な特性のホト・センサー・アレイを得ることができ
る。
％含有したIn2O3よりなる透明電極２２（以下ＩＴＯ請
極と記す）が膜厚約0.1μｍで形成されており、さらに
真空蒸着により５００Åのイオウ膜２３（以下、Ｓ膜と
記す）が全面に形成され、ＩＴＯ電極１２の間の位置に
レジスト１４がパターン化されている。前記基板のＳ膜
１３のエッチングを行ないレジスト１４を除去すると、
第２図ｂに示すようにＩＴＯ電極１２間隙にＳ膜２３が
形成される。この基板を平行平板型のプラズマＣＶＤ装
置で基板温度２５０℃でSiH4２０c.c.毎分、５００p.p.
m.PH3含有Ｈ２を２００c.c.分流して、真空度５Torrに
て放電電力約0.01Ｗ／cm2で約２００ÅのＰ含有ｎ型の
水素化非晶質シリコン１５ａ（以下、ｎ ａ−Ｓｉと記
す）を形成すると、Ｓ膜１３の部分はプラズマ中のＨ等
と反応して揮発し、ｎ ａ−Si １５ａは形成されず、
第２図ｃに示すようにＩＴＯ電極１２を囲むように形成
される。さらに連続して、ガスをSiH4２０c.c.毎分、Ｈ
２２００c.c.毎分に変え、水素化非晶質シリコン膜１５
ｂ（以下、ｉ ａ−Ｓｉと記す）を約0.6μｍ形成しさ
らにガスをSiH4２０c.c.毎分、１０００p.p.m.B2H6含有
のＨ２２００c.c.毎分に変え、Ｂ含有ｐ型の水素化非晶
質シリコン１５ｃ（以下、pa−Siと記す）を約５００Å
形成する。さらに前記ｐａ−Si １５ｃ上にＡｌ電極１
６を全面に形成し、第２図ｄに示す形状となる。このよ
うに本発明によりｎ ａ−Si １５ａを分割して形成で
き、かつｎ ａ−Ｓｉ １５ａ，ｉ ａ−Si １５ｂ，
ｐ ａ−Si １５ｃを連続して形成することができ、良
好な特性のホト・センサー・アレイを得ることができ
る。
発明の効果 以上述べてきたように、本発明によれば、水素化物，酸
化物あるいはフッ素化物等が揮発性である材料であらか
じめパターン形成しておくことで、平坦な膜や所望する
パターンの膜を容易に堆積することができ、実用的にき
わめて有用である。
化物あるいはフッ素化物等が揮発性である材料であらか
じめパターン形成しておくことで、平坦な膜や所望する
パターンの膜を容易に堆積することができ、実用的にき
わめて有用である。
第１図は本発明の一実施例における薄膜の形成方法を示
す工程断面図、第２図は本発明の他の実施例における薄
膜の形成方法を示す工程断面図、第３図は従来の平坦化
膜形成方法を示す工程断面図、第４図は電極間隙が狭い
ときの堆積膜の断面図である。 １１……絶縁膜、１２……電極、１３……揮発性材料、
１４……レジスト、１５……堆積膜。
す工程断面図、第２図は本発明の他の実施例における薄
膜の形成方法を示す工程断面図、第３図は従来の平坦化
膜形成方法を示す工程断面図、第４図は電極間隙が狭い
ときの堆積膜の断面図である。 １１……絶縁膜、１２……電極、１３……揮発性材料、
１４……レジスト、１５……堆積膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 垣内 孝夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山本 浩 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (2)
- 【請求項１】基板上にSiH4，Si2H6，Si3H8とSiF4のうち
の１種以上のガスか、または前記ガスとＯ２，N2O，N
O，NO2，Ｎ２，NH3，Ｈ２，Ｆ２，CF4，Ar，PH3，B2H6
のうちの１種以上のガスとの混合ガスを、高周波電圧ま
たは直流電圧による放電か、水銀ランプまたはレーザー
照射を用いた化学気相堆積法により非晶質シリコン膜、
酸化シリコン膜または窒化シリコン膜などの薄膜を形成
するに際し、上記基板に水素化物，酸化物またはフッ素
化物が堆積基板温度にて揮発性となる材料であらかじめ
パターンが形成されてなる薄膜の形成方法。 - 【請求項２】揮発性の材料としてカーボンを主成分とす
る材料を用いる特許請求の範囲第１項記載の薄膜の形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13652086A JPH0650733B2 (ja) | 1986-06-12 | 1986-06-12 | 薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13652086A JPH0650733B2 (ja) | 1986-06-12 | 1986-06-12 | 薄膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62291913A JPS62291913A (ja) | 1987-12-18 |
| JPH0650733B2 true JPH0650733B2 (ja) | 1994-06-29 |
Family
ID=15177097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13652086A Expired - Fee Related JPH0650733B2 (ja) | 1986-06-12 | 1986-06-12 | 薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650733B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01186627A (ja) * | 1988-01-14 | 1989-07-26 | Rohm Co Ltd | 半導体素子のパシベーション膜作成方法 |
| JP6317232B2 (ja) * | 2014-10-29 | 2018-04-25 | 東京エレクトロン株式会社 | 選択成長方法および基板処理装置 |
-
1986
- 1986-06-12 JP JP13652086A patent/JPH0650733B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62291913A (ja) | 1987-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5286337A (en) | Reactive ion etching or indium tin oxide | |
| US5032221A (en) | Etching indium tin oxide | |
| EP0253201B1 (en) | Structure containing hydrogenated amorphous silicon and process | |
| US5171401A (en) | Plasma etching indium tin oxide | |
| US5387542A (en) | Polycrystalline silicon thin film and low temperature fabrication method thereof | |
| JPS5814507B2 (ja) | シリコンを選択的にイオン食刻する方法 | |
| JPH0547791A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0650733B2 (ja) | 薄膜の形成方法 | |
| US5230771A (en) | Plasma etching indium tin oxide using a deposited silicon nitride mask | |
| US6514803B1 (en) | Process for making an amorphous silicon thin film semiconductor device | |
| JP2692914B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2914992B2 (ja) | 堆積膜形成方法 | |
| JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3466638B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2723224B2 (ja) | 非晶質半導体およびその製法 | |
| JP2589792B2 (ja) | 不純物導入方法 | |
| WO1992000609A1 (en) | Plasma etching indium tin oxide using a deposited oxide mask | |
| JPS58132933A (ja) | 選択ドライエツチング方法 | |
| JP2000223712A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0661198A (ja) | 薄膜素子の製造方法 | |
| KR950014269B1 (ko) | 반도체 장치의 워드라인 형성방법 | |
| JPH0682683B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2597086B2 (ja) | 薄膜形成方法 | |
| KR100277857B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0654759B2 (ja) | 薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |