KR20020066011A - 고효율 SiC 소자제작을 위한 건식식각 공정 - Google Patents

고효율 SiC 소자제작을 위한 건식식각 공정 Download PDF

Info

Publication number
KR20020066011A
KR20020066011A KR1020010006171A KR20010006171A KR20020066011A KR 20020066011 A KR20020066011 A KR 20020066011A KR 1020010006171 A KR1020010006171 A KR 1020010006171A KR 20010006171 A KR20010006171 A KR 20010006171A KR 20020066011 A KR20020066011 A KR 20020066011A
Authority
KR
South Korea
Prior art keywords
sic
etching process
etched
etching
solution
Prior art date
Application number
KR1020010006171A
Other languages
English (en)
Other versions
KR100373460B1 (ko
Inventor
신무환
Original Assignee
신무환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신무환 filed Critical 신무환
Priority to KR10-2001-0006171A priority Critical patent/KR100373460B1/ko
Publication of KR20020066011A publication Critical patent/KR20020066011A/ko
Application granted granted Critical
Publication of KR100373460B1 publication Critical patent/KR100373460B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 SiC 에피층(2)의 식각 공정에 관한 것으로서, 특히 상세하게는 CHF3/O2혼합가스 식각 후 연속적인 O2가스 플라즈마를 이용한 SiC의 건식 식각 공정에 관한 것이며, SiC 에피층(2)는 H2SO4: H2O2= 4 : 1 용액을 이용해 표면의 오염물질을 제거하고, 생성된 자연 산화물을 희석된 불산( HF : H2O = 1 : 10 ) 용액으로 제거하는 표면 세정 및 산화물 제거단계; SiC 에피층(2)에 식각시키고자 하는 부분을 제외한 표면에 Ni 금속 마스크(4) 제작을 위해 사진식각공정으로 PR(Photoresist) 패턴(3)을 형성하고, 상기 SiC 에피층(2)에 마스크를 형성하기 위해 Ni을 증착시켜 마스크를 형성하는 마스크 형성단계; RIE(reactive ion etching) 시스템의 챔버(11) 내에 SiC 웨이퍼를 로딩하고 RF 전력, 챔버 압력, CHF3/O2총 가스 유량 등의 공정 변수들을 조정하여 식각 공정을 수행하는 건식 식각 공정 단계; 에칭된 SiC 표면(5)에 존재하는 잔류물을 제거하기 위해 O2플라즈마를 통해 공정을 수행하는 O2플라즈마 공정 단계; Ni 금속 마스크(4)를 NHO3: CH3COOH : H2SO4로 이루어진 에천트 용액에서 Ni 금속을 제거하는 마스크 제거 단계;를 포함하는 것을 특징으로 한다.

Description

고효율 SiC 소자제작을 위한 건식식각 공정{Dry etching process for the high Efficient SiC devices}
본 발명은 SiC 웨이퍼의 식각 공정에 관한 것으로서, 특히 상세하게는 CHF3/O2혼합가스 식각 후 연속적인 O2가스 플라즈마를 이용한 SiC의 건식 식각 공정에 관한 것이다.
SiC의 화학적 안정성은 소자 구조 패터닝을 어렵게 만든다. 고온에서 용융염(molten salts) 혹은, 광조제 과정을 포함한 SiC의 화학적 "습식" 식각으로는 실제적으로 반도체 소자를 제작하기에는 적절치 않다. 반대로, 플라즈마 식각, 특히 80 년대 중반에 소개된 실온에서의 SiC RIE는 여러 가지 소자 구조를 위한 현재의 에칭 요구와 맞아떨어진다고 할 수 있다.
RIE 공정에서는 식각 후 잔존하는 잔류물 제거가 중요하다. 주 에칭가스에 H2가스의 첨가는 잔류물이 없는 에칭된 SiC 표면을 구현하고자 할 경우에 주로 사용되어진다. 순수 CHF3플라즈마는 예외적으로 H2첨가 없이도 잔류물이 없는 표면을 얻을 수 있지만 매우 작은 식각속도를 나타내었다. 예를 들면, Yih와 Steckl은 순수 CHF3가스만으로 32 Å/min의 식각속도를 얻었고, CHF3소스 가스에 수소와 산소의 혼합물을 첨가시킴으로써 6H-SiC(Nd=7.2×1017cm-3)에서 263 Å/min까지의 식각속도를 구현하였다. 수소의 사용을 피하기 위해 연구원들은 퍼센트 변화만으로 NF3, CF4, 그리고 SF6를 결합함으로써 F 계열 혼합물 플라즈마 식각 또한 시도하였다. 일반적으로, 6H-SiC의 에칭과정에서 H2가스 첨가 방법은 첨가물의 양이 증가함에 따라 항상 감소된 식각속도와 잔류물이 없는 식각된 표면 사이의 trade-off 현상을 나타내었다. 또한, 전극 위에 고분자(polymer) 형성(소스 가스 화학반응내 큰H2:F ratio에 의해 강화된)과 추가적인 safety requirements를 피하기 위해, H2의 사용은 바람직하지 않다.
에칭된 표면의 거칠기는 두가지 이유로 중요하다. 첫째, RIE SiC 기판의 동종에피텍셜(homoepitaxial) SiC 소자의 활성층 내 기판결함의 되풀이를 최소화하는데 표면거칠기 감소가 중요하기 때문이고, 둘째로, SiC 식각은 SiC FETs(Field Effect Transistors)의 채널폭을 정확하게 지정하기 위해 사용되어진다. 이럴 경우 에칭된 표면이 채널과 직접적으로 접촉하고 있는 어떤 소자의 경우에는 에칭된 표면의 평탄화(smoothness)는 소자의 채널 이동도에 영향을 끼친다. 에피텍셜 SiC 표면은 스텝-번칭(step bunching)의 결과로 인해 거칠기 때문에, 이것은 SiC FETs에서는 특히 중요하다. 표면거칠기는 SiC MOSFETs의 채널 이동도에서도 중요한 영향을 미친다. 따라서, 단위 식각 공정 기술을 SiC 소자제작에 응용하기 위해서는 식각속도와 동시에 표면 거칠도 개선하여야 한다.
F 계열의 플라즈마 내 SiC RIE는 물리적 그리고 화학적 제거 과정 모두를 포함한다. 물리적 제거 과정은 활동적인 이온들의 충돌에 의해 발생한다. 화학적 제거 과정은 SiC로부터 Si와 C 원소의 제거를 위한 몇 가지 반응 경로를 포함한다. Si는 SiFxvolatile molecules를 형성하기 위해 F과 반응함으로써 주로 제거되어진다. 즉, F 계열 가스내 Si의 에칭은 아래 반응 메커니즘에 의해 발생된다.
Si + 4F → SiF4
그러나, C의 제거는 산소의 첨가가 C를 제거한다는 주장과, F과 C 사이의 반응화학 혹은 물리적인 충돌을 경유한다는 다른 주장들과 문헌상에서 논쟁되어진다. 에칭화학과 프로세스 변수들(RF 전력, 챔버 압력, 전극 면적과 공간 등)에 따라, 이러한 메커니즘들 중 어떤 하나가 실제적으로 지배적일 수 있다. 문헌상에서 제안된 C의 제거를 위한 가장 통상적인 세가지 F 계열 가스의 RIE 메커니즘을 아래에 정리하였다.
C +xO → CO or CO2
C +xF → CF4or CF2
물리적인 이온 충돌
산소는 두 가지 이유 때문에 에칭속도에 영향을 미친다. 첫째로, [O] 원소는 F 원소들을 양산하고, 그 과정에서 고분자 형성종(species)을 고갈시키는 불포화 라디칼(unsaturated radicals)과 반응한다. 두 번째로, 충분한 O2가 feed에 첨가되어질 때, Si 표면에서 [O] 화학적 흡착은 더 많은 "oxide-like"를 만든다. 산소는 또한 SiC의 [C] 성분을 에칭시키는 역할을 한다. 낮은 O2%에서, C은 아마도 CFy의 형성을 통해 제거되어진다. 높은 O2%에서, C의 충분한 에칭은 CO2의 형성을 초래하는 [C-O] 반응에 의해 지배되어진다. 에칭 과정동안 잔류물 형성은 이러한 각각의 F 계열의 플라즈마에 대해 H2와 같은 잉여 가스(additive gas)를 첨가함으로써 최소화될 수 있다.
본 발명은 상기와 같이 향상된 식각 속도를 구현함과 동시에 잔류물이 존재하지 않는 식각된 SiC 면의 개선된 표면 거칠기를 얻기 위하여 발명한 것으로서, 기존에 사용되던 H2첨가 가스를 사용하지 않고, CHF3/O2혼합가스를 통한 에칭공정을 수행한 후 O2플라즈마 세정공정을 병행하여 표면 우수한 표면 거칠기와 식각속도를 나타내는 식각 공정 기술을 제공하고자 하는 목적을 가지고 있다.
본 발명은 전술한 목적을 달성하기 위하여 SiC 웨이퍼에 사진식각공정으로 PR 패턴(3)을 형성하고, 상기 SiC 웨이퍼에 마스크를 형성하기 위한 Ni을 증착시켜 Ni 금속 마스크(4)를 형성하는 마스크 형성단계;
RIE 시스템의 챔버(11) 내에 SiC 웨이퍼를 로딩하고 RF 전력, 챔버 압력, CHF3/O2총 가스 유량 등의 공정 변수들을 조정하여 식각 공정을 수행하는 건식 식각 공정 단계;
에칭된 SiC 웨이퍼 표면에 존재하는 잔류물을 제거하기 위해 O2플라즈마를 통해 식각 공정을 수행하는 O2플라즈마 공정 단계;
Ni 금속 마스크(4)를 NHO3: CH3COOH : H2SO4로 이루어진 용액에서 제거하는 마스크 제거 단계;를 포함하는 것을 특징으로 하는 RIE를 사용한 SiC 건식 식각 공정을 제공한다.
도 1a, 도 1b, 도 1c, 도 1d 및 도 1e는 발명된 식각 공정 순서도.
도 2는 건식식각공정을 실시하는 장치도.
< 도면의 주요부분에 대한 부호의 간단한 설명 >
1 : SiC 기판 2 : SiC 에피층
3 : PR(Photoresist) 패턴 4 : Ni 금속 마스크
5 : 에칭된 SiC 표면 6 : 매칭 박스(Matching box)
7 : 소스 전력(source power) 8 : 가스 주입관
9 : RF 전력 공급기 10 : RF 전극
11 : 챔버 12 : 블로킹 캐패시터
SiC 에피층(2)는 표면의 오염물질을 제거하고, 희석된 불산( HF : H2O = 1 :10 ) 용액으로 산화물을 제거하고, SiC 에피층(2)에 Ni을 증착시켜 금속 마스크(4)를 형성한 후에 식각 공정 변수들을 조정하여 식각 공정을 행하였다.
이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.
도 1a, 도 1b, 도 1c, 도 1d, 도 1e는 발명된 공정순서를 순서대로 나타낸 것이다.
도 1a는 식각을 시키고자 하는 SiC 웨이퍼 구조를 도시한 도면으로서, 1.4×1018cm-3의 도핑농도를 가지는 Si-face n형 SiC 기판(1) 위에 성장된 두께가 5.0 ㎛이고 도핑농도는 8.5×1018cm-3인 SiC 에피층(2) 구조를 나타내었다. 상기 SiC 에피층은 H2SO4: H2O2= 4 : 1 용액을 이용해 표면의 오염물질을 제거하고, 생성된 자연 산화물은 희석된 불산( HF : H2O = 1 : 10 ) 용액으로 제거하였다.
도 1b는 SiC 웨이퍼에 AZ5214 PR 용액을 이용한 사진식각공정을 통해 PR 패턴(3)을 형성하고, Ni 금속을 e-gun evaporator(pressure : 1.5 ×10-6Torr, Emission current : 12.8 mA, Voltage : 10.05 kV)를 사용하여 증착시켜 Ni 금속 마스크(4)를 형성하는 과정을 나타낸 그림이다. 평균 0.7 Å/sec의 증착속도로 금속화 공정을 수행하였고, α-step 측정을 통해 최종적으로 증착된 금속의 두께가 550 Å 정도임을 확인하였다.
도 1c는 CHF3/O2혼합가스 플라즈마를 이용한 마스킹되지 않은 부분의 SiC 표면을 건식식각하는 공정을 나타낸 도면으로서, 에칭공정의 주요변수들의 변화에 따른 실험을 통해 향상된 에칭속도를 나타내면서 표면거칠기 개선을 이룰 수 있는 최적의 조건을 구현하고자 하였다. 200 W의 RF 전력, 10 sccm의 CHF3/O2의 총 유량의 조건에서 챔버 압력을 60, 120, 180, 240 mTorr까지 변화시켜 5 분동안 식각하였다. 그 결과에서부터 식각속도가 가장 우수한 240 mTorr의 조건에서 총 유량을 변화시키지 않은 상태에서 RF 전력을 100 W에서 400 W까지 100 W씩 증가시켜 에칭속도와 에칭된 SiC 표면(5) 거칠기 등을 분석하였고, 총 유량의 변화에 따른 식각 특성을 관찰하기 위해 10부터 40 sccm까지 10 sccm씩 증가시켜 특성변화를 관찰하였다.
도 1d는 주 식각공정 후 연속적으로 100 W의 RF 전력, 20 sccm의 O2총 유량, 그리고 60 mTorr의 압력 조건에서의 O2플라즈마 공정을 병행한 모습이다. 추가적인 O2플라즈마 공정의 유·무에 따라 식각속도와 표면 거칠기 등의 식각특성의 변화에 어떠한 영향을 미쳤는지를 비교·분석하였다. 별도로 SF6/O2의 식각( 200 W의 RF 전력, 30 sccm의 SF6/O2총 유량, 60 mTorr의 압력 조건, 5 분 )공정도 수행하여 상호·비교하였다.
도 1e는 에칭공정 후 Ni 금속 마스크(4)는 NHO3: CH3COOH : H2SO4= 5 : 5 : 2로 이루어진 에천트에서 Ni을 제거한 후 최종적으로 식각된 그림이다. SiC와 금속 마스크가 동시에 에칭되기 때문에, 최종 단계의 단순한 측정만으로는 식각 속도와 선택도를 결정하기에는 충분치 않다. 따라서, 본 연구에서는 마스킹을 위해 사용된금속 층의 초기 두께를 측정하고, 에칭 후 마스크를 제거한 후 SiC 기판에서 에칭된 깊이와 선택도를 결정하였다.
식각된 깊이는 챔버 압력에 비례하여 증가하였고, RF 전력이 증가하면 전자가 더 큰 전기장에 의하여 가속되므로 플라즈마 방전효율 향상에 따라 식각속도가 증가하는 경향을 보였다. 혼합가스의 총유량의 변화에 따른 식각 속도는 선형적인 형태를 나타내는 것이 아니라 20 sccm에서 가장 우수한 결과를 나타내었다.
표면 거칠기 분석 결과, 200 W의 RF 전력, 240 mTorr의 프로세스 챔버 압력, 20 sccm의 CHF3/O2(60/40 %) 혼합가스 총 유량의 조건에서 1.6 Å 정도의 Rms roughness값을 나타내어 표면 거칠기가 상당히 감소하였음을 알 수 있었다.
기존의 방법과 비교하면, 아무런 공정도 수행하지 않은 bare 상태의 SiC 기판 표면의 Rms roughness는 약 6 Å 이었고, SF6/O2혼합가스를 이용한 식각공정을 수행한 공정결과가 약 10 Å, 그리고 O2플라즈마 세정공정을 병행하지 않은 SiC 기판에 대해 4 Å정도의 값을 나타낸 것과 비교하였을 때 본 발명에서 제안한 CHF3/O2혼합가슬 이용한 식각 후 O2플라즈마 세정공정을 병행한 공정을 이용여 식각할 경우 식각된 면의 Rms roughness는 1.6 Å 정도로서 기존의 공정방법에 비해 많게는 약 7-8 배의 표면 거칠기 감소 효과를 나타내었으며 이러한 효과는 MESFET 와 같은 SiC 소자의 성능 특성에 직접적인 영향을 미친다. 에칭속도 또한, CHF3를 주 식각가스로 사용한 식각 공정의 결과들 중 우수한 750 Å/min 값을 나타내었다.
도면 2는 상기의 공정중에서 도 1c와 도 1d의 공정을 수행할 수 있는 RIE 장치도를 나타낸 것이다. 챔버(11)를 열어 SiC 웨이퍼를 로딩시키고 터보 펌프를 이용하여 챔버(14) 내부를 진공분위기로 전환하였다. 13.56 MHz에서 구동하는 RF 전력 공급기(9)를 이용한 RF 소스와 혼합가스의 일정량을 주입(8)시켜 주어 플라즈마를 형성시킨 후 RF 전극(10)을 통해 가속된 이온들이 일정한 조건에서 식각 공정을 수행한다. 플라즈마를 이용하면 챔버(11) 내부에 다량의 중성 라디칼과 이온을 만들어 낼 수 있다. 이때 중성 라디칼은 화학적 식각을 일으키게 되고, 이온은 self bias에 의해 가속되어 이온충격에 기여하게 된다. 이러한 이온충격은 중성 라디칼에 의한 화학적 식각 반응에 활성화 에너지를 공급하여 특정방향에 우세하게 식각을 일으키고 식각의 비등방도에 기여하게 된다.
이상과 같은 본 발명은 기존의 잔류물이 존재하지 않은 에칭된 SiC 표면(5)을 구현하기 위해 H2가스를 첨가한 식각공정을 수행함으로써 거칠기는 개선되었지만 에칭속도는 감소하였다. 그러나, CHF3/O2혼합가스 식각 후 O2플라즈마 식각을 병행하여 기존의 CHF3/O2에칭만을 수행한 공정의 에칭속도 보다 3-4 배 증가한 750 Å/min 정도의 우수한 에칭속도 구현과 동시에 아무런 처리를 하지 않은 SiC 기판의 거칠기인 약 6 Å 정도 보다 약 3-4 배 감소하였고, O2플라즈마 에칭을 병행하지 않은 에칭보다 2-3 배정도 감소한 1.6 Å 정도의 표면 거칠기 개선 효과를 나타내었으며, 이러한 효과는 MESFET 와 같은 SiC 소자의 메사 패턴형성뿐만 아니라 정확한 영역지정이 요구되는 리세스 구조 형성에 응용하여 성능특성에 직접적인 영향을 미치는 효과가 있다.

Claims (1)

  1. SiC 에피층은 H2SO4: H2O2= 4 : 1 용액을 이용해 표면의 오염물질을 제거하고, 생성된 자연 산화물을 희석된 불산( HF : H2O = 1 : 10 ) 용액으로 제거하는 표면 세정 및 산화물 제거단계;
    SiC 에피층에 식각시키고자 하는 부분을 제외한 표면에 금속을 증착하기 위한 사진식각공정으로 PR 패턴(3)을 형성하고, 상기 SiC 에피층에 마스크를 형성하기 위한 Ni을 증착시켜 금속 마스크(4)를 형성하는 마스크 형성단계;
    RIE(reactive ion etching) 시스템의 챔버 내에 SiC 웨이퍼를 로딩하고 RF 전력, 압력, CHF3/O2총 가스 유량 등의 공정 변수들을 조정하여 식각 공정을 수행하는 건식 식각 공정 단계;
    에칭된 SiC 표면(5)에 존재하는 잔류물을 제거하기 위해 O2플라즈마를 통해 식각 공정을 수행하는 O2플라즈마 공정 단계;
    Ni 금속 마스크(4)를 NHO3: CH3COOH : H2SO4로 이루어진 용액에서 Ni 금속을 제거하는 마스크 제거 단계;를 포함하는 것을 특징으로 하는 F 계열의 혼합 가스를 이용한 SiC 건식식각 공정.
KR10-2001-0006171A 2001-02-08 2001-02-08 고효율 SiC 소자제작을 위한 건식식각 공정 KR100373460B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0006171A KR100373460B1 (ko) 2001-02-08 2001-02-08 고효율 SiC 소자제작을 위한 건식식각 공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0006171A KR100373460B1 (ko) 2001-02-08 2001-02-08 고효율 SiC 소자제작을 위한 건식식각 공정

Publications (2)

Publication Number Publication Date
KR20020066011A true KR20020066011A (ko) 2002-08-14
KR100373460B1 KR100373460B1 (ko) 2003-02-25

Family

ID=27693736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0006171A KR100373460B1 (ko) 2001-02-08 2001-02-08 고효율 SiC 소자제작을 위한 건식식각 공정

Country Status (1)

Country Link
KR (1) KR100373460B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104599949A (zh) * 2014-12-30 2015-05-06 上海师范大学 基于SiC衬底片深刻蚀光滑表面的加工工艺
CN108074903A (zh) * 2016-11-15 2018-05-25 新光电气工业株式会社 引线框架和电子元件装置
CN110746119A (zh) * 2019-11-19 2020-02-04 成都西偌帕斯光电科技有限责任公司 用于镜头保护片的蚀刻装置和基于该装置的蚀刻方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB202014733D0 (en) * 2020-09-18 2020-11-04 Oxford Instruments Nanotechnology Tools Ltd Method of preparing a silicon carbide wafer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104599949A (zh) * 2014-12-30 2015-05-06 上海师范大学 基于SiC衬底片深刻蚀光滑表面的加工工艺
CN108074903A (zh) * 2016-11-15 2018-05-25 新光电气工业株式会社 引线框架和电子元件装置
CN110746119A (zh) * 2019-11-19 2020-02-04 成都西偌帕斯光电科技有限责任公司 用于镜头保护片的蚀刻装置和基于该装置的蚀刻方法

Also Published As

Publication number Publication date
KR100373460B1 (ko) 2003-02-25

Similar Documents

Publication Publication Date Title
US4981551A (en) Dry etching of silicon carbide
US9355856B2 (en) V trench dry etch
US4865685A (en) Dry etching of silicon carbide
JP5933694B2 (ja) ホウ素炭素膜をドライストリッピングする方法
JP2018516458A (ja) 高アスペクト比ビアの洗浄
US8372756B2 (en) Selective etching of silicon dioxide compositions
KR100255405B1 (ko) 드라이에칭방법
JPH11238793A (ja) 多孔質珪素SiCパターン化法
KR20030066673A (ko) 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법
JPH08264510A (ja) シリコン窒化膜のエッチング方法およびエッチング装置
KR20010042106A (ko) 고밀도 플라즈마 공정 시스템에서 기판의 실리콘층에트렌치를 형성하는 기술
KR100382720B1 (ko) 반도체 식각 장치 및 이를 이용한 반도체 소자의 식각 방법
KR19980032466A (ko) 하드 마스크를 사용한 트랜지스터 게이트 에칭방법
JPS60117631A (ja) 化合物半導体のドライエッチング方法
US9780000B2 (en) Method for forming spacers for a transitor gate
US4678539A (en) Dry-etching method
KR100794477B1 (ko) 규소를 플라즈마 에칭하는 방법
JP2005056868A (ja) 炭化珪素半導体装置の製造方法
WO2003056617A1 (fr) Procede de gravure et dispositif de gravure au plasma
KR100373460B1 (ko) 고효율 SiC 소자제작을 위한 건식식각 공정
KR20200102617A (ko) 산화 갈륨의 표면 처리 방법
US6900104B1 (en) Method of forming offset spacer manufacturing for critical dimension precision
US10283370B1 (en) Silicon addition for silicon nitride etching selectivity
JPH04208528A (ja) 半導体装置の製造方法
JPH0121230B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080211

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee