JPH11238793A - 多孔質珪素ＳｉＣパターン化法 - Google Patents
多孔質珪素ＳｉＣパターン化法Info
- Publication number
- JPH11238793A JPH11238793A JP10354810A JP35481098A JPH11238793A JP H11238793 A JPH11238793 A JP H11238793A JP 10354810 A JP10354810 A JP 10354810A JP 35481098 A JP35481098 A JP 35481098A JP H11238793 A JPH11238793 A JP H11238793A
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- porous silicon
- layer
- sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021426 porous silicon Inorganic materials 0.000 title claims abstract description 81
- 238000000059 patterning Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 50
- 239000003792 electrolyte Substances 0.000 claims abstract description 18
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 52
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 51
- 238000005530 etching Methods 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 5
- 239000002243 precursor Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052710 silicon Inorganic materials 0.000 abstract description 15
- 239000010703 silicon Substances 0.000 abstract description 15
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 abstract description 10
- 238000002048 anodisation reaction Methods 0.000 abstract description 9
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 abstract description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 5
- 229910000077 silane Inorganic materials 0.000 abstract description 5
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 abstract description 5
- 239000012686 silicon precursor Substances 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 28
- 238000004519 manufacturing process Methods 0.000 description 23
- 238000007743 anodising Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 11
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 10
- 239000011148 porous material Substances 0.000 description 10
- 229910021332 silicide Inorganic materials 0.000 description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 10
- 238000009413 insulation Methods 0.000 description 7
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000004094 surface-active agent Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 150000002926 oxygen Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 241000233855 Orchidaceae Species 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 150000001485 argon Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005424 photoluminescence Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】
【課題】 珪素基体（１００）中に多孔質珪素領域（１
０６）を選択的に形成する方法を提供する。 【解決手段】 ＳｉＣのマスク層（１０４）を、トリメ
チルシラン、シラン／メタン、又はテトラメチルシラン
のような有機珪素前駆物質ガスを用いて２００〜５００
℃の温度でＰＥＣＶＤにより基体（１００）上に蒸着す
る。次にＳｉＣのマスク層（１０４）をパターン化しエ
ッチングして基体（１００）の多孔質珪素が望まれる領
域を露出する。アノード処理工程を行い、基体の領域を
多孔質珪素（１０６）へ転化する。ＳｉＣマスク層（１
０４）は、殆ど又は全く劣化することなくアノード処理
工程のＨＦ電解質に耐える。
０６）を選択的に形成する方法を提供する。 【解決手段】 ＳｉＣのマスク層（１０４）を、トリメ
チルシラン、シラン／メタン、又はテトラメチルシラン
のような有機珪素前駆物質ガスを用いて２００〜５００
℃の温度でＰＥＣＶＤにより基体（１００）上に蒸着す
る。次にＳｉＣのマスク層（１０４）をパターン化しエ
ッチングして基体（１００）の多孔質珪素が望まれる領
域を露出する。アノード処理工程を行い、基体の領域を
多孔質珪素（１０６）へ転化する。ＳｉＣマスク層（１
０４）は、殆ど又は全く劣化することなくアノード処理
工程のＨＦ電解質に耐える。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に半導体装置
（半導体素子）中に多孔質珪素領域を形成する分野に関
し、詳しくは多孔質珪素領域を形成するためのパターン
化法に関する。
（半導体素子）中に多孔質珪素領域を形成する分野に関
し、詳しくは多孔質珪素領域を形成するためのパターン
化法に関する。
【０００２】
【従来の技術】多孔質珪素（ＰＳ）は、それを種々の用
途に有用なものにする低い誘電率及び大きな抵抗率を有
する。報告されている幾つかの用途には、電力装置を他
の回路及びオプトエレクトロニクス／ホトルミネッセン
スから絶縁することが含まれる。ＰＳはフッ化水素酸及
びメタノールの溶液中で珪素ウェーハをアノード酸化す
ることにより形成する。鏡面状表面を有する均一で厚い
（１００μｍ）フイルムは、１５分で製造し得る。ＰＳ
フイルム構造体は、珪素ウェーハの配向を維持する単結
晶珪素マトリックス中の相互に連続した気孔を有する。
気孔分率は、アノード処理条件の関数であり、典型的に
は３０％〜５０％の範囲である。
途に有用なものにする低い誘電率及び大きな抵抗率を有
する。報告されている幾つかの用途には、電力装置を他
の回路及びオプトエレクトロニクス／ホトルミネッセン
スから絶縁することが含まれる。ＰＳはフッ化水素酸及
びメタノールの溶液中で珪素ウェーハをアノード酸化す
ることにより形成する。鏡面状表面を有する均一で厚い
（１００μｍ）フイルムは、１５分で製造し得る。ＰＳ
フイルム構造体は、珪素ウェーハの配向を維持する単結
晶珪素マトリックス中の相互に連続した気孔を有する。
気孔分率は、アノード処理条件の関数であり、典型的に
は３０％〜５０％の範囲である。
【０００３】ＰＳの気孔構造は、出発珪素ウェーハのド
ーピング量により決定される。変質する程ドープしたｎ
−型又はｐ−型珪素では、その構造は珪素ウェーハ表面
に対し垂直に走る多くの長い気孔からなり、それら気孔
の側面には多くの小さな「バッド(bud，芽）」が存在
し、それらが分岐を生ずる結果になることがある。僅か
にドープしたｎ−型又はｐ−型珪素では、気孔構造は、
相互に連続した空洞が明らかに無作為的に分布したもの
からなる。気孔分率が５０％の場合、僅かにドープした
材料中の気孔の大きさは５０Åの範囲にあるが、変質す
るほどドープした材料の気孔の大きさは１５０Åであ
る。気孔の側壁が一度び形成されると、それらは更にア
ノード処理されることに対し、著しい抵抗性をもつよう
になる。アノード処理の開始時には、半導体・電解質界
面領域の不均質性が、電流の流れの局在化及び気孔の発
生をもたらす。気孔間の珪素は欠乏し、従って、電解質
及び本体珪素と比較して抵抗性が高くなる（＞１０5 Ω
・ｃｍ）。これは、気孔中の電解質を通って優先的に電
流が流れる結果になり、気孔先端でのみ反応を起こすこ
とになる。
ーピング量により決定される。変質する程ドープしたｎ
−型又はｐ−型珪素では、その構造は珪素ウェーハ表面
に対し垂直に走る多くの長い気孔からなり、それら気孔
の側面には多くの小さな「バッド(bud，芽）」が存在
し、それらが分岐を生ずる結果になることがある。僅か
にドープしたｎ−型又はｐ−型珪素では、気孔構造は、
相互に連続した空洞が明らかに無作為的に分布したもの
からなる。気孔分率が５０％の場合、僅かにドープした
材料中の気孔の大きさは５０Åの範囲にあるが、変質す
るほどドープした材料の気孔の大きさは１５０Åであ
る。気孔の側壁が一度び形成されると、それらは更にア
ノード処理されることに対し、著しい抵抗性をもつよう
になる。アノード処理の開始時には、半導体・電解質界
面領域の不均質性が、電流の流れの局在化及び気孔の発
生をもたらす。気孔間の珪素は欠乏し、従って、電解質
及び本体珪素と比較して抵抗性が高くなる（＞１０5 Ω
・ｃｍ）。これは、気孔中の電解質を通って優先的に電
流が流れる結果になり、気孔先端でのみ反応を起こすこ
とになる。
【０００４】一般に用いられている室の構造は、図１に
例示してある。珪素ウェーハ１０は前半電池１２と後電
池１４とを分離し、夫々は白金電極１６及びポンプ供給
電解質１８を有する。ＰＳフイルムはウェーハのアノー
ド側に形成され、珪素は後電池中のカソードであり、反
応しない。ＰＳ構造体に影響を与える最も重要な変数
は、（１）基体のドーピング型及びドーピング量、
（２）ＨＦ濃度（１０〜４８％）、及び（３）電流密度
（典型的には１〜１００ｍＡ／ｃｍ2 ）である。基体抵
抗率を一定とした場合、ＨＦ濃度と電流密度との種々の
組合せを用いて同様なフイルム気孔率を生じさせること
ができる。気孔率は一般に電流密度の増大及びＨＦ濃度
の減少と共に増大する。多孔質珪素は大きな内部表面積
を有するが、これらの表面上に見出される不純物（酸
素、炭素、フッ素及び水素）は、後の前端処理に対し、
大きな問題を与えるべきではない。
例示してある。珪素ウェーハ１０は前半電池１２と後電
池１４とを分離し、夫々は白金電極１６及びポンプ供給
電解質１８を有する。ＰＳフイルムはウェーハのアノー
ド側に形成され、珪素は後電池中のカソードであり、反
応しない。ＰＳ構造体に影響を与える最も重要な変数
は、（１）基体のドーピング型及びドーピング量、
（２）ＨＦ濃度（１０〜４８％）、及び（３）電流密度
（典型的には１〜１００ｍＡ／ｃｍ2 ）である。基体抵
抗率を一定とした場合、ＨＦ濃度と電流密度との種々の
組合せを用いて同様なフイルム気孔率を生じさせること
ができる。気孔率は一般に電流密度の増大及びＨＦ濃度
の減少と共に増大する。多孔質珪素は大きな内部表面積
を有するが、これらの表面上に見出される不純物（酸
素、炭素、フッ素及び水素）は、後の前端処理に対し、
大きな問題を与えるべきではない。
【０００５】種々のマスク材料を用いて選択的アノード
処理が行われてきた。ＰＳ領域を定めるのに二つの方法
が用いられてきた：（１）アノード処理を阻止するため
のイオン照射及び（２）種々のマスク層と組合せた慣用
的ホトリトグラフ。イオン照射を用いると単結晶珪素領
域を損傷する。この損傷は後の処理により除去しなけれ
ばならない。慣用的ホトリトグラフ及びマスク層につい
ては、１５分程度継続するアノード処理工程中、ＨＦの
存在化で腐食せず、標準的処理と両立するマスク材料を
見つけることは困難である。幾つかのマスク材料が提案
されてきた。これらには窒化珪素、ＭＯＣＶＤ ＧａＡ
ｓ、ＲＴＣＶＤ ＳｉＣ、及びＬＰＣＶＤ ＳｉＣが含
まれる。合理的な厚さの窒化珪素が、厚い多孔質珪素領
域のために必要な時間の間、ＨＦに耐えることができる
かどうかは明らかではない。ＧａＡｓ及びＳｉＣはＨＦ
に耐えることができるが、提案されたＭＯＣＶＤ Ｇａ
Ａｓ、ＲＴＣＶＤ ＳｉＣ、及びＬＰＣＶＤ ＳｉＣ法
は高温（６００〜１３００℃）で行われる。これらの高
温は工程連続化問題を与える。従って、大量生産と両立
することができる選択的アノード処理法を実証すること
が依然として求められている。
処理が行われてきた。ＰＳ領域を定めるのに二つの方法
が用いられてきた：（１）アノード処理を阻止するため
のイオン照射及び（２）種々のマスク層と組合せた慣用
的ホトリトグラフ。イオン照射を用いると単結晶珪素領
域を損傷する。この損傷は後の処理により除去しなけれ
ばならない。慣用的ホトリトグラフ及びマスク層につい
ては、１５分程度継続するアノード処理工程中、ＨＦの
存在化で腐食せず、標準的処理と両立するマスク材料を
見つけることは困難である。幾つかのマスク材料が提案
されてきた。これらには窒化珪素、ＭＯＣＶＤ ＧａＡ
ｓ、ＲＴＣＶＤ ＳｉＣ、及びＬＰＣＶＤ ＳｉＣが含
まれる。合理的な厚さの窒化珪素が、厚い多孔質珪素領
域のために必要な時間の間、ＨＦに耐えることができる
かどうかは明らかではない。ＧａＡｓ及びＳｉＣはＨＦ
に耐えることができるが、提案されたＭＯＣＶＤ Ｇａ
Ａｓ、ＲＴＣＶＤ ＳｉＣ、及びＬＰＣＶＤ ＳｉＣ法
は高温（６００〜１３００℃）で行われる。これらの高
温は工程連続化問題を与える。従って、大量生産と両立
することができる選択的アノード処理法を実証すること
が依然として求められている。
【０００６】
【発明が解決しようとする課題】珪素基体多孔質珪素領
域を選択的に形成する方法をここに開示する。本発明
は、多孔質珪素領域を形成するための低温法を与えるこ
とに、その長所がある。本発明の別の長所は、アノード
処理工程と両立することができ、アノード処理工程で用
いるＨＦにより除去されないマスク材料を与えることで
ある。
域を選択的に形成する方法をここに開示する。本発明
は、多孔質珪素領域を形成するための低温法を与えるこ
とに、その長所がある。本発明の別の長所は、アノード
処理工程と両立することができ、アノード処理工程で用
いるＨＦにより除去されないマスク材料を与えることで
ある。
【０００７】これら及び他の利点は図面と関連させて明
細書を参照した当業者には明らかになるであろう。
細書を参照した当業者には明らかになるであろう。
【０００８】
【課題を解決するための手段】シラン／メタン、トリメ
チルシラン、テトラメチルシラン、又は他の有機珪素前
駆物質ガスを用いて２００〜５００℃の温度でＲＥＣＶ
Ｄを行うことにより基体上にＳｉＣの層を蒸着する。次
にＳｉＣ層をパターン化し、基体の多孔質珪素が望まれ
る領域を露出する。アノード処理工程を行って基体のそ
の領域を多孔質珪素へ転化する。
チルシラン、テトラメチルシラン、又は他の有機珪素前
駆物質ガスを用いて２００〜５００℃の温度でＲＥＣＶ
Ｄを行うことにより基体上にＳｉＣの層を蒸着する。次
にＳｉＣ層をパターン化し、基体の多孔質珪素が望まれ
る領域を露出する。アノード処理工程を行って基体のそ
の領域を多孔質珪素へ転化する。
【０００９】
【発明の実施の形態】本発明は、基体にトランジスタを
形成した後、基体に多孔質珪素の領域を選択的に形成す
る方法にある。そのようなものとして、本発明は下に論
ずるように、ＩＣ及び集積ＳｉＰＣ板の両方で受動ＲＦ
（無線周波）部品を基体から絶縁することにより、ＲＦ
用途に対し非常に有利になると考えられる。
形成した後、基体に多孔質珪素の領域を選択的に形成す
る方法にある。そのようなものとして、本発明は下に論
ずるように、ＩＣ及び集積ＳｉＰＣ板の両方で受動ＲＦ
（無線周波）部品を基体から絶縁することにより、ＲＦ
用途に対し非常に有利になると考えられる。
【００１０】多孔質珪素（ＰＳ）の製造は、非常に酸性
の電解質浴中での湿式アノードエッチング処理を含む。
電解質は、典型的にはＨＦ、Ｈ2 Ｏ、及びエタノール又
はメタノールのような表面活性剤の組合せである。ｐＨ
レベルは屡々１より小さい。選択的ＰＳ形成の場合、予
め成長させた構造体（即ち、トランジスタ）をアノード
処理中表面から除去されないようにするため、マスキン
グ工程が必要である。
の電解質浴中での湿式アノードエッチング処理を含む。
電解質は、典型的にはＨＦ、Ｈ2 Ｏ、及びエタノール又
はメタノールのような表面活性剤の組合せである。ｐＨ
レベルは屡々１より小さい。選択的ＰＳ形成の場合、予
め成長させた構造体（即ち、トランジスタ）をアノード
処理中表面から除去されないようにするため、マスキン
グ工程が必要である。
【００１１】本発明の重要な特徴はマスク層の選択及び
形成である。問題は、ホトレジスト、窒化珪素等の典型
的なマスク材料が、ＨＦの存在化で安定性が悪いことで
ある。従って、本発明は、製造段階でのＩＣ処理と両立
することができる新しい方法を用いて蒸着した炭化珪素
（ＳｉＣ）を用いる。
形成である。問題は、ホトレジスト、窒化珪素等の典型
的なマスク材料が、ＨＦの存在化で安定性が悪いことで
ある。従って、本発明は、製造段階でのＩＣ処理と両立
することができる新しい方法を用いて蒸着した炭化珪素
（ＳｉＣ）を用いる。
【００１２】図２は、トランジスタ１０２が中に形成さ
れた基体１００の断面を示す。マスク層１０４は、ＰＳ
１０６が望まれる領域を除き、基体１００及びトランジ
スタ１０２の上に配置されている。マスク層１０４は、
シラン／メタン、トリメチルシラン、又はテトラメチル
シランのような有機珪素ガスを用いたＰＥＣＶＤ（プラ
ズマ増速化学蒸着）により蒸着した無定形ＳｉＣ：Ｈ層
からなる。マスク層１０４は炭素に富み、５００Åの厚
さのフイルムは、観察できるような劣化を起こすことな
く、少なくとも１８時間ＨＦ電解質環境に耐えることが
できる。基体温度は３５０℃を越えないことが必要であ
り、典型的には希望のフイルム特性により２５０℃〜３
５０℃である。蒸着速度は２００Å／分より大きく、良
好なステップカバレージ(step coverage）を与える。フ
イルム応力は、周囲圧力を変えることにより−１００〜
＋２００ＭＰａに調節することができる。従って、有機
珪素前駆物質ガスＰＥＣＶＤ法を用いて蒸着した無定形
ＳｉＣ：Ｈ層からなるマスク層は、他の従来法のマスク
材料で起きるＨＦ環境に耐える問題を解決し、一層低い
蒸着温度を用いることにより、従来法のＳｉＣ蒸着法で
起きる工程連続化問題を解決する。
れた基体１００の断面を示す。マスク層１０４は、ＰＳ
１０６が望まれる領域を除き、基体１００及びトランジ
スタ１０２の上に配置されている。マスク層１０４は、
シラン／メタン、トリメチルシラン、又はテトラメチル
シランのような有機珪素ガスを用いたＰＥＣＶＤ（プラ
ズマ増速化学蒸着）により蒸着した無定形ＳｉＣ：Ｈ層
からなる。マスク層１０４は炭素に富み、５００Åの厚
さのフイルムは、観察できるような劣化を起こすことな
く、少なくとも１８時間ＨＦ電解質環境に耐えることが
できる。基体温度は３５０℃を越えないことが必要であ
り、典型的には希望のフイルム特性により２５０℃〜３
５０℃である。蒸着速度は２００Å／分より大きく、良
好なステップカバレージ(step coverage）を与える。フ
イルム応力は、周囲圧力を変えることにより−１００〜
＋２００ＭＰａに調節することができる。従って、有機
珪素前駆物質ガスＰＥＣＶＤ法を用いて蒸着した無定形
ＳｉＣ：Ｈ層からなるマスク層は、他の従来法のマスク
材料で起きるＨＦ環境に耐える問題を解決し、一層低い
蒸着温度を用いることにより、従来法のＳｉＣ蒸着法で
起きる工程連続化問題を解決する。
【００１３】本発明の第一の態様による選択的ＰＳ領域
を形成するための方法を次に更に詳細に論ずる。この態
様では、ＳｉＣマスク層１０４をトランジスタ珪化物工
程後に蒸着し、接点を作ろうとする領域から除去されな
いようにする。図３Ａに関し、装置を処理して絶縁領域
１０８及びトランジスタ１０２を形成する。トランジス
タ１０２は珪化物（シリサイド）１１０の形成及びアニ
ーリング（Ｔｉ又はＷ）により製造する。絶縁領域１０
８はフィールド酸化膜領域として示されている。しか
し、それらは別法として、浅いトレンチ絶縁ＳＴＩのよ
うな別の型の絶縁でもよい。ＳＴＩの場合、ＳＴＩ平面
化による処理及び研磨停止層をエッチングして下の酸化
物層を残す。
を形成するための方法を次に更に詳細に論ずる。この態
様では、ＳｉＣマスク層１０４をトランジスタ珪化物工
程後に蒸着し、接点を作ろうとする領域から除去されな
いようにする。図３Ａに関し、装置を処理して絶縁領域
１０８及びトランジスタ１０２を形成する。トランジス
タ１０２は珪化物（シリサイド）１１０の形成及びアニ
ーリング（Ｔｉ又はＷ）により製造する。絶縁領域１０
８はフィールド酸化膜領域として示されている。しか
し、それらは別法として、浅いトレンチ絶縁ＳＴＩのよ
うな別の型の絶縁でもよい。ＳＴＩの場合、ＳＴＩ平面
化による処理及び研磨停止層をエッチングして下の酸化
物層を残す。
【００１４】もし望むならば、光学的酸化物層（図示さ
れていない）を、この時点で蒸着してもよい。この酸化
物層は、例えばＰＥＴＥＯＳ又はＬＰＣＶＤ ＴＥＯＳ
により５，０００〜１０，０００Åの程度の厚さまで蒸
着する。
れていない）を、この時点で蒸着してもよい。この酸化
物層は、例えばＰＥＴＥＯＳ又はＬＰＣＶＤ ＴＥＯＳ
により５，０００〜１０，０００Åの程度の厚さまで蒸
着する。
【００１５】次に、図３Ｂに示したように、レジスト層
１１２を表面上に形成する。レジスト層１１２は、図３
Ｃに示すようにパターン化し、絶縁領域１０８の領域１
１４を露出する。領域１１４は希望するＰＳ部位の上に
位置する。次に絶縁領域１０８の酸化物をエッチング
し、図３Ｄに示すように、４５°の程度の傾斜をした側
壁を残す。これは、例えば、次の二つのやり方の一方で
達成することができる： （１）ＣＦ4/Ｏ2 又はそれと同等なものを用いた等方性
プラズマエッチング、又は（２）ＨＦ脱グレーズ(degla
ze，つや消し処理）。レジスト層１１２を、次に標準的
アッシュ／クリーンナップ(ash/cleanup）法を用いて除
去する。
１１２を表面上に形成する。レジスト層１１２は、図３
Ｃに示すようにパターン化し、絶縁領域１０８の領域１
１４を露出する。領域１１４は希望するＰＳ部位の上に
位置する。次に絶縁領域１０８の酸化物をエッチング
し、図３Ｄに示すように、４５°の程度の傾斜をした側
壁を残す。これは、例えば、次の二つのやり方の一方で
達成することができる： （１）ＣＦ4/Ｏ2 又はそれと同等なものを用いた等方性
プラズマエッチング、又は（２）ＨＦ脱グレーズ(degla
ze，つや消し処理）。レジスト層１１２を、次に標準的
アッシュ／クリーンナップ(ash/cleanup）法を用いて除
去する。
【００１６】上記酸化物パターン化及びエッチング工程
は、別法として、トランジスタ形成前に行ってもよいこ
とは当業者に明らかであろう。
は、別法として、トランジスタ形成前に行ってもよいこ
とは当業者に明らかであろう。
【００１７】硼素又は同様なドーパントのｐ＋拡散は、
トランジスタ形成前に行い、ｐ-epiをｐ＋ｗ（０．０１
Ω・ｃｍの程度の抵抗率）に転化する。もし必要なら
ば、次に硼素又は同様なドーパントで汚染された酸化物
を除去する脱グレーズを行い、パッド酸化物を１００〜
５００Åの程度の厚さまで再び成長させる。
トランジスタ形成前に行い、ｐ-epiをｐ＋ｗ（０．０１
Ω・ｃｍの程度の抵抗率）に転化する。もし必要なら
ば、次に硼素又は同様なドーパントで汚染された酸化物
を除去する脱グレーズを行い、パッド酸化物を１００〜
５００Åの程度の厚さまで再び成長させる。
【００１８】図３Ｅに関し、ＳｉＣ：Ｈのマスク層１０
４を構造体の上に蒸着する。層１０４は、典型的には１
０００Å〜５０００Åの範囲の厚さを有する。次の方法
を用いることができる：シラン／メタン、トリメチルシ
ラン、テトラメチルシラン、他の有機珪素前駆物質ガ
ス、及びＡｒ又はＨｅをキャリヤーガスとして用いたＰ
ＥＣＶＤ。圧力は５トールの程度でよい。ガス流量は、
５００〜５０００ｓｃｃｍの範囲でよい。ＲＦ電力密度
は２Ｗ／ｃｍ2 （１３．５６ＭＨｚ）の程度でよい。基
体温度は、２００〜５００℃の範囲にある。もし望むな
らば、二重の蒸着工程を用い（同じ条件を用いて）欠陥
を減少させるようにしてもよい。
４を構造体の上に蒸着する。層１０４は、典型的には１
０００Å〜５０００Åの範囲の厚さを有する。次の方法
を用いることができる：シラン／メタン、トリメチルシ
ラン、テトラメチルシラン、他の有機珪素前駆物質ガ
ス、及びＡｒ又はＨｅをキャリヤーガスとして用いたＰ
ＥＣＶＤ。圧力は５トールの程度でよい。ガス流量は、
５００〜５０００ｓｃｃｍの範囲でよい。ＲＦ電力密度
は２Ｗ／ｃｍ2 （１３．５６ＭＨｚ）の程度でよい。基
体温度は、２００〜５００℃の範囲にある。もし望むな
らば、二重の蒸着工程を用い（同じ条件を用いて）欠陥
を減少させるようにしてもよい。
【００１９】次に、第二レジストマスク１１６をＳｉＣ
マスク層１０４の上に形成する。第二レジストマスク１
１６は、図３Ｆに示したように、ＰＳ領域が望まれる場
所のほぼ中心部にＳｉＣマスク層１０４の一部分１１８
を露出する。露出した部分１１８は、希望のＰＳ領域の
幅よりもかなり小さい。部分１１８の大きさと希望のＰ
Ｓ領域との間の関係は、ＰＳ形成工程のパラメータに基
づき最適にする。
マスク層１０４の上に形成する。第二レジストマスク１
１６は、図３Ｆに示したように、ＰＳ領域が望まれる場
所のほぼ中心部にＳｉＣマスク層１０４の一部分１１８
を露出する。露出した部分１１８は、希望のＰＳ領域の
幅よりもかなり小さい。部分１１８の大きさと希望のＰ
Ｓ領域との間の関係は、ＰＳ形成工程のパラメータに基
づき最適にする。
【００２０】図３Ｇに関し、ＳｉＣマスク層１０４の露
出部分１１８を除去する。ＳｉＣを除去する方法は当分
野で知られている。ＳｉＣマスク層１０４の部分１１８
を除去するための幾つかの方法の例は次の通りである。
（１）約３００ミリトール（ガス流量１０〜５０ｓｃｃ
ｍ）の室圧力及び約０．５〜１Ｗ／ｃｍ2 （１３．５６
ＭＨｚ）のＲＦ電力密度を用いたＣｌ2 によるエッチン
グ［このガスによる酸化物まで達するエッチングの選択
性は問題にならないであろう。１０：１のＳｉＯ2 に対
するＳｉＣの除去速度が達成されている］；（２）０〜
９０％のＯ2 分率、０〜２０ｓｃｃｍのＨ2 流量（フッ
素化Ｏ2 ガス流量１０〜５０ｓｃｃｍ）、約１０〜５０
ミリトールの室圧力、及び約０．５〜１Ｗ／ｃｍ2 （１
３．５６ＭＨｚ）のＲＦ電力密度を用いたＣＦ4/Ｏ2/Ｈ
2 によるエッチング；（３）０〜９０％のＯ2 分率、０
〜２０ｓｃｃｍのＨ2 流量（フッ素化Ｏ2 ガス流量１０
〜５０ｓｃｃｍ）、約１０〜５０ミリトールの室圧力、
及び約０．５〜１Ｗ／ｃｍ 2 （１３．５６ＭＨｚ）のＲ
Ｆ電力密度を用いたＳＦ6/Ｏ2/Ｈ2 によるエッチング；
及び（４）０〜５０％のＯ2 分率、０〜１００ｓｃｃｍ
のＨ2 流量（フッ素化Ａｒガス流量５０〜２００ｓｃｃ
ｍ）、約１０〜５０ミリトールの室圧力、及び約０．５
〜１Ｗ／ｃｍ2 （１３．５６ＭＨｚ）のＲＦ電力密度を
用いたＣＨＦ 3/ＣＦ4/Ａｒ /Ｏ2/Ｈ2 によるエッチン
グ。次に第二レジスト層１１８を除去する。
出部分１１８を除去する。ＳｉＣを除去する方法は当分
野で知られている。ＳｉＣマスク層１０４の部分１１８
を除去するための幾つかの方法の例は次の通りである。
（１）約３００ミリトール（ガス流量１０〜５０ｓｃｃ
ｍ）の室圧力及び約０．５〜１Ｗ／ｃｍ2 （１３．５６
ＭＨｚ）のＲＦ電力密度を用いたＣｌ2 によるエッチン
グ［このガスによる酸化物まで達するエッチングの選択
性は問題にならないであろう。１０：１のＳｉＯ2 に対
するＳｉＣの除去速度が達成されている］；（２）０〜
９０％のＯ2 分率、０〜２０ｓｃｃｍのＨ2 流量（フッ
素化Ｏ2 ガス流量１０〜５０ｓｃｃｍ）、約１０〜５０
ミリトールの室圧力、及び約０．５〜１Ｗ／ｃｍ2 （１
３．５６ＭＨｚ）のＲＦ電力密度を用いたＣＦ4/Ｏ2/Ｈ
2 によるエッチング；（３）０〜９０％のＯ2 分率、０
〜２０ｓｃｃｍのＨ2 流量（フッ素化Ｏ2 ガス流量１０
〜５０ｓｃｃｍ）、約１０〜５０ミリトールの室圧力、
及び約０．５〜１Ｗ／ｃｍ 2 （１３．５６ＭＨｚ）のＲ
Ｆ電力密度を用いたＳＦ6/Ｏ2/Ｈ2 によるエッチング；
及び（４）０〜５０％のＯ2 分率、０〜１００ｓｃｃｍ
のＨ2 流量（フッ素化Ａｒガス流量５０〜２００ｓｃｃ
ｍ）、約１０〜５０ミリトールの室圧力、及び約０．５
〜１Ｗ／ｃｍ2 （１３．５６ＭＨｚ）のＲＦ電力密度を
用いたＣＨＦ 3/ＣＦ4/Ａｒ /Ｏ2/Ｈ2 によるエッチン
グ。次に第二レジスト層１１８を除去する。
【００２１】次に図３Ｈに示したように、ＰＳ領域１０
６をアノード処理により形成する。ＰＳ領域１０６の厚
さは１０μｍと恐らくウエーハの厚さとの間で用途によ
り変化する。典型的には、ＰＳ領域１０６は１０〜２０
０μｍの範囲にある。適当なアノード処理法は当分野で
知られている。例えば、一定の気孔率は４５〜７０％の
範囲にあり、電流密度は３０〜１００ｍＡ／ｃｍ2 の範
囲にある。電解質は〔４９％ＨＦ〕＋〔エタノール等の
表面活性剤〕でもよい。
６をアノード処理により形成する。ＰＳ領域１０６の厚
さは１０μｍと恐らくウエーハの厚さとの間で用途によ
り変化する。典型的には、ＰＳ領域１０６は１０〜２０
０μｍの範囲にある。適当なアノード処理法は当分野で
知られている。例えば、一定の気孔率は４５〜７０％の
範囲にあり、電流密度は３０〜１００ｍＡ／ｃｍ2 の範
囲にある。電解質は〔４９％ＨＦ〕＋〔エタノール等の
表面活性剤〕でもよい。
【００２２】別法として、図３Ｉに示すように、上のＰ
Ｓ層１０６ａ及び下のＰＳ層１０６ｂを形成するのに二
つの連続電流工程を用いる。ＰＳ層１０６ａは、０．２
〜１μｍの範囲の厚さを有し、２５〜４０％の範囲の気
孔率を有する。これは、１〜５ｍＡ／ｃｍ2 の範囲の電
流密度を用いて達成することができる。ＰＳ層１０６ｂ
は、１０μｍから恐らくウエーハの大きな厚さまでの範
囲の厚さを有し、４５〜７０％の範囲の一層大きな気孔
率を有する。これは３０〜１００ｍＡ／ｃｍ2の範囲の
電流密度を用いて達成することができる。両方とも電解
質は同じでもよい。例えば、〔４９％ＨＦ〕＋〔エタノ
ール等の表面活性剤〕（夫々約５０％の溶液）である。
Ｓ層１０６ａ及び下のＰＳ層１０６ｂを形成するのに二
つの連続電流工程を用いる。ＰＳ層１０６ａは、０．２
〜１μｍの範囲の厚さを有し、２５〜４０％の範囲の気
孔率を有する。これは、１〜５ｍＡ／ｃｍ2 の範囲の電
流密度を用いて達成することができる。ＰＳ層１０６ｂ
は、１０μｍから恐らくウエーハの大きな厚さまでの範
囲の厚さを有し、４５〜７０％の範囲の一層大きな気孔
率を有する。これは３０〜１００ｍＡ／ｃｍ2の範囲の
電流密度を用いて達成することができる。両方とも電解
質は同じでもよい。例えば、〔４９％ＨＦ〕＋〔エタノ
ール等の表面活性剤〕（夫々約５０％の溶液）である。
【００２３】もしｐ- ウエーハを用いるならば、アノー
ド処理工程は、禁止帯幅より大きな光学的放射線でウエ
ーハの後側を照射しながら行う。ウエーハを光に露出す
ることによりＳｉの抵抗率を低下する。
ド処理工程は、禁止帯幅より大きな光学的放射線でウエ
ーハの後側を照射しながら行う。ウエーハを光に露出す
ることによりＳｉの抵抗率を低下する。
【００２４】ＰＳ領域１０６を形成した後、ポリ金属誘
電体（ＰＭＤ）１２０を蒸着する。ＰＭＤ１２０は、Ｐ
ＥＣＶＤ ＴＥＯＳからなるのが典型的である。しか
し、別法として、当分野で知られている他のＰＭＤ材料
を窒化珪素又はＳｉＣと同様に用いることもできる。Ｓ
ｉＣを用いた場合、その工程も、トリメチルシラン（又
は他の有機珪素ガス）及びＡｒ又はＨｅキャリヤーガス
を用い、約５トールの圧力（ガス流量５００〜５０００
ｓｃｃｍ）、約２Ｗ／ｃｍ2 （１３．５６ＭＨｚ）のＲ
Ｆ電力密度、２００〜５００℃の基体温度を用いたＰＥ
ＣＶＤであるのがよい。
電体（ＰＭＤ）１２０を蒸着する。ＰＭＤ１２０は、Ｐ
ＥＣＶＤ ＴＥＯＳからなるのが典型的である。しか
し、別法として、当分野で知られている他のＰＭＤ材料
を窒化珪素又はＳｉＣと同様に用いることもできる。Ｓ
ｉＣを用いた場合、その工程も、トリメチルシラン（又
は他の有機珪素ガス）及びＡｒ又はＨｅキャリヤーガス
を用い、約５トールの圧力（ガス流量５００〜５０００
ｓｃｃｍ）、約２Ｗ／ｃｍ2 （１３．５６ＭＨｚ）のＲ
Ｆ電力密度、２００〜５００℃の基体温度を用いたＰＥ
ＣＶＤであるのがよい。
【００２５】次にＰＭＤ１２０をパターン化し、図３Ｊ
に示すように、ＰＭＤ１２０、ＳｉＣマスク層１０４、
及びもし存在するならば任意的酸化物層を通って珪化物
１１０までエッチングすることにより接触エッチングを
行う。ＳｉＣ及びＳｉＯ2 の両方を除去するエッチング
は、恐らく誘電体と珪化物との間の選択性が悪く、非常
に珪化物中までカットされ易くなるので、多段階エッチ
ングを用いるのが好ましい。多段階エッチングを用いな
いと、工程制御は悪くなることがある。
に示すように、ＰＭＤ１２０、ＳｉＣマスク層１０４、
及びもし存在するならば任意的酸化物層を通って珪化物
１１０までエッチングすることにより接触エッチングを
行う。ＳｉＣ及びＳｉＯ2 の両方を除去するエッチング
は、恐らく誘電体と珪化物との間の選択性が悪く、非常
に珪化物中までカットされ易くなるので、多段階エッチ
ングを用いるのが好ましい。多段階エッチングを用いな
いと、工程制御は悪くなることがある。
【００２６】次に処理を継続して金属相互接続層及び任
意の受動部品を形成する。基体から絶縁するため、これ
らの受動部品はＰＳ領域１０６の上に形成する。
意の受動部品を形成する。基体から絶縁するため、これ
らの受動部品はＰＳ領域１０６の上に形成する。
【００２７】本発明の第二の態様による選択的ＰＳ領域
の形成方法を、次に更に詳細に論ずる。この態様では、
ＳｉＣマスク層１０４をトランジスタ珪化物工程の後に
蒸着し、接点を作ろうとする領域から除去する。第一の
態様の場合と同様に、装置を処理し、絶縁領域１０８及
びトランジスタ１０２を形成する。トランジスタ１０２
は珪化物１１０の形成及びアニーリング（Ｔｉ又はＷ）
により製造する。絶縁領域１０８はフィールド酸化膜領
域として示されている。しかし、それらは別法として、
浅いトレンチ絶縁のような別の型の絶縁でもよい。
の形成方法を、次に更に詳細に論ずる。この態様では、
ＳｉＣマスク層１０４をトランジスタ珪化物工程の後に
蒸着し、接点を作ろうとする領域から除去する。第一の
態様の場合と同様に、装置を処理し、絶縁領域１０８及
びトランジスタ１０２を形成する。トランジスタ１０２
は珪化物１１０の形成及びアニーリング（Ｔｉ又はＷ）
により製造する。絶縁領域１０８はフィールド酸化膜領
域として示されている。しかし、それらは別法として、
浅いトレンチ絶縁のような別の型の絶縁でもよい。
【００２８】最初に、図４Ａに示したように、酸化物層
１１１を蒸着する。この態様では、この酸化物層は任意
的なものではなく、この方法で後でＳｉＣを除去するた
めに存在していなければならない。この酸化物層は、例
えばＰＥＴＥＯＳ又はＬＰＣＶＤ ＴＥＯＳにより１０
００Åの程度の厚さまで蒸着する。
１１１を蒸着する。この態様では、この酸化物層は任意
的なものではなく、この方法で後でＳｉＣを除去するた
めに存在していなければならない。この酸化物層は、例
えばＰＥＴＥＯＳ又はＬＰＣＶＤ ＴＥＯＳにより１０
００Åの程度の厚さまで蒸着する。
【００２９】次に、レジスト層１１２を、表面上に形成
する。レジスト層１１２は、図４Ｂに示すようにパター
ン化し、絶縁領域１０８の領域１１４を露出する。領域
１１４は希望するＰＳ部位の上に位置する。次に絶縁領
域１０８の酸化物をエッチングし、図４Ｃに示すよう
に、４５°の程度の傾斜をした側壁を残す。これは、例
えば、次の二つのやり方の一方で達成することができ
る：（１）ＣＦ4/Ｏ2 又はそれと同等なものを用いた等
方性プラズマエッチング、又は（２）ＨＦ脱グレーズ。
レジスト層１１２を、次に標準的アッシュ／クリーンナ
ップ法を用いて除去する。
する。レジスト層１１２は、図４Ｂに示すようにパター
ン化し、絶縁領域１０８の領域１１４を露出する。領域
１１４は希望するＰＳ部位の上に位置する。次に絶縁領
域１０８の酸化物をエッチングし、図４Ｃに示すよう
に、４５°の程度の傾斜をした側壁を残す。これは、例
えば、次の二つのやり方の一方で達成することができ
る：（１）ＣＦ4/Ｏ2 又はそれと同等なものを用いた等
方性プラズマエッチング、又は（２）ＨＦ脱グレーズ。
レジスト層１１２を、次に標準的アッシュ／クリーンナ
ップ法を用いて除去する。
【００３０】ｐ-epi層を有するｐ＋ウエーハを用いた場
合、ｐ＋インプラント／拡散工程が、トランジスタ形成
前に必要であり、多孔質珪素が望まれる場合、ｐ-epiを
ｐ＋（抵抗率０．０１Ω・ｃｍの程度）に転化する。次
に脱グレーズ／酸化物エッチングを行い、ドーパント汚
染酸化物を除去し、パッド酸化物を１００〜５００Åの
程度の厚さまで再び成長させる。
合、ｐ＋インプラント／拡散工程が、トランジスタ形成
前に必要であり、多孔質珪素が望まれる場合、ｐ-epiを
ｐ＋（抵抗率０．０１Ω・ｃｍの程度）に転化する。次
に脱グレーズ／酸化物エッチングを行い、ドーパント汚
染酸化物を除去し、パッド酸化物を１００〜５００Åの
程度の厚さまで再び成長させる。
【００３１】図４Ｄに関し、ＳｉＣ：Ｈのマスク層１０
４を構造体の上に蒸着する。層１０４は、典型的には１
０００Å〜５０００Åの範囲の厚さを有する。次の方法
を用いることができる：トリメチルシラン及びＡｒ又は
Ｈｅをキャリヤーガスとして用いたＰＥＣＶＤ。圧力は
５トールの程度でよい。ガス流量は、５００〜２０００
ｓｃｃｍの範囲でよい。ＲＦ電力密度は２Ｗ／ｃｍ
2 （１３．５６ＭＨｚ）の程度でよい。基体温度は、２
００〜５００℃の範囲にある。もし望むならば、二重の
蒸着工程を用い（同じ条件を用いて）欠陥を減少させる
ようにしてもよい。
４を構造体の上に蒸着する。層１０４は、典型的には１
０００Å〜５０００Åの範囲の厚さを有する。次の方法
を用いることができる：トリメチルシラン及びＡｒ又は
Ｈｅをキャリヤーガスとして用いたＰＥＣＶＤ。圧力は
５トールの程度でよい。ガス流量は、５００〜２０００
ｓｃｃｍの範囲でよい。ＲＦ電力密度は２Ｗ／ｃｍ
2 （１３．５６ＭＨｚ）の程度でよい。基体温度は、２
００〜５００℃の範囲にある。もし望むならば、二重の
蒸着工程を用い（同じ条件を用いて）欠陥を減少させる
ようにしてもよい。
【００３２】次に、第二レジストマスク１１６をＳｉＣ
マスク層１０４の上に形成する。第二レジストマスク１
１６は、図４Ｅに示したように、ＰＳ領域が望まれる場
所のほぼ中心部にＳｉＣマスク層１０４の一部分１１８
を露出する。露出した部分１１８は、希望のＰＳ領域の
幅よりもかなり小さい。部分１１８の大きさと希望のＰ
Ｓ領域との間の関係は、ＰＳ形成工程のパラメータに基
づき最適にする。
マスク層１０４の上に形成する。第二レジストマスク１
１６は、図４Ｅに示したように、ＰＳ領域が望まれる場
所のほぼ中心部にＳｉＣマスク層１０４の一部分１１８
を露出する。露出した部分１１８は、希望のＰＳ領域の
幅よりもかなり小さい。部分１１８の大きさと希望のＰ
Ｓ領域との間の関係は、ＰＳ形成工程のパラメータに基
づき最適にする。
【００３３】ＳｉＣマスク層１０４の露出部分１１８を
除去する。ＳｉＣを除去する方法は当分野で知られてい
る。ＳｉＣマスク層１０４の部分１１８を除去するため
の幾つかの方法の例は次の通りである。（１）約３００
ミリトール（ガス流量１０〜５０ｓｃｃｍ）の室圧力及
び約０．５〜１Ｗ／ｃｍ2 （１３．５６ＭＨｚ）のＲＦ
電力密度を用いたＣｌ2 によるエッチング［このガスに
よる酸化物まで達するエッチングの選択性は問題になら
ないであろう。１０：１のＳｉＯ2 に対するＳｉＣの除
去速度が達成されている］；（２）０〜９０％のＯ2 分
率、０〜２０ｓｃｃｍのＨ2 流量（フッ素化Ｏ2 ガス流
量１０〜５０ｓｃｃｍ）、約１０〜５０ミリトールの室
圧力、及び約０．５〜１Ｗ／ｃｍ2 （１３．５６ＭＨ
ｚ）のＲＦ電力密度を用いたＣＦ4/Ｏ2/Ｈ2 によるエッ
チング；（３）０〜９０％のＯ2 分率、０〜２０ｓｃｃ
ｍのＨ2 流量（フッ素化Ｏ2 ガス流量１０〜５０ｓｃｃ
ｍ）、約１０〜５０ミリトールの室圧力、及び約０．５
〜１Ｗ／ｃｍ2 （１３．５６ＭＨｚ）のＲＦ電力密度を
用いたＳＦ6/Ｏ2/Ｈ2 によるエッチング；及び（４）０
〜５０％のＯ2 分率、０〜１００ｓｃｃｍのＨ2 流量
（フッ素化Ａｒガス流量５０〜２００ｓｃｃｍ）、約１
０〜５０ミリトールの室圧力、及び約０．５〜１Ｗ／ｃ
ｍ2 （１３．５６ＭＨｚ）のＲＦ電力密度を用いたＣＨ
Ｆ3/ＣＦ4/Ａｒ /Ｏ2/Ｈ2 によるエッチング。次に第二
レジスト層１１８を除去する。
除去する。ＳｉＣを除去する方法は当分野で知られてい
る。ＳｉＣマスク層１０４の部分１１８を除去するため
の幾つかの方法の例は次の通りである。（１）約３００
ミリトール（ガス流量１０〜５０ｓｃｃｍ）の室圧力及
び約０．５〜１Ｗ／ｃｍ2 （１３．５６ＭＨｚ）のＲＦ
電力密度を用いたＣｌ2 によるエッチング［このガスに
よる酸化物まで達するエッチングの選択性は問題になら
ないであろう。１０：１のＳｉＯ2 に対するＳｉＣの除
去速度が達成されている］；（２）０〜９０％のＯ2 分
率、０〜２０ｓｃｃｍのＨ2 流量（フッ素化Ｏ2 ガス流
量１０〜５０ｓｃｃｍ）、約１０〜５０ミリトールの室
圧力、及び約０．５〜１Ｗ／ｃｍ2 （１３．５６ＭＨ
ｚ）のＲＦ電力密度を用いたＣＦ4/Ｏ2/Ｈ2 によるエッ
チング；（３）０〜９０％のＯ2 分率、０〜２０ｓｃｃ
ｍのＨ2 流量（フッ素化Ｏ2 ガス流量１０〜５０ｓｃｃ
ｍ）、約１０〜５０ミリトールの室圧力、及び約０．５
〜１Ｗ／ｃｍ2 （１３．５６ＭＨｚ）のＲＦ電力密度を
用いたＳＦ6/Ｏ2/Ｈ2 によるエッチング；及び（４）０
〜５０％のＯ2 分率、０〜１００ｓｃｃｍのＨ2 流量
（フッ素化Ａｒガス流量５０〜２００ｓｃｃｍ）、約１
０〜５０ミリトールの室圧力、及び約０．５〜１Ｗ／ｃ
ｍ2 （１３．５６ＭＨｚ）のＲＦ電力密度を用いたＣＨ
Ｆ3/ＣＦ4/Ａｒ /Ｏ2/Ｈ2 によるエッチング。次に第二
レジスト層１１８を除去する。
【００３４】次に図４Ｆに示したように、ＰＳ領域１０
６をアノード処理により形成する。ＰＳ領域１０６の厚
さは１０μｍと恐らくウエーハの厚さとの間で用途によ
り変化する。典型的には、ＰＳ領域１０６は１０〜２０
０μｍの範囲にある。一定の気孔率は４５〜７０％の範
囲にあり、電流密度は３０〜１００ｍＡ／ｃｍ2 の範囲
にある。電解質は〔４９％ＨＦ〕＋〔エタノール等の表
面活性剤〕でもよい。
６をアノード処理により形成する。ＰＳ領域１０６の厚
さは１０μｍと恐らくウエーハの厚さとの間で用途によ
り変化する。典型的には、ＰＳ領域１０６は１０〜２０
０μｍの範囲にある。一定の気孔率は４５〜７０％の範
囲にあり、電流密度は３０〜１００ｍＡ／ｃｍ2 の範囲
にある。電解質は〔４９％ＨＦ〕＋〔エタノール等の表
面活性剤〕でもよい。
【００３５】別法として、第一の態様の場合と同様に、
上のＰＳ層１０６ａ及び下のＰＳ層１０６ｂを形成する
のに二つの連続電流工程を用いる。ＰＳ層１０６ａは、
０．２〜１μｍの範囲の厚さを有し、２５〜４０％の範
囲の気孔率を有する。これは、１〜５ｍＡ／ｃｍ2 の範
囲の電流密度を用いて達成することができる。ＰＳ層１
０６ｂは、１０μｍから恐らくウエーハの大きな厚さま
での範囲の厚さを有し、４５〜７０％の範囲の一層大き
な気孔率を有する。これは３０〜１００ｍＡ／ｃｍ2 の
範囲の電流密度を用いて達成することができる。両方と
も電解質は同じでもよい。例えば、〔４９％ＨＦ〕＋
〔エタノール等の表面活性剤〕（夫々約５０％の溶液）
である。
上のＰＳ層１０６ａ及び下のＰＳ層１０６ｂを形成する
のに二つの連続電流工程を用いる。ＰＳ層１０６ａは、
０．２〜１μｍの範囲の厚さを有し、２５〜４０％の範
囲の気孔率を有する。これは、１〜５ｍＡ／ｃｍ2 の範
囲の電流密度を用いて達成することができる。ＰＳ層１
０６ｂは、１０μｍから恐らくウエーハの大きな厚さま
での範囲の厚さを有し、４５〜７０％の範囲の一層大き
な気孔率を有する。これは３０〜１００ｍＡ／ｃｍ2 の
範囲の電流密度を用いて達成することができる。両方と
も電解質は同じでもよい。例えば、〔４９％ＨＦ〕＋
〔エタノール等の表面活性剤〕（夫々約５０％の溶液）
である。
【００３６】もしｐ- ウエーハを用いるならば、アノー
ド処理工程は、禁止帯幅より大きな光学的放射線でウエ
ーハの後側を照射しながら行う。ウエーハを光に露出す
ることによりＳｉの抵抗率を低下する。
ド処理工程は、禁止帯幅より大きな光学的放射線でウエ
ーハの後側を照射しながら行う。ウエーハを光に露出す
ることによりＳｉの抵抗率を低下する。
【００３７】ＰＳ領域１０６を形成した後、次の任意的
連続工程を行なってもよい。第一に、図４Ｇに示すよう
に、キャッピング(capping）層１２２をＳｉＣマスク層
の上に蒸着する。キャッピング層はＳｉＣ又は窒化珪素
からなり、１５００Åの程度の厚さを有する。もしＳｉ
Ｃを用いるならば、本方法の前の場合と同じ蒸着法を用
いるのがよい。第二に、キャッピング層１２２の上に第
三レジストマスク１２４を形成し、アノード処理された
領域を被覆して残し、残りの領域を露出する。
連続工程を行なってもよい。第一に、図４Ｇに示すよう
に、キャッピング(capping）層１２２をＳｉＣマスク層
の上に蒸着する。キャッピング層はＳｉＣ又は窒化珪素
からなり、１５００Åの程度の厚さを有する。もしＳｉ
Ｃを用いるならば、本方法の前の場合と同じ蒸着法を用
いるのがよい。第二に、キャッピング層１２２の上に第
三レジストマスク１２４を形成し、アノード処理された
領域を被覆して残し、残りの領域を露出する。
【００３８】上記任意的連続工程を行うか又は行うこと
なく、ＳｉＣマスク層１０４、及び存在するならばキャ
ッピング層１２２をエッチングし、酸化物層１１１で止
める。もし任意的第三レジストマスク１２４を用いるな
らば、ＳｉＣマスク層１０４の一部分がＰＳ領域１０６
の上に残る。さもなければＳｉＣマスク層１０４の全部
が除去される。もし存在するならば、第三レジストマス
クを除去する。
なく、ＳｉＣマスク層１０４、及び存在するならばキャ
ッピング層１２２をエッチングし、酸化物層１１１で止
める。もし任意的第三レジストマスク１２４を用いるな
らば、ＳｉＣマスク層１０４の一部分がＰＳ領域１０６
の上に残る。さもなければＳｉＣマスク層１０４の全部
が除去される。もし存在するならば、第三レジストマス
クを除去する。
【００３９】次にＰＭＤ１２０を蒸着する。ＰＭＤ１２
０はＰＥＣＶＤ ＴＥＯＳからなるのが典型的である。
しかし、当分野で知られている他のＰＭＤ材料を、別法
として用いてもよい。次にＰＭＤ１２０をパターン化
し、図４Ｈに示すように、ＰＭＤ１２０及び酸化物層１
１１を通って珪化物１１０までエッチングすることによ
り接触エッチング(contact etch)を行う。この態様で
は、ＳｉＣを除去するための多段階エッチングは不必要
である。次に金属相互接続層及び受動部品を形成するた
めの処理を継続する。基体から絶縁するため、これらの
受動成分はＰＳ領域１０６の上に形成する。
０はＰＥＣＶＤ ＴＥＯＳからなるのが典型的である。
しかし、当分野で知られている他のＰＭＤ材料を、別法
として用いてもよい。次にＰＭＤ１２０をパターン化
し、図４Ｈに示すように、ＰＭＤ１２０及び酸化物層１
１１を通って珪化物１１０までエッチングすることによ
り接触エッチング(contact etch)を行う。この態様で
は、ＳｉＣを除去するための多段階エッチングは不必要
である。次に金属相互接続層及び受動部品を形成するた
めの処理を継続する。基体から絶縁するため、これらの
受動成分はＰＳ領域１０６の上に形成する。
【００４０】本発明を、態様を例示することに関連して
記述してきたが、この記載は限定的意味を持つものと解
釈されるべきではない。本発明の他の態様と同様、例示
した態様の種々の修正及び組合せが、本記載を参照する
ことにより当業者には明らかになるであろう。例えば、
本発明の低温特徴は特にトランジスタ製造後に有利であ
るが、本発明の方法を、別法として、トランジスタ製造
前に行う（一部分又は全部）こともできる。硼素又は同
様なドーパントのｐ＋拡散をトランジスタ形成前に行
い、ｐ-epiをｐ＋ｗ（０．０１Ω・ｃｍ程度の抵抗率）
に変換してもよい。もし必要ならば、硼素又は同様なド
ーパントで汚染された酸化物を除去する脱グレーズを次
に行ない、パッド酸化物を１００〜５００Åの程度の厚
さまで再び成長させる。従って、特許請求の範囲はその
ような修正又は態様も包含するものである。
記述してきたが、この記載は限定的意味を持つものと解
釈されるべきではない。本発明の他の態様と同様、例示
した態様の種々の修正及び組合せが、本記載を参照する
ことにより当業者には明らかになるであろう。例えば、
本発明の低温特徴は特にトランジスタ製造後に有利であ
るが、本発明の方法を、別法として、トランジスタ製造
前に行う（一部分又は全部）こともできる。硼素又は同
様なドーパントのｐ＋拡散をトランジスタ形成前に行
い、ｐ-epiをｐ＋ｗ（０．０１Ω・ｃｍ程度の抵抗率）
に変換してもよい。もし必要ならば、硼素又は同様なド
ーパントで汚染された酸化物を除去する脱グレーズを次
に行ない、パッド酸化物を１００〜５００Åの程度の厚
さまで再び成長させる。従って、特許請求の範囲はその
ような修正又は態様も包含するものである。
【００４１】以上の説明に関して更に以下の項を開示す
る。 （１） 絶縁領域が中に形成されている基体に多孔質珪
素領域を形成する方法において前記絶縁領域をパターン
化しエッチッングし、前記基体の第一領域を露出し、有
機珪素前駆物質ガスを用いてプラズマ増速化学蒸着によ
り、前記第一領域を含む前記基体上に炭化珪素の層を蒸
着し、前記蒸着工程を２００〜５００℃の範囲内の温度
で行ない、前記炭化珪素層をパターン化しエッチッング
し、前記第一領域内に前記基体の第二領域を露出し、次
いでＨＦ電解質を用いて前記第一領域内に多孔質珪素領
域を形成し、然も前記炭化珪素層がトランジスタをＨＦ
電解質から保護する、諸工程からなる多孔質珪素領域形
成方法。 （２） 有機珪素前駆物質ガスがトリメチルシランから
なる、第１項記載の方法。 （３） 絶縁領域をパターン化しエッチッングする工程
が、４５°の程度の傾斜を有する角度の付いた側壁を形
成する、第１項記載の方法。 （４） 炭化珪素層が１０００〜５０００Åの範囲の厚
さを有する、第１項記載の方法。 （５） 炭化珪素層を蒸着する工程が次の処理パラメー
タ：４トールの程度のキャリヤーガス供給圧力；５００
〜５０００ｓｃｃｍの範囲のガス流量；及び１３．５６
ＭＨｚの程度の周波数で２Ｗ／ｃｍ2 の程度のＲＦ電力
密度；を有する、第１項記載の方法。 （６） 炭化珪素層をパターン化しエッチッングする工
程が、３００ミリトールの程度の室圧力、１０〜５０ｓ
ｃｃｍの範囲のガス流量、及び１３．５６ＭＨｚの程度
の周波数で０．５〜１Ｗ／ｃｍ2 の範囲のＲＦ電力密度
で塩素中でエッチッングする工程からなる、第１項記載
の方法。 （７） 炭化珪素層をパターン化しエッチッングする工
程が、１０〜５０ミリトールの程度の室圧力、０〜２０
ｓｃｃｍの範囲のＨ2 のためのガス流量及び１０〜５０
ｓｃｃｍの範囲のフッ素化酸素のためのガス流量、及び
１３．５６ＭＨｚの程度の周波数で０．５〜１Ｗ／ｃｍ
2 の範囲のＲＦ電力密度でＣＦ4/Ｏ2/Ｈ 2 中でエッチッ
ングする工程からなる、第１項記載の方法。 （８） 炭化珪素層をパターン化しエッチッングする工
程が、１０〜５０ミリトールの程度の室圧力、０〜２０
ｓｃｃｍの範囲のＨ2 のためのガス流量及び１０〜５０
ｓｃｃｍの範囲のフッ素化酸素のためのガス流量、及び
１３．５６ＭＨｚの程度の周波数で０．５〜１Ｗ／ｃｍ
2 の範囲のＲＦ電力密度でＳＦ6/Ｏ2/Ｈ 2 中でエッチッ
ングする工程からなる、第１項記載の方法。 （９） 炭化珪素層をパターン化しエッチッングする工
程が、１０〜５０ミリトールの程度の室圧力、０〜１０
０ｓｃｃｍの範囲のＨ2 のためのガス流量及び５０〜２
００ｓｃｃｍの範囲のフッ素化酸アルゴンのためのガス
流量、及び１３．５６ＭＨｚの程度の周波数で０．５〜
１Ｗ／ｃｍ2 の範囲のＲＦ電力密度でＣＨＦ3/ＣＦ4/Ａ
ｒ /Ｏ2/Ｈ2 中でエッチッングする工程からなる、第１
項記載の方法。 （１０） 多孔質珪素領域を形成する工程が、ＨＦ電解
質中で、３０〜１００ｍＡ／ｃｍ2 の範囲の電流密度で
アノード処理することからなる、第１項記載の方法。 （１１） 珪素基体１００中に多孔質珪素領域１０６を
選択的に形成する方法。ＳｉＣのマスク層１０４を、ト
リメチルシラン、シラン／メタン、又はテトラメチルシ
ランのような有機珪素前駆物質ガスを用いて２００〜５
００℃の温度でＰＥＣＶＤにより基体１００上に蒸着す
る。次にＳｉＣのマスク層１０４をパターン化しエッチ
ングして基体１００の多孔質珪素が望まれる領域を露出
する。アノード処理工程を行い、基体の領域を多孔質珪
素１０６へ転化する。ＳｉＣマスク層１０４は、殆ど又
は全く劣化することなくアノード処理工程のＨＦ電解質
に耐える。
る。 （１） 絶縁領域が中に形成されている基体に多孔質珪
素領域を形成する方法において前記絶縁領域をパターン
化しエッチッングし、前記基体の第一領域を露出し、有
機珪素前駆物質ガスを用いてプラズマ増速化学蒸着によ
り、前記第一領域を含む前記基体上に炭化珪素の層を蒸
着し、前記蒸着工程を２００〜５００℃の範囲内の温度
で行ない、前記炭化珪素層をパターン化しエッチッング
し、前記第一領域内に前記基体の第二領域を露出し、次
いでＨＦ電解質を用いて前記第一領域内に多孔質珪素領
域を形成し、然も前記炭化珪素層がトランジスタをＨＦ
電解質から保護する、諸工程からなる多孔質珪素領域形
成方法。 （２） 有機珪素前駆物質ガスがトリメチルシランから
なる、第１項記載の方法。 （３） 絶縁領域をパターン化しエッチッングする工程
が、４５°の程度の傾斜を有する角度の付いた側壁を形
成する、第１項記載の方法。 （４） 炭化珪素層が１０００〜５０００Åの範囲の厚
さを有する、第１項記載の方法。 （５） 炭化珪素層を蒸着する工程が次の処理パラメー
タ：４トールの程度のキャリヤーガス供給圧力；５００
〜５０００ｓｃｃｍの範囲のガス流量；及び１３．５６
ＭＨｚの程度の周波数で２Ｗ／ｃｍ2 の程度のＲＦ電力
密度；を有する、第１項記載の方法。 （６） 炭化珪素層をパターン化しエッチッングする工
程が、３００ミリトールの程度の室圧力、１０〜５０ｓ
ｃｃｍの範囲のガス流量、及び１３．５６ＭＨｚの程度
の周波数で０．５〜１Ｗ／ｃｍ2 の範囲のＲＦ電力密度
で塩素中でエッチッングする工程からなる、第１項記載
の方法。 （７） 炭化珪素層をパターン化しエッチッングする工
程が、１０〜５０ミリトールの程度の室圧力、０〜２０
ｓｃｃｍの範囲のＨ2 のためのガス流量及び１０〜５０
ｓｃｃｍの範囲のフッ素化酸素のためのガス流量、及び
１３．５６ＭＨｚの程度の周波数で０．５〜１Ｗ／ｃｍ
2 の範囲のＲＦ電力密度でＣＦ4/Ｏ2/Ｈ 2 中でエッチッ
ングする工程からなる、第１項記載の方法。 （８） 炭化珪素層をパターン化しエッチッングする工
程が、１０〜５０ミリトールの程度の室圧力、０〜２０
ｓｃｃｍの範囲のＨ2 のためのガス流量及び１０〜５０
ｓｃｃｍの範囲のフッ素化酸素のためのガス流量、及び
１３．５６ＭＨｚの程度の周波数で０．５〜１Ｗ／ｃｍ
2 の範囲のＲＦ電力密度でＳＦ6/Ｏ2/Ｈ 2 中でエッチッ
ングする工程からなる、第１項記載の方法。 （９） 炭化珪素層をパターン化しエッチッングする工
程が、１０〜５０ミリトールの程度の室圧力、０〜１０
０ｓｃｃｍの範囲のＨ2 のためのガス流量及び５０〜２
００ｓｃｃｍの範囲のフッ素化酸アルゴンのためのガス
流量、及び１３．５６ＭＨｚの程度の周波数で０．５〜
１Ｗ／ｃｍ2 の範囲のＲＦ電力密度でＣＨＦ3/ＣＦ4/Ａ
ｒ /Ｏ2/Ｈ2 中でエッチッングする工程からなる、第１
項記載の方法。 （１０） 多孔質珪素領域を形成する工程が、ＨＦ電解
質中で、３０〜１００ｍＡ／ｃｍ2 の範囲の電流密度で
アノード処理することからなる、第１項記載の方法。 （１１） 珪素基体１００中に多孔質珪素領域１０６を
選択的に形成する方法。ＳｉＣのマスク層１０４を、ト
リメチルシラン、シラン／メタン、又はテトラメチルシ
ランのような有機珪素前駆物質ガスを用いて２００〜５
００℃の温度でＰＥＣＶＤにより基体１００上に蒸着す
る。次にＳｉＣのマスク層１０４をパターン化しエッチ
ングして基体１００の多孔質珪素が望まれる領域を露出
する。アノード処理工程を行い、基体の領域を多孔質珪
素１０６へ転化する。ＳｉＣマスク層１０４は、殆ど又
は全く劣化することなくアノード処理工程のＨＦ電解質
に耐える。
【図１】多孔質珪素層を形成するのに用いられる従来法
のアノード処理セルの模式図である。
のアノード処理セルの模式図である。
【図２】本発明によるＳｉＣマスク層を有する基体の断
面図である。
面図である。
【図３Ａ】本発明の第一の態様による種々の製造段階で
の多孔質珪素領域を有する基体の断面図である。
の多孔質珪素領域を有する基体の断面図である。
【図３Ｂ】本発明の第一の態様による種々の製造段階で
の多孔質珪素領域を有する基体の断面図である。
の多孔質珪素領域を有する基体の断面図である。
【図３Ｃ】本発明の第一の態様による種々の製造段階で
の多孔質珪素領域を有する基体の断面図である。
の多孔質珪素領域を有する基体の断面図である。
【図３Ｄ】本発明の第一の態様による種々の製造段階で
の多孔質珪素領域を有する基体の断面図である。
の多孔質珪素領域を有する基体の断面図である。
【図３Ｅ】本発明の第一の態様による種々の製造段階で
の多孔質珪素領域を有する基体の断面図である。
の多孔質珪素領域を有する基体の断面図である。
【図３Ｆ】本発明の第一の態様による種々の製造段階で
の多孔質珪素領域を有する基体の断面図である。
の多孔質珪素領域を有する基体の断面図である。
【図３Ｇ】本発明の第一の態様による種々の製造段階で
の多孔質珪素領域を有する基体の断面図である。
の多孔質珪素領域を有する基体の断面図である。
【図３Ｈ】本発明の第一の態様による種々の製造段階で
の多孔質珪素領域を有する基体の断面図である。
の多孔質珪素領域を有する基体の断面図である。
【図３Ｉ】本発明の第一の態様による種々の製造段階で
の多孔質珪素領域を有する基体の断面図である。
の多孔質珪素領域を有する基体の断面図である。
【図３Ｊ】本発明の第一の態様による種々の製造段階で
の多孔質珪素領域を有する基体の断面図である。
の多孔質珪素領域を有する基体の断面図である。
【図４Ａ】本発明の第二の態様による種々の製造段階で
の多孔質珪素領域を有する基体の断面図である。
の多孔質珪素領域を有する基体の断面図である。
【図４Ｂ】本発明の第二の態様による種々の製造段階で
の多孔質珪素領域を有する基体の断面図である。
の多孔質珪素領域を有する基体の断面図である。
【図４Ｃ】本発明の第二の態様による種々の製造段階で
の多孔質珪素領域を有する基体の断面図である。
の多孔質珪素領域を有する基体の断面図である。
【図４Ｄ】本発明の第二の態様による種々の製造段階で
の多孔質珪素領域を有する基体の断面図である。
の多孔質珪素領域を有する基体の断面図である。
【図４Ｅ】本発明の第二の態様による種々の製造段階で
の多孔質珪素領域を有する基体の断面図である。
の多孔質珪素領域を有する基体の断面図である。
【図４Ｆ】本発明の第二の態様による種々の製造段階で
の多孔質珪素領域を有する基体の断面図である。
の多孔質珪素領域を有する基体の断面図である。
【図４Ｇ】本発明の第二の態様による種々の製造段階で
の多孔質珪素領域を有する基体の断面図である。
の多孔質珪素領域を有する基体の断面図である。
【図４Ｈ】本発明の第二の態様による種々の製造段階で
の多孔質珪素領域を有する基体の断面図である。
の多孔質珪素領域を有する基体の断面図である。
１０ 珪素ウエーハ １２ 前電池 １４ 後電池 １６ 白金電極 １８ 電解質 １００ 基体 １０２ トランジスタ １０４ マスク層 １０６ 多孔質珪素ＰＳ １０８ 絶縁領域 １１０ 珪化物 １１１ 酸化物層 １１２ レジスト層 １１６ 第二レジストマスク １２０ ポリ金属誘電体ＰＭＤ １２２ キャッピング層
Claims (1)
- 【請求項１】 絶縁領域が中に形成されている基体に多
孔質珪素領域を形成する方法において前記絶縁領域をパ
ターン化しエッチッングし、前記基体の第一領域を露出
し、 有機珪素前駆物質ガスを用いてプラズマ増速化学蒸着に
より、前記第一領域を含む前記基体上に炭化珪素の層を
蒸着し、前記蒸着工程を２００〜５００℃の範囲内の温
度で行ない、 前記炭化珪素層をパターン化しエッチッングし、前記第
一領域内に前記基体の第二領域を露出し、次いでＨＦ電
解質を用いて前記第一領域内に多孔質珪素領域を形成
し、然も前記炭化珪素層がトランジスタをＨＦ電解質か
ら保護する、 諸工程からなる多孔質珪素領域形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US6952297P | 1997-12-12 | 1997-12-12 | |
| US069522 | 1997-12-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11238793A true JPH11238793A (ja) | 1999-08-31 |
Family
ID=22089550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10354810A Pending JPH11238793A (ja) | 1997-12-12 | 1998-12-14 | 多孔質珪素ＳｉＣパターン化法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6103590A (ja) |
| EP (1) | EP0926724B1 (ja) |
| JP (1) | JPH11238793A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009508323A (ja) * | 2005-06-27 | 2009-02-26 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 浅溝を形成するための方法 |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6287990B1 (en) | 1998-02-11 | 2001-09-11 | Applied Materials, Inc. | CVD plasma assisted low dielectric constant films |
| US6593247B1 (en) | 1998-02-11 | 2003-07-15 | Applied Materials, Inc. | Method of depositing low k films using an oxidizing plasma |
| US6303523B2 (en) | 1998-02-11 | 2001-10-16 | Applied Materials, Inc. | Plasma processes for depositing low dielectric constant films |
| US6054379A (en) | 1998-02-11 | 2000-04-25 | Applied Materials, Inc. | Method of depositing a low k dielectric with organo silane |
| US6660656B2 (en) | 1998-02-11 | 2003-12-09 | Applied Materials Inc. | Plasma processes for depositing low dielectric constant films |
| US6262445B1 (en) * | 1998-03-30 | 2001-07-17 | Texas Instruments Incorporated | SiC sidewall process |
| FR2779006B1 (fr) * | 1998-05-19 | 2003-01-24 | St Microelectronics Sa | Procede de formation de silicium poreux dans un substrat de silicium, en particulier pour l'amelioration des performances d'un circuit inductif |
| US6667553B2 (en) | 1998-05-29 | 2003-12-23 | Dow Corning Corporation | H:SiOC coated substrates |
| US6159871A (en) | 1998-05-29 | 2000-12-12 | Dow Corning Corporation | Method for producing hydrogenated silicon oxycarbide films having low dielectric constant |
| US6277662B1 (en) * | 1999-06-03 | 2001-08-21 | Seiichi Nagata | Silicon substrate and forming method thereof |
| JP3430091B2 (ja) * | 1999-12-01 | 2003-07-28 | Ｎｅｃエレクトロニクス株式会社 | エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置 |
| US6261892B1 (en) * | 1999-12-31 | 2001-07-17 | Texas Instruments Incorporated | Intra-chip AC isolation of RF passive components |
| US6414333B1 (en) * | 2000-03-10 | 2002-07-02 | Samsung Electronics Co., Ltd. | Single electron transistor using porous silicon |
| US6429129B1 (en) * | 2000-06-16 | 2002-08-06 | Chartered Semiconductor Manufacturing Ltd. | Method of using silicon rich carbide as a barrier material for fluorinated materials |
| US6764958B1 (en) | 2000-07-28 | 2004-07-20 | Applied Materials Inc. | Method of depositing dielectric films |
| US6465366B1 (en) * | 2000-09-12 | 2002-10-15 | Applied Materials, Inc. | Dual frequency plasma enhanced chemical vapor deposition of silicon carbide layers |
| US6531398B1 (en) | 2000-10-30 | 2003-03-11 | Applied Materials, Inc. | Method of depositing organosillicate layers |
| US6537733B2 (en) | 2001-02-23 | 2003-03-25 | Applied Materials, Inc. | Method of depositing low dielectric constant silicon carbide layers |
| US6709721B2 (en) | 2001-03-28 | 2004-03-23 | Applied Materials Inc. | Purge heater design and process development for the improvement of low k film properties |
| US6670278B2 (en) * | 2001-03-30 | 2003-12-30 | Lam Research Corporation | Method of plasma etching of silicon carbide |
| US20020177321A1 (en) | 2001-03-30 | 2002-11-28 | Li Si Yi | Plasma etching of silicon carbide |
| US7084070B1 (en) | 2001-03-30 | 2006-08-01 | Lam Research Corporation | Treatment for corrosion in substrate processing |
| US6486082B1 (en) | 2001-06-18 | 2002-11-26 | Applied Materials, Inc. | CVD plasma assisted lower dielectric constant sicoh film |
| US6743725B1 (en) * | 2001-08-13 | 2004-06-01 | Lsi Logic Corporation | High selectivity SiC etch in integrated circuit fabrication |
| US6723653B1 (en) * | 2001-08-17 | 2004-04-20 | Lsi Logic Corporation | Process for reducing defects in copper-filled vias and/or trenches formed in porous low-k dielectric material |
| WO2003021652A1 (en) * | 2001-08-31 | 2003-03-13 | Tokyo Electron Limited | Method for etching object to be processed |
| US6936309B2 (en) | 2002-04-02 | 2005-08-30 | Applied Materials, Inc. | Hardness improvement of silicon carboxy films |
| US6815373B2 (en) | 2002-04-16 | 2004-11-09 | Applied Materials Inc. | Use of cyclic siloxanes for hardness improvement of low k dielectric films |
| US6613637B1 (en) * | 2002-05-31 | 2003-09-02 | Lsi Logic Corporation | Composite spacer scheme with low overlapped parasitic capacitance |
| US7749563B2 (en) * | 2002-10-07 | 2010-07-06 | Applied Materials, Inc. | Two-layer film for next generation damascene barrier application with good oxidation resistance |
| JP4119726B2 (ja) * | 2002-10-15 | 2008-07-16 | 東京エレクトロン株式会社 | プラズマ処理方法 |
| JP2004296835A (ja) * | 2003-03-27 | 2004-10-21 | Applied Materials Inc | ダマシン構造を形成する方法 |
| US7261919B2 (en) * | 2003-11-18 | 2007-08-28 | Flx Micro, Inc. | Silicon carbide and other films and method of deposition |
| FR2870978B1 (fr) | 2004-05-28 | 2007-02-02 | Commissariat Energie Atomique | Dispositif d'enregistrement a barriere thermique poreuse |
| US20070210421A1 (en) * | 2006-03-13 | 2007-09-13 | Texas Instruments Inc. | Semiconductor device fabricated using a carbon-containing film as a contact etch stop layer |
| DE102007012061A1 (de) * | 2007-03-13 | 2008-09-18 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Erzeugen einer porösen Schicht auf einem Halbleiterträger |
| FR2926396B1 (fr) * | 2008-01-16 | 2010-03-19 | Commissariat Energie Atomique | Procede de fabrication de films de carbure de silicium hydrogene amorphe munis de pores traversants et films ainsi obtenus |
| US8778465B2 (en) | 2011-05-15 | 2014-07-15 | Varian Semiconductor Equipment Associates, Inc. | Ion-assisted direct growth of porous materials |
| US11355340B2 (en) * | 2019-07-19 | 2022-06-07 | Iqe Plc | Semiconductor material having tunable permittivity and tunable thermal conductivity |
| CN116092922B (zh) * | 2023-02-02 | 2024-01-23 | 江苏昕感科技有限责任公司 | 碳化硅晶圆沟槽刻蚀方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52119186A (en) * | 1976-03-31 | 1977-10-06 | Nec Corp | Manufacture of semiconductor |
| GB2038548B (en) * | 1978-10-27 | 1983-03-23 | Nippon Telegraph & Telephone | Isolating semiconductor device by porous silicon oxide |
| US5023200A (en) * | 1988-11-22 | 1991-06-11 | The United States Of America As Represented By The United States Department Of Energy | Formation of multiple levels of porous silicon for buried insulators and conductors in silicon device technologies |
| JP3402635B2 (ja) * | 1992-12-08 | 2003-05-06 | キヤノン株式会社 | 微小流路素子 |
| DE4310345C2 (de) * | 1993-03-31 | 1995-07-27 | Daimler Benz Ag | Verfahren zum Trockenätzen von SiC |
| US6017773A (en) * | 1997-04-04 | 2000-01-25 | University Of Rochester | Stabilizing process for porous silicon and resulting light emitting device |
-
1998
- 1998-12-09 US US09/207,939 patent/US6103590A/en not_active Expired - Lifetime
- 1998-12-11 EP EP98204296A patent/EP0926724B1/en not_active Expired - Lifetime
- 1998-12-14 JP JP10354810A patent/JPH11238793A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009508323A (ja) * | 2005-06-27 | 2009-02-26 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 浅溝を形成するための方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0926724B1 (en) | 2012-06-13 |
| EP0926724A3 (en) | 1999-07-07 |
| US6103590A (en) | 2000-08-15 |
| EP0926724A2 (en) | 1999-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11238793A (ja) | 多孔質珪素ＳｉＣパターン化法 | |
| JP3659933B2 (ja) | 高アスペクト比の開口をエッチングする方法 | |
| US7470606B2 (en) | Masking methods | |
| TW201025499A (en) | Gapfill improvement with low etch rate dielectric liners | |
| KR100390919B1 (ko) | 반도체소자의 제조방법 | |
| JP2002543610A (ja) | ＳｉＣの除去法 | |
| KR100406580B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| US7514331B2 (en) | Method of manufacturing gate sidewalls that avoids recessing | |
| CA2015891C (en) | Method for forming variable width isolation structures | |
| US5234861A (en) | Method for forming variable width isolation structures | |
| KR20040008724A (ko) | 반도체소자의 제조방법 | |
| US6194286B1 (en) | Method of etching thermally grown oxide substantially selectively relative to deposited oxide | |
| KR100517328B1 (ko) | 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법 | |
| US9217209B2 (en) | Methods for epitaxial silicon growth | |
| KR19980071537A (ko) | 도핑된 폴리실리콘층 및 폴리실리콘층 구조물의 제조 방법 및 폴리실리콘층을 포함하는 층 및 층 구조물의 구조화 방법 | |
| KR100629606B1 (ko) | 고전압 소자 영역의 게이트 산화막 질 개선방법 | |
| US6900104B1 (en) | Method of forming offset spacer manufacturing for critical dimension precision | |
| TW200414415A (en) | Semiconductor device fabricating method | |
| KR20040048019A (ko) | 실리콘 에피텍셜층 형성방법 | |
| KR100524802B1 (ko) | 이중 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법 | |
| US7026250B2 (en) | Method for reducing contact resistance of a semiconductor device | |
| KR100525912B1 (ko) | 반도체 소자의 제조 방법 | |
| TWI267914B (en) | Method of manufacturing semiconductor device | |
| KR101062290B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| CN115799062A (zh) | 一种刻蚀方法及半导体器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051102 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080215 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080515 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080520 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080616 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080619 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080715 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080718 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081021 |