JPS62177927A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPS62177927A JPS62177927A JP1809786A JP1809786A JPS62177927A JP S62177927 A JPS62177927 A JP S62177927A JP 1809786 A JP1809786 A JP 1809786A JP 1809786 A JP1809786 A JP 1809786A JP S62177927 A JPS62177927 A JP S62177927A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- integrated circuit
- semiconductor integrated
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000011248 coating agent Substances 0.000 claims abstract description 9
- 238000000576 coating method Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000011347 resin Substances 0.000 abstract description 18
- 229920005989 resin Polymers 0.000 abstract description 18
- 238000002161 passivation Methods 0.000 abstract description 10
- 239000002184 metal Substances 0.000 description 21
- 238000000465 moulding Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置の製造方法に関し、特に機
械的な信頼性及び樹脂モールドにおける特性の安定化を
図った半導体集積回路装置の製造方法に関する。
械的な信頼性及び樹脂モールドにおける特性の安定化を
図った半導体集積回路装置の製造方法に関する。
一般に半導体集積回路装置では、半導体基板に形成した
素子を外部の機械的な力やガス、水分等から保護するた
めのパッジベージロン膜が形成される。従来、この種の
パンシヘーション膜としては常圧ＣＶＤ （化学的気相
成長）法によるシリコン酸化膜やリンガラス（ＰＳＧ）
膜があり、更に最近ではプラズマＣＶＤによるシリコン
窒化膜あるいはこれと前記シリコン酸化膜、ＰＳＧ膜と
を組み合わせためものが用いられている。
素子を外部の機械的な力やガス、水分等から保護するた
めのパッジベージロン膜が形成される。従来、この種の
パンシヘーション膜としては常圧ＣＶＤ （化学的気相
成長）法によるシリコン酸化膜やリンガラス（ＰＳＧ）
膜があり、更に最近ではプラズマＣＶＤによるシリコン
窒化膜あるいはこれと前記シリコン酸化膜、ＰＳＧ膜と
を組み合わせためものが用いられている。
例えば、第３図に示すように半導体基板１１のフィール
ド酸化膜１２上に金属配線１３を形成した半導体集積回
路装置のバ・ノシヘーション膜として、４００℃程度で
５ｔ）Ｉｔ−ＰＨ３−０２（Ｎ２）系の常圧ｃｖＤ法に
より低濃度ＰＳＧ膜１４を５０００人程度０厚さに成長
させている。或いは、このＰＳＧ膜１膜上４上に３５０
℃程度で５ｉｎ４−ＮＨ３−Ｎ２系のプラズマＣＶＤに
よりシリコン窒化膜を１０００人程度０厚さに成長させ
ることもある。
ド酸化膜１２上に金属配線１３を形成した半導体集積回
路装置のバ・ノシヘーション膜として、４００℃程度で
５ｔ）Ｉｔ−ＰＨ３−０２（Ｎ２）系の常圧ｃｖＤ法に
より低濃度ＰＳＧ膜１４を５０００人程度０厚さに成長
させている。或いは、このＰＳＧ膜１膜上４上に３５０
℃程度で５ｉｎ４−ＮＨ３−Ｎ２系のプラズマＣＶＤに
よりシリコン窒化膜を１０００人程度０厚さに成長させ
ることもある。
なお、図において１５は後述するモールド用の樹脂であ
る。
る。
上述した従来の半導体集積回路装置は、パッシベーショ
ン膜としてのＰＳＧ膜１４が下地としての金属配線１３
の有無に従って凹凸な断面形状とされるため、機械的な
外力によって簡単に傷が生じ易くなり、特に横方向から
の力に弱いという問題がある。
ン膜としてのＰＳＧ膜１４が下地としての金属配線１３
の有無に従って凹凸な断面形状とされるため、機械的な
外力によって簡単に傷が生じ易くなり、特に横方向から
の力に弱いという問題がある。
また、このＰＳＧ膜１４の表面凹凸によって、装置を樹
脂モールドしたときに四部に樹脂１５が存在することに
なるため、金属配線１３相互間の容量がモールド前後で
変化し、動作スピード等装置特性の変動を生ずるという
問題もある。
脂モールドしたときに四部に樹脂１５が存在することに
なるため、金属配線１３相互間の容量がモールド前後で
変化し、動作スピード等装置特性の変動を生ずるという
問題もある。
この後者の問題は、第４図（ａ）、 （ｂ）に夫々半
導体集積回路装置の一部とその等価回路を示すように、
モールド前では金属配線１３間にはＰＳＧ膜１４と空気
１６しか存在していないが、モールド後では第５図（ａ
）、 （ｂ）に示すように金属配線１３間にｐ ｓ
ｃ”、膜１４と樹脂１５が存在することが原因とされる
。
導体集積回路装置の一部とその等価回路を示すように、
モールド前では金属配線１３間にはＰＳＧ膜１４と空気
１６しか存在していないが、モールド後では第５図（ａ
）、 （ｂ）に示すように金属配線１３間にｐ ｓ
ｃ”、膜１４と樹脂１５が存在することが原因とされる
。
即ち、第４図のモールド前における容Ｎ ｃ ＋ とモ
ールド後の容量Ｃ２は夫々次式で示される。
ールド後の容量Ｃ２は夫々次式で示される。
Ｃ＋ ＝ Ｃ’ｏＭ＋ ＣＡ−ε６□ ８６ｚ・ＴＯＸ
／ Ｉ ）→−ε。・ε。ｉε４・ＴＡ ／（−（＋、
−１２）＋ε。、、６１□）Ｃ２＝ Ｃ’ｏｘ ＋ Ｃ
Ｈ□ ε。・ε６ｘ’ ＴＯＸ／ １ ＋→−ε０・ε
６ｉεＭ’ Ｔｌｌ ／（縣（＋、−１，，）十ε淀ｘ
２）ここで、 εｏ −８，８５Ｘ１０−６ＰＦ／ 、１７ ｍ （真
空の誘電率）ε。ｘ＊４．０ （低濃度ＰＳＧ膜
の比誘電率）εＡ９１．０（空気の比誘電率） εＭｚ４．３ （モールド樹脂の比誘電率）したが
って、例えば第４図（ａ）のように各部の定数１．、＋
２．ＴＭ 、１”ＯＸを次の値に設定すると、 １、＝２．０μｍ （金属配線間隔）ｌ ｚ
＝ １２μｍ （低濃度ＰＳＧ膜の間隔）Ｔ、＝
１．０μｍ （金属配線膜厚）Ｔ ｏ ｘ−０
、３μｍ （低濃度ＰＳＧの膜厚）ＴＡ ＝Ｔ、４
Ｔｏｘ ＝ ０．７μｍ第４図及び第５図にお
ける夫々の単位配線当たりの容量は次の値となる。
／ Ｉ ）→−ε。・ε。ｉε４・ＴＡ ／（−（＋、
−１２）＋ε。、、６１□）Ｃ２＝ Ｃ’ｏｘ ＋ Ｃ
Ｈ□ ε。・ε６ｘ’ ＴＯＸ／ １ ＋→−ε０・ε
６ｉεＭ’ Ｔｌｌ ／（縣（＋、−１，，）十ε淀ｘ
２）ここで、 εｏ −８，８５Ｘ１０−６ＰＦ／ 、１７ ｍ （真
空の誘電率）ε。ｘ＊４．０ （低濃度ＰＳＧ膜
の比誘電率）εＡ９１．０（空気の比誘電率） εＭｚ４．３ （モールド樹脂の比誘電率）したが
って、例えば第４図（ａ）のように各部の定数１．、＋
２．ＴＭ 、１”ＯＸを次の値に設定すると、 １、＝２．０μｍ （金属配線間隔）ｌ ｚ
＝ １２μｍ （低濃度ＰＳＧ膜の間隔）Ｔ、＝
１．０μｍ （金属配線膜厚）Ｔ ｏ ｘ−０
、３μｍ （低濃度ＰＳＧの膜厚）ＴＡ ＝Ｔ、４
Ｔｏｘ ＝ ０．７μｍ第４図及び第５図にお
ける夫々の単位配線当たりの容量は次の値となる。
Ｃ＋ ＝ ９．７ Ｘ １Ｏ−６（ＰＦ／ ｐ ｍ）Ｃ
ｍ ＝１８．２Ｘ１０−６（ＰＦ／／ｊｍ）これから、
モールド前後で容量が２倍近く変化することが判る。こ
のため、金属配線の多い大規模半導体集積回路装置（ゲ
ートアレイ、論理ＬＳＩ等）では、前記容量の変動は装
置の縦方向の容量（フィールド酸化膜容量、ゲート酸化
膜容量）に対して無視することができなくなり、装置の
動作スピード低下等のような特性の変動及び安定性の劣
化が生じることになる。
ｍ ＝１８．２Ｘ１０−６（ＰＦ／／ｊｍ）これから、
モールド前後で容量が２倍近く変化することが判る。こ
のため、金属配線の多い大規模半導体集積回路装置（ゲ
ートアレイ、論理ＬＳＩ等）では、前記容量の変動は装
置の縦方向の容量（フィールド酸化膜容量、ゲート酸化
膜容量）に対して無視することができなくなり、装置の
動作スピード低下等のような特性の変動及び安定性の劣
化が生じることになる。
本発明の半導体集積回路装置の製造方法は、パッシベー
ション膜が原因とされる機械的な強度の低下や樹脂モー
ルド前後の容量の変動を防止し、信顛性及び安定性の向
上を図るものである。
ション膜が原因とされる機械的な強度の低下や樹脂モー
ルド前後の容量の変動を防止し、信顛性及び安定性の向
上を図るものである。
本発明の半導体集積回路装置の製造方法は、基板上に形
成した配線の膜厚よりも厚く第１の絶縁膜を形成し、こ
の上に表面が平坦になるように塗布膜を形成し、これら
塗布膜と第１の絶縁膜を配線上面よりも低くならない高
さまでエツチングし、しかる上で第２の絶縁膜を形成す
る工程を含むものである。
成した配線の膜厚よりも厚く第１の絶縁膜を形成し、こ
の上に表面が平坦になるように塗布膜を形成し、これら
塗布膜と第１の絶縁膜を配線上面よりも低くならない高
さまでエツチングし、しかる上で第２の絶縁膜を形成す
る工程を含むものである。
次に、本発明を図面を参照して説明する。
第１図（ａ）〜（Ｃ）は本発明の一実施例を製造工程順
に示す断面図である。
に示す断面図である。
同図（ａ）はシリコン等の半導体基板１に既に所定の回
路素子が構成され、表面のフィールド酸化膜２上に金属
配線３が形成された場合を示している。なお、通常金属
配線３の膜厚が１．０．ｃ＋ ｍ程度で配線幅及び配線
間隔が２μｍ以下の微細パターンになると、金属配線３
は反応性イオンエツチング（ＲＩ Ｅ）法によって形成
するため、下地のフィールド酸化膜２も１ｏｏｏ人程度
エツチングされる。
路素子が構成され、表面のフィールド酸化膜２上に金属
配線３が形成された場合を示している。なお、通常金属
配線３の膜厚が１．０．ｃ＋ ｍ程度で配線幅及び配線
間隔が２μｍ以下の微細パターンになると、金属配線３
は反応性イオンエツチング（ＲＩ Ｅ）法によって形成
するため、下地のフィールド酸化膜２も１ｏｏｏ人程度
エツチングされる。
次いで、同図（ｂ）のように、４００℃程度の温度テ５
ｉＨ４−ＰＨ３−（ｈ（Ｎｚ）系の常圧ＣＶＤ法により
４ｍｏ１％の低濃度ＰＳＧ膜４を前記金属配線３の膜厚
よりも厚い１．５μｍの厚さに成長し、第１の絶縁膜を
形成する。更に、このＰＳＧ膜４の上にフォトレジスト
５を２．０μｍ程度の厚さに塗布し、表面を平坦化する
。
ｉＨ４−ＰＨ３−（ｈ（Ｎｚ）系の常圧ＣＶＤ法により
４ｍｏ１％の低濃度ＰＳＧ膜４を前記金属配線３の膜厚
よりも厚い１．５μｍの厚さに成長し、第１の絶縁膜を
形成する。更に、このＰＳＧ膜４の上にフォトレジスト
５を２．０μｍ程度の厚さに塗布し、表面を平坦化する
。
その上で、フォトレジスト５とＰＳＧ膜４とを選択比の
等しい条件でエツチングし、同図（Ｃ）のように金属配
線３の表面上にＰＳＧ膜４が僅かに残る厚さまで、換言
すれば金属配線３の上面よりも低くならない高さ位置ま
でエツチングを行う。
等しい条件でエツチングし、同図（Ｃ）のように金属配
線３の表面上にＰＳＧ膜４が僅かに残る厚さまで、換言
すれば金属配線３の上面よりも低くならない高さ位置ま
でエツチングを行う。
このエツチングとしては、例えばＣＨＦ３＋ＣｚＦ６＋
Ｈｅに０２を添加したガスを用いればよい。また、ここ
では金属配線３上にＰＳＧ膜４を１０００〜２０００人
の厚さに残している。
Ｈｅに０２を添加したガスを用いればよい。また、ここ
では金属配線３上にＰＳＧ膜４を１０００〜２０００人
の厚さに残している。
その後、３５０℃程度で５ｉＨ４−Ｎｕｓ−Ｎｚ系のプ
ラズマＣＶＤ法によりシリコン窒化膜６を３０００人程
度０厚さに全面に成長させて第２の絶縁膜を形成し、パ
ッシベーション膜を完成させる。
ラズマＣＶＤ法によりシリコン窒化膜６を３０００人程
度０厚さに全面に成長させて第２の絶縁膜を形成し、パ
ッシベーション膜を完成させる。
なお、このようにして完成した後、装置を樹脂７によっ
てモールドすることは勿論である。
てモールドすることは勿論である。
このようにして製造した半導体集積回路装置では、金属
配線３間は低濃度ＰＳＧ膜４のみが存在することになる
。このため、この部分を第２図（ａ）、 （ｂ）に等
価的に示すと、金属配線３間の単位配線光たりの容量Ｃ
８は次のようになる。
配線３間は低濃度ＰＳＧ膜４のみが存在することになる
。このため、この部分を第２図（ａ）、 （ｂ）に等
価的に示すと、金属配線３間の単位配線光たりの容量Ｃ
８は次のようになる。
Ｃ５＝Ｃ８Ｘ＝ε。・ε。８・ＴＭ ／ １ ＋−１７
，７ｘｌＯ−６（ＰＦ／、ｃ＋ ｍ）ここで、 εｏ ＝８．８５Ｘ１０−６（ＰＰ／／ｊ ｍ）（真空
の誘電率）ε。Ｘｅ４．０ （低濃度ＰＳＧ膜の比
誘電率）１１＝２．０μｍ （金属配線間隔）
Ｔ１１ ＝ １．０μｍ （金属配線膜厚）そ
して、この構成では樹脂モールドを行っても金属配線３
間に樹脂が存在することがないため、容量が変化される
ことはなく、特性の安定化を達成できる。また、パッシ
ベーション膜は表面が平坦化されているので、機械的な
外力、特に横方向の力に対する強度が向上し、信頼性が
向上できる。
，７ｘｌＯ−６（ＰＦ／、ｃ＋ ｍ）ここで、 εｏ ＝８．８５Ｘ１０−６（ＰＰ／／ｊ ｍ）（真空
の誘電率）ε。Ｘｅ４．０ （低濃度ＰＳＧ膜の比
誘電率）１１＝２．０μｍ （金属配線間隔）
Ｔ１１ ＝ １．０μｍ （金属配線膜厚）そ
して、この構成では樹脂モールドを行っても金属配線３
間に樹脂が存在することがないため、容量が変化される
ことはなく、特性の安定化を達成できる。また、パッシ
ベーション膜は表面が平坦化されているので、機械的な
外力、特に横方向の力に対する強度が向上し、信頼性が
向上できる。
ここで、前記第１及び第２の絶縁膜の材質は適宜他の材
質のものに変えることができる。また、フォトレジスト
は塗布可能であれば他の材質のものを用いることもでき
る。更に、配線は例えば多結晶シリコンのように金属以
外の導電性材料で構成する場合にも適用できる。
質のものに変えることができる。また、フォトレジスト
は塗布可能であれば他の材質のものを用いることもでき
る。更に、配線は例えば多結晶シリコンのように金属以
外の導電性材料で構成する場合にも適用できる。
またー、樹脂モールド以外の半導体集積回路装置に適用
しても機械的強度の向上の利益を得ることができる。
しても機械的強度の向上の利益を得ることができる。
以上説明したように本発明は、配線の膜厚よりも厚く第
１の絶縁膜を形成し、この上に表面が平坦になるように
塗布膜を形成し、これら塗布膜と第１の絶縁膜を配線上
面よりも低くならない高さまでエツチングし、しかる上
で第２の絶縁膜を形成しているので、配線上におけるパ
ッシベーション膜表面を平坦化して機械的な強度を増大
して信頼性を向上でき、かつ樹脂モールド前後における
容量の変動を防止して特性の安定化を達成することがで
きる。
１の絶縁膜を形成し、この上に表面が平坦になるように
塗布膜を形成し、これら塗布膜と第１の絶縁膜を配線上
面よりも低くならない高さまでエツチングし、しかる上
で第２の絶縁膜を形成しているので、配線上におけるパ
ッシベーション膜表面を平坦化して機械的な強度を増大
して信頼性を向上でき、かつ樹脂モールド前後における
容量の変動を防止して特性の安定化を達成することがで
きる。
第１図（ａ）〜（ｃ）は本発明の一実施例を製造工程順
に示す断面図、第２図（ａ）、 （ｂ）は要部の断面
図と等価回路図、第３図は従来における装置の断面図、
第４図（ａ）、 （ｂ）は樹脂モールド前における従
来の一部断面図と等価回路図、第５図（ａ）、 （ｂ
）は樹脂モールド後における一部断面図と等価回路図で
ある。 ■、１１・・・半導体基板、２，１２・・・フィールド
酸化膜、３．１３・・・金属配線、４・・・低濃度ＰＳ
Ｇ膜（第１の絶縁膜）、５・・・フォトレジスト（塗布
膜）、６・・・シリコン窒化膜（第２の絶縁膜）、７・
・・樹脂、１４・・・ＰＳＧ膜、１５・・・樹脂、１６
・・・空気。 へ の 寸塚
塚 塚 ″ 区− Ｉフ 派
に示す断面図、第２図（ａ）、 （ｂ）は要部の断面
図と等価回路図、第３図は従来における装置の断面図、
第４図（ａ）、 （ｂ）は樹脂モールド前における従
来の一部断面図と等価回路図、第５図（ａ）、 （ｂ
）は樹脂モールド後における一部断面図と等価回路図で
ある。 ■、１１・・・半導体基板、２，１２・・・フィールド
酸化膜、３．１３・・・金属配線、４・・・低濃度ＰＳ
Ｇ膜（第１の絶縁膜）、５・・・フォトレジスト（塗布
膜）、６・・・シリコン窒化膜（第２の絶縁膜）、７・
・・樹脂、１４・・・ＰＳＧ膜、１５・・・樹脂、１６
・・・空気。 へ の 寸塚
塚 塚 ″ 区− Ｉフ 派
Claims (2)
- （１）所定の素子を有する半導体基板上に形成した配線
上にこの配線の膜厚よりも厚く第１の絶縁膜を形成する
工程と、この上に表面が平坦になるように塗布膜を形成
する工程と、これら塗布膜と第１の絶縁膜を前記配線の
上面よりも低くならない高さまでエッチングする工程と
、前記第１の絶縁膜上に第２の絶縁膜を形成する工程を
含むことを特徴とする半導体集積回路装置の製造方法。 - （２）第１の絶縁膜を低濃度ＰＳＧ膜とし、塗布膜をフ
ォトレジスト膜とし、第２の絶縁膜をシリコン窒化膜と
してなる特許請求の範囲第１項記載の半導体集積回路装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1809786A JPS62177927A (ja) | 1986-01-31 | 1986-01-31 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1809786A JPS62177927A (ja) | 1986-01-31 | 1986-01-31 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62177927A true JPS62177927A (ja) | 1987-08-04 |
Family
ID=11962121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1809786A Pending JPS62177927A (ja) | 1986-01-31 | 1986-01-31 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62177927A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0759635A2 (en) * | 1995-08-23 | 1997-02-26 | International Business Machines Corporation | Planarized final passivation for semiconductor devices |
| EP1387394A2 (en) * | 1997-04-15 | 2004-02-04 | STMicroelectronics S.r.l. | Process of final passivation of integrated circuit devices |
-
1986
- 1986-01-31 JP JP1809786A patent/JPS62177927A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0759635A2 (en) * | 1995-08-23 | 1997-02-26 | International Business Machines Corporation | Planarized final passivation for semiconductor devices |
| EP0759635A3 (en) * | 1995-08-23 | 1999-03-24 | International Business Machines Corporation | Planarized final passivation for semiconductor devices |
| US6376911B1 (en) | 1995-08-23 | 2002-04-23 | International Business Machines Corporation | Planarized final passivation for semiconductor devices |
| KR100327721B1 (ko) * | 1995-08-23 | 2002-07-27 | 인터내셔널 비지네스 머신즈 코포레이션 | 최종패시베이션구조물 |
| EP1387394A2 (en) * | 1997-04-15 | 2004-02-04 | STMicroelectronics S.r.l. | Process of final passivation of integrated circuit devices |
| EP1387394A3 (en) * | 1997-04-15 | 2004-04-07 | STMicroelectronics S.r.l. | Process of final passivation of integrated circuit devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0855912A (ja) | Ｖｌｓｉに応用できる低誘電率絶縁方法 | |
| US20120133006A1 (en) | Oxide mems beam | |
| JPH04253322A (ja) | ３つのレジスト層を利用した平坦化方法 | |
| JPS618945A (ja) | 半導体集積回路装置 | |
| JPH1022457A (ja) | 容量装置及び半導体装置並びにそれらの製造方法 | |
| US6818525B1 (en) | Semiconductor device and method of providing regions of low substrate capacitance | |
| CN104377189A (zh) | 具有侧壁层和超厚金属层的集成电路及其制造方法 | |
| JPS62177927A (ja) | 半導体集積回路装置の製造方法 | |
| US20080217730A1 (en) | Methods of forming gas dielectric and related structure | |
| JPH0286146A (ja) | 半導体装置 | |
| JPH0744178B2 (ja) | 半導体装置の製造方法 | |
| US20230170251A1 (en) | Method for producing an individualisation zone of an integrated circuit | |
| US6251799B1 (en) | Method to provide low dielectric constant voids between adjacent conducting lines in a semiconductor device | |
| JPH0410222B2 (ja) | ||
| US8138008B1 (en) | Forming an oxide MEMS beam | |
| US5554884A (en) | Multilevel metallization process for use in fabricating microelectronic devices | |
| Gabric et al. | Air gap technology by selective ozone/TEOS deposition | |
| CN114649230A (zh) | 一种光刻胶涂层厚度的计算方法 | |
| JP3156374B2 (ja) | 半導体装置の製造方法 | |
| JP3624823B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04245628A (ja) | 絶縁膜の形成方法 | |
| CN112864003B (zh) | 降低表面缺陷影响的刻蚀方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPH04287326A (ja) | 半導体装置およびその製造方法 |