CN114649230A - 一种光刻胶涂层厚度的计算方法 - Google Patents

一种光刻胶涂层厚度的计算方法 Download PDF

Info

Publication number
CN114649230A
CN114649230A CN202011520109.XA CN202011520109A CN114649230A CN 114649230 A CN114649230 A CN 114649230A CN 202011520109 A CN202011520109 A CN 202011520109A CN 114649230 A CN114649230 A CN 114649230A
Authority
CN
China
Prior art keywords
photoresist coating
thickness
nth
photoresist
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011520109.XA
Other languages
English (en)
Inventor
樊航
任涛
秦祥
贺腾飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN202011520109.XA priority Critical patent/CN114649230A/zh
Publication of CN114649230A publication Critical patent/CN114649230A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/11—Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Data Mining & Analysis (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Operations Research (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

本发明公开了一种光刻胶涂层厚度的计算方法。根据本发明提供的光刻胶涂层厚度的计算方法，对在不同转速下形成的光刻胶涂层的厚度测量值和厚度理论值进行拟合以形成拟合方程，利用所述拟合方程计算在任意转速下形成的至少一层光刻胶涂层的厚度，提高了光刻胶涂层的计算精度。基于所述各第n层光刻胶涂层的厚度测量值和所述各第n层光刻胶涂层的厚度理论值进行拟合，获得光刻胶涂层的总厚度理论修正值，最终实现了多光刻胶涂层膜厚的精确计算，避免了盲目调节转速再切片确认厚度造成的晶圆浪费，大大节省了成本。还可快速精确制备出所需要的光刻胶涂层厚度，减少产品流通及开发时间。

Description

一种光刻胶涂层厚度的计算方法
技术领域
本发明涉及半导体制造技术领域，具体而言涉及一种光刻胶涂层厚度的计算方法。
背景技术
随着电子产业的迅猛发展，对集成电路的设计以及制造工艺提出了更高的要求，例如更高的集成度、不断缩小的关键尺寸(CD)、多功能一体化等。光刻工艺作为半导体制造中唯一生成图案的工序，其工艺制程的稳定性及精确性直接影响着产品良率。
光刻胶作为后续刻蚀工艺或注入工艺中的阻挡层，为避免介质被刻穿或注入穿透光刻胶层影响器件性能，其厚度需根据实际需求不断调整。例如在MEMS/BCD/IGBT等特色工艺中，深槽刻蚀、高剂量注入被广泛应用，对光刻胶厚度有较高要求，一般需大于2μm；若使用光刻胶作为PAD后的保护层，如聚酰亚胺，其厚度要求一般会大于10μm。随着电子产业的不断发展，特种器件芯片在制作过程中在保证分辨率的前提下必然会对光刻胶厚度提出更高的要求，例如大于20μm。当形成的单层光刻胶的厚度无法满足要求时，可以形成多层光刻胶，以使光刻胶的累加厚度达到工艺要求。
然而，由于对光刻胶涂层厚度的测量通常为破坏性的，因此有必要提出一种光刻胶涂层厚度的计算方法，以实现对光刻胶涂层厚度的精确计算。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种光刻胶涂层厚度的计算方法，包括：
提供至少两个衬底；
完成n次光刻胶涂胶，各所述衬底上均形成由下至上依次叠加的n层光刻胶涂层，不同所述衬底的光刻胶涂胶转速不同，同一所述衬底上的各层光刻胶涂层的光刻胶涂胶转速相同或不同；
测量各所述衬底上的第n层光刻胶涂层的厚度测量值，即为在不同转速下形成的各第n层光刻胶涂层的厚度测量值；
计算各所述衬底上的第n层光刻胶涂层的厚度理论值，即为在不同转速下形成的各第n层光刻胶涂层的厚度理论值；
基于所述各第n层光刻胶涂层的厚度测量值和所述各第n层光刻胶涂层的厚度理论值进行拟合，得到关于第n层光刻胶涂层的厚度理论修正值的拟合方程；
利用所述拟合方程计算得到所述完成n次光刻胶涂胶后形成的所述衬底上的所述n层光刻胶涂层的总厚度理论修正值；
其中，n为大于或等于1的正整数。
进一步，所述基于所述各第n层光刻胶涂层的厚度测量值和所述各第n层光刻胶涂层的厚度理论值进行拟合，得到关于第n层光刻胶涂层的厚度理论修正值的拟合方程，还包括：
所述拟合为线性拟合或二项式拟合。
进一步，所述测量各所述衬底上的第n层光刻胶涂层的厚度测量值，即为在不同转速下形成的各第n层光刻胶涂层的厚度测量值，还包括：
所述依次叠加的n层光刻胶涂层为自所述衬底上表面向上依次叠加的第一层光刻胶涂层、第二层光刻胶涂层、递增至第n层光刻胶涂层；
完成第一次光刻胶涂胶后，测量到的各所述衬底上的光刻胶涂层厚度为各所述衬底上的所述第一层光刻胶涂层的厚度测量值，即为在不同转速下形成的所述第一层光刻胶涂层的厚度测量值；
完成第n次光刻胶涂胶后，测量到的各所述衬底上的光刻胶涂层的厚度分别减去各相应的所述衬底上的所述第一层光刻胶涂层至第n-1层光刻胶涂层的厚度测量值，得到各所述衬底上的所述第n层光刻胶涂层的厚度测量值，即为在不同转速下形成的所述第n层光刻胶涂层的厚度测量值。
进一步，所述计算各所述衬底上的第n层光刻胶涂层的厚度理论值，即为在不同转速下形成的各第n层光刻胶涂层的厚度理论值，还包括：
采用以下方程式计算第n层光刻胶涂层的厚度理论值：
Dn 2×ωn＝dn 2×ω′n
其中，
ωn表示预先给定的已知的第n层光刻胶涂层的光刻胶涂胶基准转速；
ω′n表示形成所述第n层光刻胶涂层的任意的光刻胶涂胶转速；
Dn表示在ωn转速下形成的第n层光刻胶涂层的光刻胶涂层的厚度测量值；
dn表示待计算的在ω′n转速下形成的第n层光刻胶涂层的厚度理论值。
进一步，所述拟合包括线性拟合，以确定与所述第n层光刻胶涂层的厚度测量值和所述第n层光刻胶涂层的厚度理论值相关的的线性关系拟合系数，得到关于第n层光刻胶涂层的厚度理论修正值的线性关系拟合方程：
Figure BDA0002849215930000031
其中，
a表示第一线性关系拟合系数，且为常数；
b表示第二线性关系拟合系数，且为常数；
ωn表示预先给定的已知的第n层光刻胶涂层的光刻胶涂胶基准转速；
ω′n表示形成所述第n层光刻胶涂层的任意的光刻胶涂胶转速；
Dn表示在ωn转速下形成的光刻胶涂层的厚度测量值；
yn表示待计算的在ω′n转速下形成的第n层光刻胶涂层的厚度理论修正值。
进一步，所述拟合包括二项式拟合，以确定与所述第n层光刻胶涂层的厚度测量值和所述第n层光刻胶涂层的厚度理论值相关的二项式关系拟合系数，得到关于第n层光刻胶涂层的光刻胶涂层的厚度理论修正值的二项式关系拟合方程：
Figure BDA0002849215930000032
其中，
A表示第一二项式关系拟合系数，且为常数；
B表示第二二项式关系拟合系数，且为常数；
C表示第三二项式关系拟合系数，且为常数；
ωn表示预先给定的已知的第n层光刻胶涂层的光刻胶涂胶基准转速；
ω′n表示形成所述第n层光刻胶涂层的任意的光刻胶涂胶转速；
Dn表示在ωn转速下形成的光刻胶涂层的厚度测量值。
yn表示待计算的在ω′n转速下形成的第n层光刻胶涂层的厚度理论修正值。
进一步，所述利用所述拟合方程计算得到所述完成n次光刻胶涂胶后形成的所述衬底上的所述n层光刻胶涂层的总厚度理论修正值，还包括：
任一衬底上完成n次光刻胶涂胶后形成的所述n层光刻胶涂层的总厚度理论修正值按照如下关系式计算：
Figure BDA0002849215930000033
其中，
Yn表示待计算的任一衬底上完成n次光刻胶涂胶后形成的所述n层光刻胶涂层的总厚度理论修正值；
yn表示第n层光刻胶涂层的厚度修正值。
进一步，所述衬底包括半导体衬底，所述半导体衬底包括半导体元素和/或半导体结构。
进一步，各所述衬底上均形成由下至上依次叠加的n层光刻胶涂层的步骤包括：
采用旋涂工艺完成所述n次光刻胶涂胶；
固化所述光刻胶涂胶，以形成所述光刻胶涂层。
进一步，所述转速的范围为500r/min-10000r/min。
根据本发明提供的光刻胶涂层厚度的计算方法，对在不同转速下形成的光刻胶涂层的厚度测量值和厚度理论值进行拟合以形成拟合方程，利用所述拟合方程计算在任意转速下形成的至少一层光刻胶涂层的厚度，提高了光刻胶涂层的计算精度。基于所述各第n层光刻胶涂层的厚度测量值和所述各第n层光刻胶涂层的厚度理论值进行拟合，获得光刻胶涂层的总厚度理论修正值，最终实现了多光刻胶涂层膜厚的精确计算，避免了盲目调节转速再切片确认厚度造成的晶圆浪费，大大节省了成本。还可快速精确制备出所需要的光刻胶涂层厚度，减少产品流通及开发时间。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为一个实施例的光刻胶涂层厚度的计算方法的流程图；
图2为一个实施例的半导体器件的示意图；
图3为一个实施例的第一层光刻胶涂层的厚度理论值与厚度测量值线性拟合的曲线图；
图4为一个实施例的第一层光刻胶涂层的厚度理论值与厚度测量值二项式拟合的曲线图；
图5为一个实施例的第二层光刻胶涂层的厚度理论值与厚度测量值二项式拟合的曲线图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
为了实现对光刻胶涂层厚度的精确计算，本发明提出了一种光刻胶涂层厚度的计算方法，如图1所示，包括：
步骤S101：提供至少两个衬底；
步骤S102：完成n次光刻胶涂胶，各所述衬底上均形成由下至上依次叠加的n层光刻胶涂层，不同所述衬底的光刻胶涂胶转速不同，同一所述衬底上的各层光刻胶涂层的光刻胶涂胶转速相同或不同；
步骤S103：测量各所述衬底上的第n层光刻胶涂层的厚度测量值，即为在不同转速下形成的各第n层光刻胶涂层的厚度测量值；
步骤S104：计算各所述衬底上的第n层光刻胶涂层的厚度理论值，即为在不同转速下形成的各第n层光刻胶涂层的厚度理论值；
步骤S105：基于所述各第n层光刻胶涂层的厚度测量值和所述各第n层光刻胶涂层的厚度理论值进行拟合，得到关于第n层光刻胶涂层的厚度理论修正值的拟合方程；
步骤S106：利用所述拟合方程计算得到所述完成n次光刻胶涂胶后形成的所述衬底上的所述n层光刻胶涂层的总厚度理论修正值；
其中，n为大于或等于1的正整数。
首先，执行步骤S101，如图2所示，提供至少两个衬底100。
示例性地，所述衬底100可以包括半导体元素，例如单晶、多晶或非晶体结构的硅或硅锗，也可以包括混合的半导体结构，例如碳化硅、锑化铟、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合，也可以是绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在一个实施例中，衬底100可以为注入P型或N型杂质离子的硅衬底，其具体的掺杂浓度不受本实施例限制，衬底100可以通过外延生长形成，也可以为晶圆衬底。
示例性地，衬底100还包括隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，隔离结构将硅衬底分为不同的有源区，有源区中可以形成各种半导体器件，例如NMOS和PMOS等。在衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。
示例性地，衬底100也可以是包括层间介电层或是掩埋层的多层结构。所述的层间介质(ILD)可以包括多种形式生长的绝缘的二氧化硅物质，例如BPSG、PSG、FSG、USG、TEOS、热氧化二氧化硅、湿氧化二氧化硅、富硅二氧化硅SRO或其多层膜层的组合。所述掩埋层可以包括抗反射层和硬掩模层构成的复合结构，或是其他可以作为掩埋层的材料或结构，如多晶硅、氮化硅、碳化硅或金属膜层等。
接下来，执行步骤S102，如图2所示，完成n次光刻胶涂胶，各所述衬底100上均形成由下至上依次叠加的n层光刻胶涂层，不同所述衬底100的光刻胶涂胶转速不同，同一所述衬底100上的各层光刻胶涂层的光刻胶涂胶转速相同或不同。
示例性地，各所述衬底100上均形成由下至上依次叠加的n层光刻胶涂层的步骤包括：
采用旋涂工艺完成所述n次光刻胶涂胶；
固化所述光刻胶涂胶，以形成所述光刻胶涂层。
进一步，所述转速的范围为500r/min-10000r/min。
示例性地，采用旋转涂胶工艺形成光刻胶涂层，即先使衬底100以较低的速度旋转，此时光刻胶喷嘴移动至衬底100中央或靠近中央区域的上方位置，将光刻胶喷涂于衬底100表面。喷出的光刻胶的用量根据要形成的光刻胶层的厚度决定。光刻胶的热固化的温度为50℃-800℃，热固化的时间为30s-6h。
在本发明的实施例中，衬底数量为四个，光刻胶喷嘴每次喷出的光刻胶的量是固定不变的，四个衬底上的光刻胶涂胶转速不同，四个衬底分别采用1500r/min、3300r/min、3900r/min和4500r/min四个光刻胶涂胶转速进行旋涂，然后加热固化所述光刻胶，以在各个衬底上分别形成第一层光刻胶涂层201。重复上述旋涂和固化步骤，可以在第一层光刻胶涂层201上形成第二层光刻胶涂层202。继续重复上述旋涂和固化步骤，还可以形成n层光刻胶涂层。同一衬底上的各层光刻胶涂层的光刻胶涂胶转速相同或不同。
在一个实施例中，同一个衬底上，第一层光刻胶涂层201的光刻胶涂胶转速与第二层光刻胶涂层的202光刻胶涂胶转速相同，且各个衬底的形成第二层光刻胶涂层202的光刻胶涂胶转速不同。
在一个实施例中，同一个衬底上，第一层光刻胶涂层201的光刻胶涂胶转速与第二层光刻胶涂层的202光刻胶涂胶转速不同，且各个衬底的形成第二层光刻胶涂层202的光刻胶涂胶转速也不同。
接下来，执行步骤S103和步骤S104：测量各所述衬底上的第n层光刻胶涂层的厚度测量值，即为在不同转速下形成的各第n层光刻胶涂层的厚度测量值；计算各所述衬底上的第n层光刻胶涂层的厚度理论值，即为在不同转速下形成的各第n层光刻胶涂层的厚度理论值。
所述测量各所述衬底上的第n层光刻胶涂层的厚度测量值，即为在不同转速下形成的各第n层光刻胶涂层的厚度测量值，还包括：
所述依次叠加的n层光刻胶涂层为自所述衬底上表面向上依次叠加的第一层光刻胶涂层201、第二层光刻胶涂层202、递增至第n层光刻胶涂层；
完成第一次光刻胶涂胶后，测量到的各所述衬底上的光刻胶涂层厚度为各所述衬底上的所述第一层光刻胶涂层201的厚度测量值，即为在不同转速下形成的所述第一层光刻胶涂层201的厚度测量值；
完成第n次光刻胶涂胶后，测量到的各所述衬底上的光刻胶涂层的厚度分别减去各相应的所述衬底上的所述第一层光刻胶涂层至第n-1层光刻胶涂层的厚度测量值，得到各所述衬底上的所述第n层光刻胶涂层的厚度测量值，即为在不同转速下形成的所述第n层光刻胶涂层的厚度测量值。
当光刻胶被均匀旋涂在衬底100上时，其厚度D可以用和转速ω有关的公式粗略计算：
D＝kωb (1)
其中，
k表示光刻胶初始粘度函数；
ω表示转速；
b表示溶剂的挥发度。
进一步，b通常取-1/2。
然而，由于式(1)的应用范围为流体，而光刻胶经过固化步骤后不再是流体状态，因此根据式(1)计算的光刻胶的涂层厚度与实际测量值偏差较大。根据式(1)可得：
Dn 2×ωn＝dn 2×ω′n (2)
其中，
ωn表示预先给定的已知的第n层光刻胶涂层的光刻胶涂胶基准转速；
ω′n表示形成所述第n层光刻胶涂层的任意的光刻胶涂胶转速；
Dn表示在ωn转速下形成的第n层光刻胶涂层的光刻胶涂层的厚度测量值；
dn表示待计算的在ω′n转速下形成的第n层光刻胶涂层的厚度理论值。
在一个实施例中，在所述衬底100上仅形成第一层光刻胶涂层201。
为了提高计算光刻胶涂层厚度的精度，首先通过膜厚测量或切片确认基准转速ω1下形成的第一层光刻胶涂层201的厚度测量值D1，然后根据式(2)计算转速ω′1下形成的第一层光刻胶涂层201的厚度理论值d1。
在一个实施例中，在四个衬底上分别形成第一层光刻胶涂层时，分别采用1500r/min、3300r/min、3900r/min和4500r/min四个转速进行旋涂，即第一衬底上的第一层光刻胶涂层的光刻胶涂胶转速为1500r/min，第二衬底上的第一层光刻胶涂层的光刻胶涂胶转速为3300r/min，第三衬底上的第一层光刻胶涂层的光刻胶涂胶转速为3900r/min，第四衬底上的第一层光刻胶涂层的光刻胶涂胶转速为4500r/min，所述光刻胶采用聚酰亚胺。选择1500r/min、3300r/min、3900r/min或4500r/min中的任意一个作为光刻胶涂胶基准转速，例如3300r/min，通过膜厚测量或切片确认该光刻胶涂胶基准转速下形成的第一层光刻胶涂层201的厚度测量值为5.142μm。然后利用式(2)计算其他转速(1500r/min、3900r/min或4500r/min)下形成的第一层光刻胶涂层201的厚度理论值，通过膜厚测量或切片确认其他转速(1500r/min、3900r/min或4500r/min)下形成的第一层光刻胶涂层201的厚度测量值，参见表1：
表1
Figure BDA0002849215930000091
在另一个实施例中，参照图2，在所述衬底100上形成第一层光刻胶涂层201和第二层光刻胶涂层202。同一衬底上形成第一层光刻胶涂层201的光刻胶涂胶转速和形成第二层光刻胶涂层202的光刻胶涂胶转速相同或不同，且不同衬底上形成第二层光刻胶涂层202的光刻胶涂胶转速不同。
在一个实施例中，同一衬底上形成第一层光刻胶涂层201的光刻胶涂胶转速和形成第二层光刻胶涂层202的光刻胶涂胶转速相同。第一衬底上的第二层光刻胶涂层的光刻胶涂胶转速为1500r/min，第二衬底上的第二层光刻胶涂层的光刻胶涂胶转速为3300r/min，第三衬底上的第二层光刻胶涂层的光刻胶涂胶转速为3900r/min，第四衬底上的第二层光刻胶涂层的光刻胶涂胶转速为4500r/min，所述光刻胶采用聚酰亚胺。选择1500r/min、3300r/min、3900r/min或4500r/min中的任意一个作为光刻胶涂胶基准转速，本实施例中仍以第一转速为3300r/min为光刻胶涂胶基准转速，通过膜厚测量或切片确认第一层光刻胶涂层201和第二层光刻胶涂层202的总厚度测量值13.700μm，减去表1中第一层光刻胶涂层201的厚度测量值5.142μm即可获得第二层光刻胶涂层202的厚度测量值8.558μm。利用式(2)计算其他转速(1500r/min、3900r/min、4500r/min)下形成的第二层光刻胶涂层202的厚度理论值，通过膜厚测量或切片确认其他转速(1500r/min、3900r/min、4500r/min)下形成的第一层光刻胶涂层201和第二层光刻胶涂层202的总厚度测量值D，减去表1中第一层光刻胶涂层201的厚度测量值D1即可获得第二层光刻胶涂层202的厚度测量值D2，参见表2：
表2
Figure BDA0002849215930000101
依此类推，完成第n次光刻胶涂胶后，测量到的各所述衬底上的光刻胶涂层的厚度分别减去各相应的所述衬底上的所述第一层光刻胶涂层至第n-1层光刻胶涂层的厚度测量值，得到各所述衬底上的所述第n层光刻胶涂层的厚度测量值Dn，即为在不同转速下形成的所述第n层光刻胶涂层的厚度测量值。
接下来，执行步骤S105：基于所述各第n层光刻胶涂层的厚度测量值和所述各第n层光刻胶涂层的厚度理论值进行拟合，得到关于第n层光刻胶涂层的厚度理论修正值的拟合方程。
示例性地，所述拟合包括线性拟合，以确定与所述第n层光刻胶涂层的厚度测量值和所述第n层光刻胶涂层的厚度理论值相关的的线性关系拟合系数，得到关于第n层光刻胶涂层的厚度理论修正值的线性关系拟合方程，即为关于所述第n层光刻胶涂层的厚度理论修正值与所述第n层光刻胶涂层的光刻胶涂胶转速的线性关系式：
Figure BDA0002849215930000111
其中，
a表示第一线性关系拟合系数，且为常数；
b表示第二线性关系拟合系数，且为常数；
ωn表示预先给定的已知的第n层光刻胶涂层的光刻胶涂胶基准转速；
ω′n表示形成所述第n层光刻胶涂层的任意的光刻胶涂胶转速；
Dn表示在ωn转速下形成的光刻胶涂层的厚度测量值；
yn表示待计算的在ω′n转速下形成的第n层光刻胶涂层的厚度理论修正值。
在一个实施例中，对表1中在不同转速下形成的第一层光刻胶涂层201的厚度测量值和厚度理论值进行线性拟合，即利用一组第一层光刻胶涂层201的厚度测量值和一组第一层光刻胶涂层201的厚度理论值进行线性拟合，形成第一层光刻胶涂层厚度理论值与厚度测量值线性拟合的曲线图，如图3所示，y＝1.9839x-4.8966。
示例性地，所述拟合包括二项式拟合，以确定与所述第n层光刻胶涂层的厚度测量值和所述第n层光刻胶涂层的厚度理论值相关的二项式关系拟合系数，得到关于第n层光刻胶涂层的光刻胶涂层的厚度理论修正值的二项式关系拟合方程，即为关于所述第n层光刻胶涂层的厚度理论修正值与所述第n层光刻胶涂层的光刻胶涂胶转速的二项式方程：
Figure BDA0002849215930000112
其中，
A表示第一二项式关系拟合系数，且为常数；
B表示第二二项式关系拟合系数，且为常数；
C表示第三二项式关系拟合系数，且为常数；
ωn表示预先给定的已知的第n层光刻胶涂层的光刻胶涂胶基准转速；
ω′n表示形成所述第n层光刻胶涂层的任意的光刻胶涂胶转速；
Dn表示在ωn转速下形成的光刻胶涂层的厚度测量值。
yn表示待计算的在ω′n转速下形成的第n层光刻胶涂层的厚度理论修正值。
在一个实施例中，对表1中在不同转速下形成的第一层光刻胶涂层201的厚度测量值和厚度理论值进行二项式拟合，形成第一层光刻胶涂层201厚度理论值与厚度测量值二项式拟合的曲线图，如图4所示。所述第一层光刻胶涂层的厚度理论修正值y1与所述第一层光刻胶涂层的光刻胶涂胶转速x1的二项式方程为y1＝0.121x1 2+0.5022x1-0.6032。
在一个实施例中，对表2中在不同转速下形成的第二层光刻胶涂层202的厚度测量值和厚度理论值进行二项式拟合，形成第二层光刻胶涂层202厚度理论值与厚度测量值二项式拟合的曲线图，如图5所示。所述第二层光刻胶涂层的厚度理论修正值y2与所述第二层光刻胶涂层的光刻胶涂胶转速x2的二项式方程为y2＝-0.0096x2 2+1.8726x2-6.8108。
接下来，执行步骤S106：利用所述拟合方程计算得到所述完成n次光刻胶涂胶后形成的所述衬底上的所述n层光刻胶涂层的总厚度理论修正值。
所述利用所述拟合方程计算得到所述完成n次光刻胶涂胶后形成的所述衬底上的所述n层光刻胶涂层的总厚度理论修正值，还包括：
任一衬底上完成n次光刻胶涂胶后形成的所述n层光刻胶涂层的总厚度理论修正值按照如下关系式计算：
Figure BDA0002849215930000121
其中，
Yn表示待计算的任一衬底上完成n次光刻胶涂胶后形成的所述n层光刻胶涂层的总厚度理论修正值；
yn表示第n层光刻胶涂层的厚度修正值。
在其中一个实施例中，任一衬底上完成两次光刻胶涂胶后形成的两层光刻胶涂层的总厚度理论修正值按照如下关系式计算：
Y2＝0.121x1 2+0.5022x1-0.6032-0.0096x2 2+1.8726x2-6.8108
通过构建该双光刻胶涂层物理模型，在单光刻胶涂层厚度的计算方法上进行改进，并将理论值与测量值进行拟合修正，实现了双光刻胶涂层厚度的精确计算，避免了调节转速后再切片确认厚度造成的晶圆浪费，降低了成本，节省了产品开发时间。
根据本发明提供的光刻胶涂层厚度的计算方法，对在不同转速下形成的光刻胶涂层的厚度测量值和厚度理论值进行拟合以形成拟合方程，利用所述拟合方程计算在任意转速下形成的多光刻胶涂层的总厚度，该多光刻胶涂层的总厚度为总厚度理论修正值，比利用简单的倍数关系计算得到的厚度值更接近多光刻胶涂层的实际厚度值，提高了光刻胶涂层的计算精度，有效解决传统理论的计算膜厚值与实际膜厚偏差较大的难题。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种光刻胶涂层厚度的计算方法，其特征在于，包括：
提供至少两个衬底；
完成n次光刻胶涂胶，各所述衬底上均形成由下至上依次叠加的n层光刻胶涂层，不同所述衬底的光刻胶涂胶转速不同，同一所述衬底上的各层光刻胶涂层的光刻胶涂胶转速相同或不同；
测量各所述衬底上的第n层光刻胶涂层的厚度测量值，即为在不同转速下形成的各第n层光刻胶涂层的厚度测量值；
计算各所述衬底上的第n层光刻胶涂层的厚度理论值，即为在不同转速下形成的各第n层光刻胶涂层的厚度理论值；
基于所述各第n层光刻胶涂层的厚度测量值和所述各第n层光刻胶涂层的厚度理论值进行拟合，得到关于第n层光刻胶涂层的厚度理论修正值的拟合方程；
利用所述拟合方程计算得到所述完成n次光刻胶涂胶后形成的所述衬底上的所述n层光刻胶涂层的总厚度理论修正值；
其中，n为大于或等于1的正整数。
2.如权利要求1所述的计算方法，其特征在于，所述基于所述各第n层光刻胶涂层的厚度测量值和所述各第n层光刻胶涂层的厚度理论值进行拟合，得到关于第n层光刻胶涂层的厚度理论修正值的拟合方程，还包括：
所述拟合为线性拟合或二项式拟合。
3.如权利要求1所述的计算方法，其特征在于，所述测量各所述衬底上的第n层光刻胶涂层的厚度测量值，即为在不同转速下形成的各第n层光刻胶涂层的厚度测量值，还包括：
所述依次叠加的n层光刻胶涂层为自所述衬底上表面向上依次叠加的第一层光刻胶涂层、第二层光刻胶涂层、递增至第n层光刻胶涂层；
完成第一次光刻胶涂胶后，测量到的各所述衬底上的光刻胶涂层厚度为各所述衬底上的所述第一层光刻胶涂层的厚度测量值，即为在不同转速下形成的所述第一层光刻胶涂层的厚度测量值；
完成第n次光刻胶涂胶后，测量到的各所述衬底上的光刻胶涂层的厚度分别减去各相应的所述衬底上的所述第一层光刻胶涂层至第n-1层光刻胶涂层的厚度测量值，得到各所述衬底上的所述第n层光刻胶涂层的厚度测量值，即为在不同转速下形成的所述第n层光刻胶涂层的厚度测量值。
4.如权利要求1所述的计算方法，其特征在于，所述计算各所述衬底上的第n层光刻胶涂层的厚度理论值，即为在不同转速下形成的各第n层光刻胶涂层的厚度理论值，还包括：
采用以下方程式计算第n层光刻胶涂层的厚度理论值：
Dn 2×ωn＝dn 2×ω′n
其中，
ωn表示预先给定的已知的第n层光刻胶涂层的光刻胶涂胶基准转速；
ω′n表示形成所述第n层光刻胶涂层的任意的光刻胶涂胶转速；
Dn表示在ωn转速下形成的第n层光刻胶涂层的光刻胶涂层的厚度测量值；
dn表示待计算的在ω′n转速下形成的第n层光刻胶涂层的厚度理论值。
5.如权利要求4所述的计算方法，其特征在于，所述拟合包括线性拟合，以确定与所述第n层光刻胶涂层的厚度测量值和所述第n层光刻胶涂层的厚度理论值相关的的线性关系拟合系数，得到关于第n层光刻胶涂层的厚度理论修正值的线性关系拟合方程：
Figure FDA0002849215920000021
其中，
a表示第一线性关系拟合系数，且为常数；
b表示第二线性关系拟合系数，且为常数；
ωn表示预先给定的已知的第n层光刻胶涂层的光刻胶涂胶基准转速；
ω′n表示形成所述第n层光刻胶涂层的任意的光刻胶涂胶转速；
Dn表示在ωn转速下形成的光刻胶涂层的厚度测量值；
yn表示待计算的在ω′n转速下形成的第n层光刻胶涂层的厚度理论修正值。
6.如权利要求4所述的计算方法，其特征在于，所述拟合包括二项式拟合，以确定与所述第n层光刻胶涂层的厚度测量值和所述第n层光刻胶涂层的厚度理论值相关的二项式关系拟合系数，得到关于第n层光刻胶涂层的光刻胶涂层的厚度理论修正值的二项式关系拟合方程：
Figure FDA0002849215920000022
其中，
A表示第一二项式关系拟合系数，且为常数；
B表示第二二项式关系拟合系数，且为常数；
C表示第三二项式关系拟合系数，且为常数；
ωn表示预先给定的已知的第n层光刻胶涂层的光刻胶涂胶基准转速；
ω′n表示形成所述第n层光刻胶涂层的任意的光刻胶涂胶转速；
Dn表示在ωn转速下形成的光刻胶涂层的厚度测量值；
yn表示待计算的在ω′n转速下形成的第n层光刻胶涂层的厚度理论修正值。
7.如权利要求5或6所述的计算方法，其特征在于，所述利用所述拟合方程计算得到所述完成n次光刻胶涂胶后形成的所述衬底上的所述n层光刻胶涂层的总厚度理论修正值，还包括：
任一衬底上完成n次光刻胶涂胶后形成的所述n层光刻胶涂层的总厚度理论修正值按照如下关系式计算：
Figure FDA0002849215920000031
其中，
Yn表示待计算的任一衬底上完成n次光刻胶涂胶后形成的所述n层光刻胶涂层的总厚度理论修正值；
yn表示第n层光刻胶涂层的厚度修正值。
8.如权利要求1所述的计算方法，其特征在于，所述衬底包括半导体衬底，所述半导体衬底包括半导体元素和/或半导体结构。
9.如权利要求1所述的计算方法，其特征在于，各所述衬底上均形成由下至上依次叠加的n层光刻胶涂层的步骤包括：
采用旋涂工艺完成所述n次光刻胶涂胶；
固化所述光刻胶涂胶，以形成所述光刻胶涂层。
10.如权利要求1所述的计算方法，其特征在于，所述转速的范围为500r/min-10000r/min。
CN202011520109.XA 2020-12-21 2020-12-21 一种光刻胶涂层厚度的计算方法 Pending CN114649230A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011520109.XA CN114649230A (zh) 2020-12-21 2020-12-21 一种光刻胶涂层厚度的计算方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011520109.XA CN114649230A (zh) 2020-12-21 2020-12-21 一种光刻胶涂层厚度的计算方法

Publications (1)

Publication Number Publication Date
CN114649230A true CN114649230A (zh) 2022-06-21

Family

ID=81989919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011520109.XA Pending CN114649230A (zh) 2020-12-21 2020-12-21 一种光刻胶涂层厚度的计算方法

Country Status (1)

Country Link
CN (1) CN114649230A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116695089A (zh) * 2023-08-09 2023-09-05 通威微电子有限公司 中继环碳化钽镀膜装置和方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116695089A (zh) * 2023-08-09 2023-09-05 通威微电子有限公司 中继环碳化钽镀膜装置和方法
CN116695089B (zh) * 2023-08-09 2023-10-24 通威微电子有限公司 中继环碳化钽镀膜装置和方法

Similar Documents

Publication Publication Date Title
US10276513B2 (en) Integrated circuit with backside structures to reduce substrate warp
CA2125465C (en) Method of making integrated circuits
US6551941B2 (en) Method of forming a notched silicon-containing gate structure
JPH04253322A (ja) ３つのレジスト層を利用した平坦化方法
US10056395B2 (en) Method of improving localized wafer shape changes
KR101860219B1 (ko) 반도체 구조체 및 반도체 구조체의 형성 방법
US10811495B2 (en) Vertical field effect transistor with uniform gate length
CN114649230A (zh) 一种光刻胶涂层厚度的计算方法
US20190326183A1 (en) Method for forming a microelectronic device
CN109285887B (zh) 喷嘴组件、改善材料层厚度均匀性的沉积装置及方法
US8716102B2 (en) Methods of forming isolation structures for semiconductor devices by performing a dry chemical removal process
US20160020139A1 (en) Gap-filling dielectric layer method for manufacturing the same and applications thereof
JPH0410222B2 (zh)
KR950003899B1 (ko) 반도체 기판의 제조 방법
JP5110490B2 (ja) 層間絶縁膜および配線構造と、それらの製造方法
JP2023531475A (ja) 紫外線放射シールド層
US11522043B2 (en) IC with matched thin film resistors
US7919404B2 (en) Method of manufacturing semiconductor device including forming a t-shape gate electrode
US20180358301A1 (en) Semiconductor device and its manufacturing method
US20130221478A1 (en) Methods of forming isolation structures for semiconductor devices by employing a spin-on glass material or a flowable oxide material
US20230095956A1 (en) Hard mask removal without damaging top epitaxial layer
US20230343606A1 (en) Method for forming semiconductor packages using dielectric alignment marks and laser liftoff process
Crook et al. Optimization of Low Temperature PECVD Dielectric Stacks foR Via Reveal Passivation
KR100671559B1 (ko) 반도체 소자 및 그의 소자 분리 영역 형성 방법
WO2008099565A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination