JPH0777215B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0777215B2 JPH0777215B2 JP61048866A JP4886686A JPH0777215B2 JP H0777215 B2 JPH0777215 B2 JP H0777215B2 JP 61048866 A JP61048866 A JP 61048866A JP 4886686 A JP4886686 A JP 4886686A JP H0777215 B2 JPH0777215 B2 JP H0777215B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- semiconductor device
- layer
- vapor phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に係り、特に半導体装置の表面保護
膜（パッシベーション膜）の構造に関する。
膜（パッシベーション膜）の構造に関する。
本発明は表面に絶縁膜を有する半導体装置において、前
記絶縁膜層を第１の気相成長膜と、シリカ膜もしくはポ
リイミド樹脂膜から選ばれてなる塗布膜と、第２の気相
成長膜を多層構造とすることにより、半導体装置の微細
化に伴ない表面保護膜に発生する欠陥を減少させ、半導
体装置の信頼性を向上せしめたものである。
記絶縁膜層を第１の気相成長膜と、シリカ膜もしくはポ
リイミド樹脂膜から選ばれてなる塗布膜と、第２の気相
成長膜を多層構造とすることにより、半導体装置の微細
化に伴ない表面保護膜に発生する欠陥を減少させ、半導
体装置の信頼性を向上せしめたものである。
半導体装置において、表面保護膜（パッシベーション
膜）は、外部からのアルカリ金属イオンの侵入による半
導体素子の劣化の防止及び、外部からの水分の侵入によ
る配線金属層の腐食（コロージョン）の防止等のために
形成される。
膜）は、外部からのアルカリ金属イオンの侵入による半
導体素子の劣化の防止及び、外部からの水分の侵入によ
る配線金属層の腐食（コロージョン）の防止等のために
形成される。
従来、この表面保護膜としては例えば、気相成長法によ
るリンガラス（以下、PSGと記す）膜の第１層と、この
上に気相成長法による二酸化シリコン（以下、NSGと記
す）膜の第２層とを２層に重ねた構造の膜が広く用いら
れていた。この場合、耐アルカリ金属侵入性・耐イオン
侵入性・耐湿性等を確保するために前記絶縁膜層として
積層するPSG膜及びNSG膜の膜厚をそれぞれ0.5〜1.5μｍ
とし、２層全体の膜層として1.5〜３μｍとなるように
設定していた。
るリンガラス（以下、PSGと記す）膜の第１層と、この
上に気相成長法による二酸化シリコン（以下、NSGと記
す）膜の第２層とを２層に重ねた構造の膜が広く用いら
れていた。この場合、耐アルカリ金属侵入性・耐イオン
侵入性・耐湿性等を確保するために前記絶縁膜層として
積層するPSG膜及びNSG膜の膜厚をそれぞれ0.5〜1.5μｍ
とし、２層全体の膜層として1.5〜３μｍとなるように
設定していた。
しかしながら、前述の従来技術では半導体素子の微細化
が進み配線層の線幅（ライン）及び線間幅（スペース）
が狭まった場合、第２図に示すように、気相成長法によ
るPSG膜４及びNSG膜６は、金属配線層３の段差側面部に
おいてオーバーハングして、隣と接してしまい、前記PS
G膜もしくはNSG膜内に空洞７が生じ易い。特に、前記金
属配線層３の断面形状が逆テーパ状である場合は、さら
に大きな空洞が生じる。なお、第２図において、１は半
導体基板、２は絶縁膜である。
が進み配線層の線幅（ライン）及び線間幅（スペース）
が狭まった場合、第２図に示すように、気相成長法によ
るPSG膜４及びNSG膜６は、金属配線層３の段差側面部に
おいてオーバーハングして、隣と接してしまい、前記PS
G膜もしくはNSG膜内に空洞７が生じ易い。特に、前記金
属配線層３の断面形状が逆テーパ状である場合は、さら
に大きな空洞が生じる。なお、第２図において、１は半
導体基板、２は絶縁膜である。
さらに、金属配線材料を浸食するエッチング溶液中に前
記半導体装置を浸し表面保護膜の欠陥を調査したとこ
ろ、前記空洞７上の絶縁膜6aは薄く弱いため、この部分
からエッチング溶液が侵入し易く、金属配線層の大部分
が腐食されることが判った。
記半導体装置を浸し表面保護膜の欠陥を調査したとこ
ろ、前記空洞７上の絶縁膜6aは薄く弱いため、この部分
からエッチング溶液が侵入し易く、金属配線層の大部分
が腐食されることが判った。
従って、従来の表面保護膜の構造によれば半導体装置の
信頼性低下をきたすという問題点を有する。
信頼性低下をきたすという問題点を有する。
そこで本発明はこのような問題点を解決するもので、そ
の目的をするところは半導体装置の特性向上が確実に達
成し得る表面保護膜構造を提供するところにある。
の目的をするところは半導体装置の特性向上が確実に達
成し得る表面保護膜構造を提供するところにある。
半導体基板上に絶縁膜を介して複数の金属配線が狭い間
隔を有して存在する半導体装置において、前記金属配線
の狭い間隔を含む前記半導体基板の表面にリン濃度が４
モル％以下の気相成長法で設けられた0.2〜0.5μｍの膜
厚を有する第１絶縁膜、前記第１絶縁膜上に回転塗布法
により前記金属配線間の溝を平坦化する第２絶縁膜、前
記第２絶縁膜上に気相成長法で設けられた0.5〜1.5μｍ
の膜厚の第３絶縁膜を有することを特徴とする。この場
合、前記塗布膜がシリカ膜もしくはポリイミド樹脂膜か
ら選ばれて成ることが好ましい。
隔を有して存在する半導体装置において、前記金属配線
の狭い間隔を含む前記半導体基板の表面にリン濃度が４
モル％以下の気相成長法で設けられた0.2〜0.5μｍの膜
厚を有する第１絶縁膜、前記第１絶縁膜上に回転塗布法
により前記金属配線間の溝を平坦化する第２絶縁膜、前
記第２絶縁膜上に気相成長法で設けられた0.5〜1.5μｍ
の膜厚の第３絶縁膜を有することを特徴とする。この場
合、前記塗布膜がシリカ膜もしくはポリイミド樹脂膜か
ら選ばれて成ることが好ましい。
以下、本発明の一実施例を図面について記述する。第１
図は本発明の半導体装置の主要断面図である。なお、図
中、１は半導体基板、２は絶縁膜、３は金属配線層（あ
るいは電極金属層）、４は第１層のPSG膜、５は第２層
のシリカ塗布膜、６は第３層のNSG膜である。
図は本発明の半導体装置の主要断面図である。なお、図
中、１は半導体基板、２は絶縁膜、３は金属配線層（あ
るいは電極金属層）、４は第１層のPSG膜、５は第２層
のシリカ塗布膜、６は第３層のNSG膜である。
この半導体装置は次の工程により形成される。
（１） 従来例の場合と同様に、半導体基板１上に絶縁
膜２として、例えばPSG膜を形成し、次いで、金属配線
層３として、例えばアルミニウム層を形成する。
膜２として、例えばPSG膜を形成し、次いで、金属配線
層３として、例えばアルミニウム層を形成する。
（２） 次に、気相成長法によって第１層のPSG膜４を
0.2〜0.5μｍ程度に形成する。この場合、PSG膜のリン
濃度は４モル％以下が望ましい。
0.2〜0.5μｍ程度に形成する。この場合、PSG膜のリン
濃度は４モル％以下が望ましい。
（３） 回転塗布法により第２層の塗布膜としてシリカ
膜５を形成する。シリカ膜としては、シラノール（Si
（OH）４）系溶液を塗布し、300℃程度で１時間焼成す
る。この場合、この溶液の粘度およびスピン回転速度に
より、シリカ膜５の表面形状は調整される。塗布溶液中
のSi（OH）４量は、焼成後に残留する固形分で示すと、
残留固形分の塗布溶液に対する重量比が約６％以下であ
ることが好ましい。さらに、スピン回転速度は2000〜50
00rpmが好ましい。
膜５を形成する。シリカ膜としては、シラノール（Si
（OH）４）系溶液を塗布し、300℃程度で１時間焼成す
る。この場合、この溶液の粘度およびスピン回転速度に
より、シリカ膜５の表面形状は調整される。塗布溶液中
のSi（OH）４量は、焼成後に残留する固形分で示すと、
残留固形分の塗布溶液に対する重量比が約６％以下であ
ることが好ましい。さらに、スピン回転速度は2000〜50
00rpmが好ましい。
（４） しかる後に、第３層のNSG膜６を気相成長法に
より0.5〜1.5μｍ程度形成する。
より0.5〜1.5μｍ程度形成する。
（５） さらに、ボンディング電極上の前記第１層のPS
G膜４、前記第２層のシリカ膜５及び第３層のNSG膜６を
選択的に除去する（第１図に図示せず）。
G膜４、前記第２層のシリカ膜５及び第３層のNSG膜６を
選択的に除去する（第１図に図示せず）。
以上により本発明の半導体装置が得られる。
本発明の本実施例においては、金属配線層３間で生ずる
第１層のPSG膜４の表面段差（例えば４α）は、スピン
塗布による第２層のシリカ膜５により埋められ平坦化さ
れているため、この上に形成される第３層のNSG膜６に
は空洞が生じない。
第１層のPSG膜４の表面段差（例えば４α）は、スピン
塗布による第２層のシリカ膜５により埋められ平坦化さ
れているため、この上に形成される第３層のNSG膜６に
は空洞が生じない。
さらに本発明によれば、シリカ膜５はPSG膜４とNSG膜６
とにはさまれているため、シリカ膜が機械的歪に弱いと
いう欠点を補い、シリカ膜のクラックを未然に防止でき
る。さらに、シリカ膜５は金属配線層３と直接接してい
ないため、シリカ膜中に含有する不純物が金属配線層へ
与える不安定性を防止できる。
とにはさまれているため、シリカ膜が機械的歪に弱いと
いう欠点を補い、シリカ膜のクラックを未然に防止でき
る。さらに、シリカ膜５は金属配線層３と直接接してい
ないため、シリカ膜中に含有する不純物が金属配線層へ
与える不安定性を防止できる。
ところで、本実施例による半導体装置を、金属配線材料
を浸食するエッチング液に浸し、表面保護膜の欠陥を調
査したところ、表面保護膜の欠陥による金属配線層の腐
食と認められる現象は観測されなかった。
を浸食するエッチング液に浸し、表面保護膜の欠陥を調
査したところ、表面保護膜の欠陥による金属配線層の腐
食と認められる現象は観測されなかった。
なお、上記一実施例においては、第１層及び第３層の気
相成長膜としてPSG膜及びNSG膜の場合を例示したが、こ
れらに変えてボロンリンガラス（BPSG）膜、プラズマ窒
化（Ｐ−SiN）膜を用いてもよい。さらに、シリカ膜と
しては、上記シリカ膜に変えて、リンもしくはボロンの
少なくともいずれかを含有したシラノールSi（OH）４系
溶液、オルガノシラノール（RnSi（OH）４））系溶液、
またはSi（OR）４（ＲはCH3またはC2H5）系溶液から選
ばれてなる塗布膜であっても問題はない。また、第２層
の塗布膜としてシリカ膜に変えて、ポリイミド樹脂（例
えばPIQまたはパイラリン）を用いても、本発明の効果
は充分発揮されるものである。
相成長膜としてPSG膜及びNSG膜の場合を例示したが、こ
れらに変えてボロンリンガラス（BPSG）膜、プラズマ窒
化（Ｐ−SiN）膜を用いてもよい。さらに、シリカ膜と
しては、上記シリカ膜に変えて、リンもしくはボロンの
少なくともいずれかを含有したシラノールSi（OH）４系
溶液、オルガノシラノール（RnSi（OH）４））系溶液、
またはSi（OR）４（ＲはCH3またはC2H5）系溶液から選
ばれてなる塗布膜であっても問題はない。また、第２層
の塗布膜としてシリカ膜に変えて、ポリイミド樹脂（例
えばPIQまたはパイラリン）を用いても、本発明の効果
は充分発揮されるものである。
以上述べたように本発明によれば、リン濃度が４モル％
以下の気相成長法で第３絶縁膜と同等かそれ以下の厚さ
を有する第１絶縁膜を0.2〜0.5μｍの膜厚に形成し、そ
の上層に硬度が低く応力の弱いSOG膜を形成し、更に、
その上層に気相成長法で第３絶縁膜を形成することで、
狭い配線間隔を有している半導体装置でも、効率良く平
坦化することができる。
以下の気相成長法で第３絶縁膜と同等かそれ以下の厚さ
を有する第１絶縁膜を0.2〜0.5μｍの膜厚に形成し、そ
の上層に硬度が低く応力の弱いSOG膜を形成し、更に、
その上層に気相成長法で第３絶縁膜を形成することで、
狭い配線間隔を有している半導体装置でも、効率良く平
坦化することができる。
さらに本発明によれば、塗布膜が気相成長膜ではさまれ
ている構造であるため、塗布膜の欠点が補われており、
半導体装置の高信頼性が得られるという効果を有する。
ている構造であるため、塗布膜の欠点が補われており、
半導体装置の高信頼性が得られるという効果を有する。
第１図は本発明の半導体装置の一実施例を示す主要断面
図。 第２図は従来の半導体装置を示す主要断面図である。 １……半導体基板 ２……絶縁膜 ３……金属配線層 ４……気相成長膜 ５……塗布膜 ６……気相成長膜
図。 第２図は従来の半導体装置を示す主要断面図である。 １……半導体基板 ２……絶縁膜 ３……金属配線層 ４……気相成長膜 ５……塗布膜 ６……気相成長膜
Claims (2)
- 【請求項１】半導体基板上に絶縁膜を介して複数の金属
配線が狭い間隔を有して存在する半導体装置において、
前記金属配線の狭い間隔を含む前記半導体基板の表面に
リン濃度が４モル％以下の気相成長法で設けられた0.2
〜0.5μｍの膜厚を有する第１絶縁膜、前記第１絶縁膜
上に回転塗布法により前記金属配線間の溝を平坦化する
第２絶縁膜、前記第２絶縁膜上に気相成長法で設けられ
た0.5〜1.5μｍの膜厚の第３絶縁膜を有することを特徴
とする半導体装置。 - 【請求項２】半導体基板上に絶縁膜を介して複数の金属
配線が狭い間隔を有して存在する半導体装置において、
前記金属配線の狭い間隔を含む前記半導体基板の表面に
リン濃度が４モル％以下の気相成長法で0.2〜0.5μｍの
厚さに第１絶縁膜を形成する工程、前記第１絶縁膜上に
回転塗布法により前記金属配線間の溝を平坦化する第２
絶縁膜を形成する工程、前記第２絶縁膜上に気相成長法
で0.5〜1.5μｍの厚さに第３絶縁膜を形成する工程を有
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61048866A JPH0777215B2 (ja) | 1986-03-06 | 1986-03-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61048866A JPH0777215B2 (ja) | 1986-03-06 | 1986-03-06 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62205630A JPS62205630A (ja) | 1987-09-10 |
| JPH0777215B2 true JPH0777215B2 (ja) | 1995-08-16 |
Family
ID=12815203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61048866A Expired - Lifetime JPH0777215B2 (ja) | 1986-03-06 | 1986-03-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0777215B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744178B2 (ja) * | 1988-12-02 | 1995-05-15 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH04316330A (ja) * | 1991-04-16 | 1992-11-06 | Nec Corp | 半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5762535A (en) * | 1980-10-01 | 1982-04-15 | Hitachi Ltd | Semiconductor device |
| JPS57100748A (en) * | 1980-12-15 | 1982-06-23 | Toshiba Corp | Manufacture of semiconductor device |
| JPS5974651A (ja) * | 1982-10-22 | 1984-04-27 | Hitachi Ltd | 半導体装置 |
| JPS59205723A (ja) * | 1983-05-09 | 1984-11-21 | Nec Corp | 窒化シリコン膜を有する半導体装置 |
| JPS5956734A (ja) * | 1983-08-31 | 1984-04-02 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS60224229A (ja) * | 1984-04-20 | 1985-11-08 | Hitachi Ltd | 半導体装置 |
-
1986
- 1986-03-06 JP JP61048866A patent/JPH0777215B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62205630A (ja) | 1987-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0160338B1 (ko) | 반도체 장치의 제조 방법 | |
| US6541370B1 (en) | Composite microelectronic dielectric layer with inhibited crack susceptibility | |
| US20070170594A1 (en) | Insulating tube, semiconductor device employing the tube, and method of manufacturing the same | |
| JPH1092810A (ja) | 半導体装置 | |
| JP3054637B2 (ja) | 集積回路のパッシベーション方法 | |
| JPH0777215B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0744178B2 (ja) | 半導体装置の製造方法 | |
| JPH03179778A (ja) | 薄膜半導体形成用絶縁基板 | |
| JPH05218015A (ja) | 半導体装置 | |
| JPH02105556A (ja) | 半導体装置 | |
| JP2695324B2 (ja) | 半導体装置の製造方法 | |
| JPH05234991A (ja) | 半導体装置 | |
| JPH0555199A (ja) | 半導体装置 | |
| JP2723559B2 (ja) | 半導体集積回路装置 | |
| JPH0419707B2 (ja) | ||
| JPS58135645A (ja) | 半導体装置の製造方法 | |
| JPS6197839A (ja) | 半導体装置の製造方法 | |
| JPH01293632A (ja) | 半導体装置 | |
| JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPS62128128A (ja) | 半導体装置 | |
| JPS63155625A (ja) | 半導体集積回路装置 | |
| JPS646543B2 (ja) | ||
| JPS6154645A (ja) | 半導体装置 | |
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JPS6150378B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |