JPS6197839A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6197839A
JPS6197839A JP59218918A JP21891884A JPS6197839A JP S6197839 A JPS6197839 A JP S6197839A JP 59218918 A JP59218918 A JP 59218918A JP 21891884 A JP21891884 A JP 21891884A JP S6197839 A JPS6197839 A JP S6197839A
Authority
JP
Japan
Prior art keywords
layer
insulation layer
substrate
wiring
adhered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59218918A
Other languages
English (en)
Inventor
Atsushi Nakano
淳 中野
Takashi Yabu
薮　敬司
Kazunari Shirai
白井　一成
Shinji Sugaya
慎二 菅谷
Koji Hashimoto
広司 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59218918A priority Critical patent/JPS6197839A/ja
Publication of JPS6197839A publication Critical patent/JPS6197839A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置において、耐湿性の優れた最終保護
層を得る製造方法に関する。
従来、半導体装置は最終保護層として燐珪酸ガラス（Ｐ
　Ｓ　Ｇ）よりなるパッシベーション層ヲ用いていたが
、最近耐湿性向上のためＰ２Ｏ層の上にプラズマ窒化珪
素（ＳｉＪ＊）層を成長する等の工夫がなされている。
しかしながら、配線層の段差部等ではプラズマ窒化珪素
層に加わるストレスが大きく、この部分から水分が浸入
する等の問題があり、その対策が望まれている。
〔従来の技術〕
第３図は従来例による最終保護層の形成方法を示す断面
図である。
図において、１は半導体基板で珪素（Ｓｉ）よりなり、
ここにウニハエ程で素子が形成され、それに対応してパ
ターニングされたアルミニウム（ＡＩ）よりなる配線層
２が形成される。その上にパッシベーション層として、
ＰＳＧ層３　、Ｓｉ３Ｎ４層４を被着する。
〔発明が解決しようとする問題点〕
この場合Ｐ２Ｏ層３はＡＩ配線層２の段差部において図
示のような不連続部を生じ、Ｐ　Ｓ　０層３は勿論のこ
と、その上に被着したＳｉ３Ｎ４層４にもこの部分にス
トレスを生じ耐湿性を阻害する。
〔問題点を解決するための手段〕
上記問題点の解決は、半導体基板上にパターニングされ
た配線層を形成し、該配線層を覆って第ｌの絶縁層を被
着し、該第１の絶縁層の段差部乃至は凹部をスピンオン
ガラスで埋めた後、基板上に窒化珪素層を、あるいは第
２の絶縁層と窒化珪素層をこの順に被着する本発明によ
る一半導体装置の製造方法により達成される。
〔作用〕
スピンオンガラスは回転塗布により容易に基板上に被着
された絶縁層の段差部や凹部を埋めることができ、焼き
付けることにより二酸化珪素（ＳｉＯｚ）として固定で
きる。
またスピンオンガラスは基板あるいは配線層との間に従
来より信顛性の保証された絶縁層を介在させることによ
り、単に配線層上に直付けする場合より半導体装置の信
頬性を損なう危険性は少なくなる。
この平坦化された絶縁層上に、Ｓｉ３Ｎ４層を被着する
と、５ｉＪ４層にストレスを生ずることもなく耐湿性を
阻害することはない。
〔実施例〕
第１図（ａ）乃至（ｄ）は本発明の一実施例による最終
保護層の形成方法を示す断面図である。
第１図（ａ）において、Ｓｉ基板１に素子が形成され、
それに対応してパターニングされたＡｔの配線層２が形
成される。
第１図（ｂｌにおいて、その上に第１の絶縁層３として
、ｐｓｃ層を被着する。
被着条件は常圧・または減圧の気相成長（ＣＶＤ）法に
より、４５０°Ｃ以下の温度で、モノシラン（ＳｉＨ４
）、酸素（０□）、フォスフイン（ＰＨｆｆ）を熱分解
して基板上に厚さ０．１〜２μｍ成長させる。
第１図（Ｃ）において、スピンオンガラス層５として、
Ｐ　Ｌ　ＯＳ　（Ｐｏｌｙ　Ｌａｄｄｅｒ　Ｏｒｇａｎ
ｏ−Ｓｉｌｏｘａｎｅ）を平坦面で約２０００人になる
ように回転塗布すると、１μｍの段差を程良く埋めるこ
とができる。
このあと３５０〜４５０℃で６０分間ボストキュアを行
う。
第１図（ｄ）において、その上にプラズマ化学気相り 成長（ＣＶＤ法）による５ｉＪｎ層４を被着する・。
第２図は本発明の他の実施例による最終保護層の形成方
法を示す断面図である。
図において、Ｓｉ基板１に素子が形成され、それに対応
してバターニングされたＡＩの配線層２が形成される。
その上にスパッタまたはＣＶＤにより第１の絶縁層６と
して、厚さ２０００人のＳｉＯｚ層を被着する。
つぎに、スピンオンガラス層５として、ＰＬＯ８を平坦
面で約２０００人になるように回転塗布すると、１μｍ
の段差を程良く埋めることができる。
この後３５０〜４５０°Ｃで６０分間ポストキュアを行
いスピンオンガラスを固定する。
つぎに第２の絶縁層３として、厚さ７０００〜１０００
０人のＰＳＧ層を被着する。
被着条件は常圧または減圧のＣＶＤ法により、４５０℃
以下の温度で、ＳｉＨ４，０２、ＰＨ，を熱分解して基
板上に成長させる。
その上に厚さ３０００〜５０００人のプラズマＣＶＤ法
によるＳｉ３Ｎ４層４を被着する。
実施例のＰＬＯ３は、例えばＯＣＤ　（製造社名：東京
応化、０ｈｏｋａ　Ｃｈｅｍｉｃａｌ　Ｄｅｐｏｓｉｔ
ｉｏｎ）等を用いることができる。
〔発明の効果〕
以上詳細に説明したよう・に本発明によれば、配線層に
よって生じたＰＳＧ層の段差部を緩和し、その上に被着
した５ｉＪ４層はこの部分にストレスを生じることなく
、従って５ｉｄＬ層の耐湿性を維持することができる。
また最終保護層は平坦なため、半導体装置をプラスチッ
クパッケージに封止した場合に樹脂の熱履歴に伴う伸縮
によるクランクの発生が防止できる。
【図面の簡単な説明】
第１図（ａ）乃至（ｄ）は本発明の一実施例による最終
保護層の形成方法を示す断面図、 第２図は本発明の他の実施例による最終保護層の形成方
法を示す断面図、 第３図は従来例による最終保ｊ！層の形成方法を示す断
面図である。 図において、 ｌは半導体基板、　　　　２は配線層、３．６は絶縁層
、　　　　４は５ｉＪＬ層、５はスピンオンガラス層 を示す。 年゛０　　　　井２日

Claims (1)

    【特許請求の範囲】
  1. 　半導体基板上にパターニングされた配線層を形成し、
    該配線層を覆って第１の絶縁層を被着し、該第１の絶縁
    層の段差部乃至は凹部をスピンオンガラスで埋めた後、
    基板上に窒化珪素層を、あるいは第２の絶縁層と窒化珪
    素層をこの順に被着することを特徴とする半導体装置の
    製造方法。
JP59218918A 1984-10-18 1984-10-18 半導体装置の製造方法 Pending JPS6197839A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59218918A JPS6197839A (ja) 1984-10-18 1984-10-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59218918A JPS6197839A (ja) 1984-10-18 1984-10-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6197839A true JPS6197839A (ja) 1986-05-16

Family

ID=16727357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59218918A Pending JPS6197839A (ja) 1984-10-18 1984-10-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6197839A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6294937A (ja) * 1985-10-21 1987-05-01 Nec Corp 半導体集積回路装置の製造方法
JPS63155624A (ja) * 1986-12-04 1988-06-28 ダウ　コーニング　コーポレーション 多層セラミック被膜の形成方法
US5084671A (en) * 1987-09-02 1992-01-28 Tokyo Electron Limited Electric probing-test machine having a cooling system
JPH04122026A (ja) * 1990-09-13 1992-04-22 Nec Corp 半導体装置の製造方法
JPH04316330A (ja) * 1991-04-16 1992-11-06 Nec Corp 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5472971A (en) * 1977-11-22 1979-06-11 Seiko Epson Corp Protective coating for semiconductor surface
JPS58135645A (ja) * 1982-02-08 1983-08-12 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5472971A (en) * 1977-11-22 1979-06-11 Seiko Epson Corp Protective coating for semiconductor surface
JPS58135645A (ja) * 1982-02-08 1983-08-12 Fujitsu Ltd 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6294937A (ja) * 1985-10-21 1987-05-01 Nec Corp 半導体集積回路装置の製造方法
JPS63155624A (ja) * 1986-12-04 1988-06-28 ダウ　コーニング　コーポレーション 多層セラミック被膜の形成方法
JPH0642478B2 (ja) * 1986-12-04 1994-06-01 ダウ コーニング コーポレーション 多層セラミック被膜の形成方法
US5084671A (en) * 1987-09-02 1992-01-28 Tokyo Electron Limited Electric probing-test machine having a cooling system
JPH04122026A (ja) * 1990-09-13 1992-04-22 Nec Corp 半導体装置の製造方法
JPH04316330A (ja) * 1991-04-16 1992-11-06 Nec Corp 半導体装置

Similar Documents

Publication Publication Date Title
US4097889A (en) Combination glass/low temperature deposited Siw Nx Hy O.sub.z
JPS6197839A (ja) 半導体装置の製造方法
US7662713B2 (en) Semiconductor device production method that includes forming a gold interconnection layer
JPH0744178B2 (ja) 半導体装置の製造方法
JPH04348032A (ja) 半導体装置およびその製造方法
JPH0582581A (ja) 半導体装置の製造方法
JPH03179778A (ja) 薄膜半導体形成用絶縁基板
US20050037609A1 (en) Semiconductor device and production method therefor
JPH0555199A (ja) 半導体装置
JP2631659B2 (ja) 半導体装置
JP2695324B2 (ja) 半導体装置の製造方法
JP2556146B2 (ja) 多層配線
JPS62293726A (ja) 半導体装置
JPH05234991A (ja) 半導体装置
JPS58135645A (ja) 半導体装置の製造方法
JPH08148485A (ja) 半導体装置の製造方法
JPH0419707B2 (ja)
JPH06101467B2 (ja) 半導体集積回路装置
JP2933766B2 (ja) 半導体装置およびその製造方法
JPH0629400A (ja) 半導体装置及びその製造方法
JPS6035515A (ja) 半導体装置の製造法
JPH04102329A (ja) 半導体装置の製造方法
JPS6154645A (ja) 半導体装置
JPH0342834A (ja) 半導体装置
JPS6150378B2 (ja)