JPH06101467B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH06101467B2
JPH06101467B2 JP30207686A JP30207686A JPH06101467B2 JP H06101467 B2 JPH06101467 B2 JP H06101467B2 JP 30207686 A JP30207686 A JP 30207686A JP 30207686 A JP30207686 A JP 30207686A JP H06101467 B2 JPH06101467 B2 JP H06101467B2
Authority
JP
Japan
Prior art keywords
film
wiring
layer
aluminum alloy
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30207686A
Other languages
English (en)
Other versions
JPS63155625A (ja
Inventor
誠二 上田
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP30207686A priority Critical patent/JPH06101467B2/ja
Publication of JPS63155625A publication Critical patent/JPS63155625A/ja
Publication of JPH06101467B2 publication Critical patent/JPH06101467B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、多層配線及び配線層を有する半導体集積回路
装置、詳しくは、その表面保護膜に関するものである。
従来の技術 近年、半導体集積回路装置の集積度の向上を図るため、
素子寸法の縮小と共に、配線の多層化が重要になってき
た。ゲートアレイ,スタンダードセルなどでは、2〜3
層のアルミニウム配線が用いられている。しかし、微細
な配線の多層化により、半導体装置の信頼性に関して問
題が起る。特に、半導体装置の表面形状や構造に影響を
受けやすい表面保護膜には、ピンホールや、マイクロク
ラックが起り、プラスティックパッケージに封止された
時、耐湿性などの問題が現れやすい。
従来から実施されている半導体装置の表面保護膜につい
て、半導体装置の一部構造断面図を用いて説明する。第
3図はアルミニウム合金の配線部分の一部と、この部分
での表面保護膜の形状を示す構造断面図である。
シリコン基板1の主面にリン珪酸ガラス膜2が堆積さ
れ、この上にアルミニウム合金からなる配線層3が形成
されている。本図ではシリコン基板1内に形成されてい
る素子は省略し、アルミニウム合金による配線部のみに
ついて記している。半導体装置の表面に、窒化珪素から
なる表面保護膜4が形成され、水分などによる外部から
の素子への影響が防止される。
このような従来方法では次のような問題がある。すなわ
ち、アルミニウム合金の配線の幅が細く、かつ配線間隔
が小さくなると、表面保護膜4が配線層の側面に均一に
形成されず、溝A,Bができ、アルミニウム合金の配線層
3の側壁の膜厚が極めて薄くなり、マイクロクラックや
ピンホールが発生し、装置の耐湿性低下の原因となる。
第3図の例では、配線層3の幅が1.2ミクロン,配線間
隔1.0ミクロン,厚み1.0ミクロンであり、表面保護膜4
は膜厚1.0ミクロンである。
表面保護膜4がプラズマ励起型気相成長法による窒化珪
素では図中、aが1.0ミクロン、bが0.4ミクロン、配線
3の側壁の最も薄い部分で0.2ミクロンとなり、パッシ
ベーション効果が極めて弱い部分ができる。さらに、微
細なアルミニウム配線層の形成において、反応性イオン
エッチングが一般的に用いられるが、配線層の断面形状
は逆台形型となり、表面保護膜4のステップカバーはよ
り悪くなる。
表面保護膜4のステップカバーは、配線の多層化によ
り、半導体装置の表面の凹凸が大きくなると、より一層
悪くなり、表面保護膜4としての効果は小さくなる。
例えば、アルミニウムの2層配線について、第4図に一
例を示す。本例では、第1層アルミニウム配線3まで
は、第3図の例とほぼ同一であるが、アルミニウム膜厚
0.8ミクロンとされている。第1,第2アルミニウム配線
間の層間絶縁膜5に第2層アルミニウム配線6が重な
る。第2層アルミニウム配線6は配線ピッチを大きくさ
れる。本図で明らかなように、配線によって生ずる溝C,
Dは、第3図に示した例より著しく深くなる。第1層ア
ルミニウムの配線ピッチが、幅1.2ミクロン,間隔1.2ミ
クロン、第2層アルミニウムが幅1.5ミクロン,間隔1.2
ミクロンであり、溝Cは約1μm、深さが2ミクロン近
いものになる。
溝Dで幅0.5ミクロン以下のスリット状のスペースも部
分的に発生する。このような表面構造では、前例と同様
に表面保護膜のステップカバーは悪く、ピンホールも発
生しやすく、素子の耐湿性などに大きな影響がある。
以上のように従来例では、表面保護膜の効果が不充分で
あり、高密度の微細配線や、多層配線には装置の信頼性
上問題がある。
発明が解決しようとする問題点 前記従来例による表面保護膜では、複雑な表面形状に対
し、ステップカバーが悪いため、ピンホールやマイクロ
クラックが起り、耐湿性などの装置の信頼性上大きな問
題となる。特に、配線の多層化,配線の微細化により、
この問題はより一層顕著である。
表面保護膜がプラズマ励起型気相成長法による窒化珪素
膜、または他の気相成長法による二酸化珪素膜が単層ま
たは前記絶縁膜が多層膜で堆積しても、微細配線部での
表面保護膜のピンホール密度やマイクロクラックの防止
は困難である。
以上のように、表面保護膜のピンホールやマイクロクラ
ックを減少し、耐湿性が良く、外からの影響を受けにく
い半導体装置の表面保護膜が要求される。
問題点を解決するための手段 本発明はアルミニウム合金の配線に直接、気相成長法に
よるリン珪酸ガラス膜を堆積したのち、塗布ガラス膜を
塗布し、最上層にプラズマ励起型気相成長法による窒化
珪素膜を堆積した三層膜構造からなる表面保護膜をそな
えた半導体集積回路装置である。
作用 本発明によれば、微細なアルミニウム合金による配線ま
たは多層配線を有する半導体集積回路装置において、ア
ルミニウム合金による配線を形成した後、表面保護膜を
気相成長法によるリン珪酸ガラス膜を形成したのち、塗
布ガラス膜を塗布することにより平坦化し、こののちプ
ラズマ励起型気相成長法により窒化珪素膜を形成する三
層構造膜とすることにより、アルミニウム配線などによ
り形成された凹凸を滑らかな形状とし、特に窒化珪素膜
のステップカバーを向上し、表面保護膜のピンホールや
マイクロクラックの発生を防止することが可能である。
とりわけ、最上層の窒化珪素膜のステップカバーが、ア
ルミニウム合金の配線の寸法,密度,段差形状に殆んど
影響されないため、高密度の半導体集積回路装置に有効
である。
実施例 次に本発明に係る半導体集積回路装置の表面保護膜に関
し、図面を参照しながら説明する。
第1図a〜dは本発明実施例の半導体集積回路装置を、
1層のアルミニウム合金の配線層のみを形成する場合の
製造工程順構造断面図で示したものである。まず、第1
図aのように、シリコン基板1の主面に、リン珪酸ガラ
ス膜2を形成し、その上にシリコンを1%含むアルミニ
ウム合金からなる配線3を形成する。なお、線幅1.2ミ
クロン,配線間隔1.0ミクロン,膜厚1.0ミクロンであ
る。次に、第1図bのように、アルミニウム合金配線3
を気相成長法によるリン珪酸ガラス膜11(3wt%、リン
換算)で被膜する。これは、窒化珪素膜による応力の配
線への影響を緩和するため、及びシラノール化合物から
なる塗布ガラス膜12が直接アルミニウム合金配線3に接
触し、アルミ腐食などによる配線の欠損を防止するため
に用いる。リン珪酸ガラス膜11の膜厚は0.1ミクロン以
上あれば、前記目的の効果は認められる。ついで、第1
図cのように、リン珪酸ガラス膜11を堆積した後、塗布
回転法により、シラノール化合物を主成分とする塗布ガ
ラス膜12を塗布する。膜厚は配線上の部分12aで1.0ミク
ロン、配線間の部分12bでは約0.7ミクロンとなり、ほぼ
平坦化される。
塗布ガラス膜には、気相成長法では入り難い狭い溝にも
入り込み、均一に形成される。塗布ガラス膜12は、リン
を2重量%含む。塗布後、徐々に焼きしめ、最終430℃
でガラス化される。次に、第1図dのように、プラズマ
励起型気相成長法により窒化珪素膜13を1.0ミクロン堆
積する。塗布ガラス膜12により溝が埋められ、平坦化さ
れるため、窒化珪素膜のピンホールや、溝の隅でのマイ
クロクラックは発生しにくい。窒化珪素膜の膜厚均一性
は良く、下地の段差部でのクラックは見られない。耐湿
性の面から、窒化珪素膜の膜厚は本構造の装置では0.4
ミクロンで効果がある。
次に、2層アルミニウム合金配線を有する半導体集積回
路装置についての実施例を第2図に示した。リン珪酸ガ
ラス膜2上に、第1アルミニウム合金配線3が配線幅1.
2ミクロン,間隔1.2ミクロンで形成される。層間絶縁膜
5が堆積され、第2アルミニウム合金配線6が同様に、
線幅1.5ミクロン,間隔1.2ミクロンで形成される。第1,
第2のアルミニウム合金配線の膜厚は、それぞれ1ミク
ロンであり、第2アルミニウム合金配線形成後の最も深
い溝は、幅1ミクロン以上、深さ約2ミクロンに達す
る。表面保護膜の第1層のリン珪酸ガラス膜21を0.2ミ
クロン堆積し、この上に塗布ガラス膜22を塗布,乾燥
し、溝を埋める。溝が埋められて滑らかにされた上に、
プラズマ励起型気相成長法により、窒化珪素膜23を0.5
ミクロン堆積する。窒化珪素膜23の表面の被覆均一性は
下地の凹凸の影響が塗布ガラス膜22の効果により、著し
く改善された。アルミニウム合金配線の形状により、表
面保護膜のピンホールやマイクロクラックの影響を受け
ることが極めて少ない。耐湿性は最上層の窒化珪素膜の
膜質,膜厚などによって決定され、アルミニウム合金配
線表面の凹凸によって影響を受けるが、塗布ガラス膜に
より、表面保護膜を3層構造とすることにより、このよ
うな下地パターン依存性をなくすることができた。
発明の効果 以上のように、本発明によれば、多層配線により生じた
凹凸を埋め、滑らかな表面形状とすること及び多層構造
の表面保護膜とすることにより、表面保護膜のピンホー
ルやマイクロクラックなどの発生を防止し、耐湿性の向
上を図ることができる。
【図面の簡単な説明】
第1図a〜dは本発明実施例構造を製造工程で示した工
程順断面図、第2図は2層アルミニウム配線を有する別
の実施例半導体集積回路装置断面図、第3図,第4図は
各従来例半導体集積回路装置の構造断面図である。 3,6……アルミ配線、11……リン珪酸ガラス膜、12……
塗布ガラス膜、13……窒化珪素膜。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】アルミニウム合金の配線層上に直接、リン
    珪酸ガラス膜を堆積し、この上に塗布ガラス膜を塗布
    し、最上層に窒化珪素膜を堆積した三層膜をそなえたこ
    とを特徴とする半導体集積回路装置。
JP30207686A 1986-12-18 1986-12-18 半導体集積回路装置 Expired - Fee Related JPH06101467B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30207686A JPH06101467B2 (ja) 1986-12-18 1986-12-18 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30207686A JPH06101467B2 (ja) 1986-12-18 1986-12-18 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPS63155625A JPS63155625A (ja) 1988-06-28
JPH06101467B2 true JPH06101467B2 (ja) 1994-12-12

Family

ID=17904627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30207686A Expired - Fee Related JPH06101467B2 (ja) 1986-12-18 1986-12-18 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH06101467B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2518435B2 (ja) * 1990-01-29 1996-07-24 ヤマハ株式会社 多層配線形成法
CA2017720C (en) * 1990-05-29 1999-01-19 Luc Ouellet Sog with moisture-resistant protective capping layer
JPH04122026A (ja) * 1990-09-13 1992-04-22 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS63155625A (ja) 1988-06-28

Similar Documents

Publication Publication Date Title
JPS5819129B2 (ja) ハンドウタイソウチノ セイゾウホウホウ
JPH06101467B2 (ja) 半導体集積回路装置
JPH0744178B2 (ja) 半導体装置の製造方法
KR100372649B1 (ko) 반도체 소자의 금속 패드 형성방법
JPH0555199A (ja) 半導体装置
JPS6197839A (ja) 半導体装置の製造方法
JPH04150031A (ja) 半導体装置の製造方法
JP2933766B2 (ja) 半導体装置およびその製造方法
JPS61196555A (ja) 多層配線の形成方法
JPH04106957A (ja) 半導体装置の製造方法
JP2737952B2 (ja) 半導体装置
JPS6310898B2 (ja)
JPS62155537A (ja) 半導体装置の製造方法
KR920003876B1 (ko) 반도체 장치의 제조방법
JPH04137626A (ja) 半導体装置の製造方法
JPH04137627A (ja) 半導体装置の製造方法
JPS5893254A (ja) 半導体装置の製造方法
JPS6154645A (ja) 半導体装置
JPH0786209A (ja) 半導体装置の製造方法
JPH0777215B2 (ja) 半導体装置及びその製造方法
JPH0118582B2 (ja)
JPH0337297B2 (ja)
JPH0897213A (ja) 半導体装置の製造方法
JPH0122984B2 (ja)
JPH0732193B2 (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees