CN106653608A - 一种基于体硅的SOI FinFET的制作方法 - Google Patents
一种基于体硅的SOI FinFET的制作方法 Download PDFInfo
- Publication number
- CN106653608A CN106653608A CN201611123442.0A CN201611123442A CN106653608A CN 106653608 A CN106653608 A CN 106653608A CN 201611123442 A CN201611123442 A CN 201611123442A CN 106653608 A CN106653608 A CN 106653608A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon layer
- fin
- opening
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 89
- 239000010703 silicon Substances 0.000 title claims abstract description 89
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 239000012212 insulator Substances 0.000 title description 5
- 230000005669 field effect Effects 0.000 title description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 113
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 88
- 230000003647 oxidation Effects 0.000 claims abstract description 45
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 76
- 239000004065 semiconductor Substances 0.000 claims description 75
- 238000002360 preparation method Methods 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 16
- 238000000926 separation method Methods 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- 229910005926 GexSi1-x Inorganic materials 0.000 claims description 4
- 238000010276 construction Methods 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 230000000717 retained effect Effects 0.000 claims description 2
- 238000000407 epitaxy Methods 0.000 abstract 1
- 239000000243 solution Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请提供一种基于体硅的SOI FinFET的制作方法，在外延锗硅层时，所述锗硅层上带有开口，使得锗硅层在开口处断开，后续外延Fin结构层时，以Fin结构层材料填充该部分，在后续刻蚀去除锗硅层时，由于锗硅层的刻蚀速率远远大于Fin结构层的刻蚀速率，开口处的Fin结构层可以作为锗硅层的刻蚀停止层，从而使得开口处的Fin结构层的尺寸由开口的尺寸决定，进而使得开口处的Fin结构层尺寸容易控制，也即后续形成隐埋氧化层的尺寸较容易控制，避免了因隐埋氧化层的尺寸过小出现Fin容易倾倒或因隐埋氧化层的尺寸过大，氧化不完整，未被全部氧化的问题，进而提高了基于体硅的SOIFinFET器件的性能。
Description
技术领域
本发明涉及半导体工艺制造领域，尤其涉及一种基于体硅的SOI(Silicon-On-Insulator，绝缘衬底上硅)FinFET(鳍式场效晶体管，FinField-Effect Transistor)的制作方法。
背景技术
目前，随着对半导体器件关键尺寸的降低以及对半导体器件的低功耗高速度要求的提高，14nm/16nm及以下技术形成了FD-SOI平面器件、体硅FinFET和SOI FinFET三足鼎立的局面。SOI FinFET融合了SOI与FinFET两者共同的优点。
图1为一种SOI FinFET的立体结构示意图。如图1所示，SOI FinFET包括：半导体衬底10，半导体衬底10上形成有凸出的鳍(Fin)14；氧化层11，覆盖所述半导体衬底10的表面以及鳍14的侧壁的一部分；栅极结构，横跨在所述鳍14上，覆盖鳍14的顶部和侧壁，栅极结构包括栅介质层(图中未示出)和位于栅介质层上的栅12；以及位于隔离鳍14和半导体衬底10之间的隐埋氧化层(BOX)13。
现有技术中SOI FinFET的制作方法，形成SOI FinFET的隐埋氧化层时，容易出现Fin倾倒或BOX层不能完全被氧化形成绝缘层的现象。
发明内容
有鉴于此，本发明提供一种基于体硅的SOI FinFET的制作方法，以解决现有技术中SOI FinFET的制作过程中，容易出现Fin倾倒或BOX层不能完全被氧化形成绝缘层的问题。
为实现上述目的，本发明提供如下技术方案：
一种基于体硅的SOI FinFET的制作方法，包括：
提供半导体衬底；
在所述半导体衬底表面外延带有开口的锗硅层，所述开口将所述锗硅层断开为两部分；
在所述锗硅层上外延Fin结构层，使得所述开口被所述Fin结构层材料填充；
刻蚀去除所述开口两侧的所述锗硅层和所述Fin结构层，保留所述开口内的Fin结构层，使所述半导体衬底朝向所述锗硅层的表面低于所述锗硅层朝向所述半导体衬底的表面，形成鳍；
氧化所述开口处的Fin结构层，形成隐埋氧化层；
在所述半导体衬底表面形成隔离层，所述隔离层背离所述半导体衬底的表面高于所述隐埋氧化层背离所述半导体衬底的表面；
在所述鳍上制作栅极，形成基于体硅的SOI FinFET结构；
其中，所述Fin结构层的刻蚀速率小于所述锗硅层的刻蚀速率。
优选地，所述在所述半导体衬底表面外延带有开口的锗硅层，所述开口将所述锗硅层断开为两部分具体过程包括：
在所述半导体衬底表面淀积第一掩膜，并图形化所述第一掩膜；
在所述半导体衬底表面外延锗硅层，所述锗硅层在所述第一掩膜的位置处断开；
去除所述第一掩膜，在所述半导体衬底表面形成带有开口的锗硅层，所述开口将所述锗硅层断开为两部分。
优选地，所述在所述锗硅层上外延Fin结构层，使得所述开口被所述Fin结构层填充步骤之后，还包括：
采用化学机械抛光对所述Fin结构层表面进行平坦化。
优选地，所述刻蚀去除所述开口两侧的所述锗硅层和所述Fin结构层，保留所述开口内的Fin结构层，使所述半导体衬底朝向所述锗硅层的表面低于所述锗硅层朝向所述半导体衬底的表面，形成鳍的具体过程包括：
在所述硅层表面淀积第二掩膜，并图形化所述第二掩膜；
去除所述第二掩膜外对应的所述Fin结构层和所述锗硅层，使所述半导体衬底朝向所述锗硅层的表面低于所述锗硅层朝向所述半导体衬底的表面；
选择性去除所述第二掩膜下方对应的所述锗硅层，保留所述第二掩膜下方的所述Fin结构层以及所述开口内的Fin结构层，形成鳍；
去除所述第二掩膜。
优选地，所述第二掩膜为氧化硅、氮化硅或氧化硅和氧化硅的叠层结构。
优选地，所述锗硅层的化学式为GexSi1-x，其中，所述x的取值范围为20％～40％，包括端点值。
优选地，所述选择性去除所述第二掩膜下方对应的所述锗硅层和所述第二掩膜，保留所述第二掩膜下方的所述硅层以及所述开口内的硅层，形成鳍，采用的锗硅刻蚀液体为氢氟酸、双氧水和乙酸的混合溶液。
优选地，所述氧化所述开口处的硅层，形成隐埋氧化层的具体过程包括：
对所述鳍的表面以及所述半导体衬底的表面进行氧化，形成氧化层；
同时对位于所述开口处的硅层完全氧化，在所述鳍和所述半导体衬底之间形成隐埋氧化层；
选择性去除所述氧化层，保留所述隐埋氧化层。
优选地，所述Fin结构层材料为硅或锗。
优选地，所述锗硅层的厚度小于30nm。
经由上述的技术方案可知，本发明提供的基于体硅的SOI FinFET的制作方法，在外延锗硅层时，所述锗硅层上带有开口，使得锗硅层在开口处断开，后续外延Fin结构时，以Fin结构材料填充该部分，在后续刻蚀去除锗硅层时，由于锗硅层的刻蚀速率远远大于Fin结构层的刻蚀速率，开口处的Fin结构层可以作为锗硅层的刻蚀停止层，从而使得开口处的硅层的尺寸由开口的尺寸决定，进而使得开口处的Fin结构层尺寸容易控制，也即后续形成隐埋氧化层的尺寸较容易控制，避免了因隐埋氧化层的尺寸过小出现Fin容易倾倒或因隐埋氧化层的尺寸过大，氧化不完整，未被全部氧化的问题，进而提高了基于体硅的SOIFinFET器件的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为一种SOI FinFET的立体结构示意图；
图2为本发明实施例提供的一种基于体硅的SOI FinFET的制作方法流程图；
图3-图12为本发明实施例提供的基于体硅的SOI FinFET的制作方法工艺过程图；
图13为根据本发明实施例提供的基于体硅的SOI FinFET的制作方法制作形成的基于体硅的SOI FinFET实物结构截面图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
现有技术中提供SOI FinFET的制作方法，通常在体硅衬底上直接外延锗硅层，然后继续外延硅层，通过后面横向刻蚀锗硅层，形成SOI FinFET的隐埋氧化层(BOX)，因为锗硅层刻蚀时无刻蚀停止层，刻蚀量不容易控制，为形成如图1中BOX13的小柱，当刻蚀量过多时，小柱的尺寸过窄，造成后续形成的鳍(Fin)容易倾倒；当刻蚀量过少时，则中间小柱剩余过多，在后续氧化过程中，无法将剩余的锗硅层全部氧化，形成闭合的氧化绝缘层，以上两个方面均会造成整个基于体硅的SOI FinFET的制作工艺失败。
因此，本发明实施例提供一种基于体硅的SOI FinFET的制作方法，包括：
提供半导体衬底；
在所述半导体衬底表面外延带有开口的锗硅层，所述开口将所述锗硅层断开为两部分；
在所述锗硅层上外延Fin结构层，使得所述开口被所述Fin结构层材料填充；
刻蚀去除所述开口两侧的所述锗硅层和所述Fin结构层，保留所述开口内的Fin结构层，使所述半导体衬底朝向所述锗硅层的表面低于所述锗硅层朝向所述半导体衬底的表面，形成鳍；
氧化所述开口处的Fin结构层，形成隐埋氧化层；
在所述半导体衬底表面形成隔离层，所述隔离层背离所述半导体衬底的表面高于所述隐埋氧化层背离所述半导体衬底的表面；
在所述鳍上制作栅极，形成基于体硅的SOI FinFET结构；
其中，所述Fin结构层的刻蚀速率小于所述锗硅层的刻蚀速率。
由于在锗硅层中引入部分Fin结构层，Fin结构层的刻蚀速率小于所述锗硅层的刻蚀速率，所以引入的部分Fin结构层，形成Fin结构柱，所述Fin结构柱在锗硅层刻蚀过程中相当于锗硅层的刻蚀停止层，从而使得锗硅层刻蚀能够停止在Fin结构柱处，从而不会发生因刻蚀量难以控制而造成的Fin倾倒或BOX层不能完全被氧化形成绝缘层的问题。
基于此，本发明提供一种基于体硅的SOI FinFET的制作方法，参见图2-图12，其中图2为本发明实施例提供的基于体硅的SOI FinFET的制作方法流程图；图3-图12为本发明实施例提供的基于体硅的SOIFinFET的制作方法工艺过程图。其中，图3-图8为图1中基于体硅的SOI FinFET的沿AA’方向的截面图。
如图2所示，本发明实施例提供的基于体硅的SOI FinFET的制作方法流程包括如下步骤：
步骤S101：提供半导体衬底；
需要说明的是，本实施例中半导体衬底为制作体硅SOI FinFET的半导体衬底，本实施例中可选地，半导体衬底为硅衬底。
步骤S102：在所述半导体衬底表面外延带有开口的锗硅层，所述开口将所述锗硅层断开为两部分；
请参见图3，在半导体衬底10表面淀积第一掩膜，并图形化第一掩膜，在需要形成开口的地方形成第一掩膜A1；
请参见图4，在形成有第一掩膜A1的半导体衬底10表面外延锗硅层G，由于第一掩膜A1的存在，锗硅层G在第一掩膜A1的位置处断开；
请参见图5，去除第一掩膜，在半导体衬底表10面形成带有开口C的锗硅层G，开口C将锗硅层G断开为两部分。
需要说明的是，第一掩膜的位置为后续隐埋氧化层的位置，因此，本实施例中第一掩膜的位置依据隐埋氧化层的位置而设置。本实施例中第一掩膜需要为硬度较大的掩膜且尽可能减小晶格失配，本实施例中可选地，第一掩膜为二氧化硅材质。
步骤S103：在所述锗硅层上外延Fin结构层，使得所述开口被所述Fin结构层材料填充；
需要说明的是，本发明实施例中所述Fin结构层的材料可以是锗，也可以是硅，可选地，本实施例中Fin结构层为硅层，为方便描述，下方工艺流程以所述Fin结构层的材质为硅进行说明，但本实施例中对此并不做限定。
请参见图6，在锗硅层G上外延硅层S，硅层S将开口填充，使得硅层S与半导体衬底10相接触。可选地，本实施例中半导体衬底为硅材质，因此，本实施例中硅层与半导体衬底合二为一，在开口处形成一个整体。
可选地，本实施例中，在外延硅层后，采用化学机械抛光(CMP)对硅层表面进行平坦化。
步骤S104：刻蚀去除所述开口两侧的所述锗硅层和所述Fin结构层，保留所述开口内的Fin结构层，使所述半导体衬底朝向所述锗硅层的表面低于所述锗硅层朝向所述半导体衬底的表面，形成鳍；
请参见图7，本实施例中形成鳍的具体过程包括：
在硅层表面淀积第二掩膜A2，并图形化第二掩膜；
本实施例中所述第二掩膜可以是氧化硅、氮化硅或氧化硅和氧化硅的叠层结构，本实施例中对此不作限定，另可以在去除图7中所示的锗硅层G后，去除所述第二掩膜，也可以同时将第二掩膜和图7中所示的锗硅层G同时去除，本实施例对此不做限定。
请继续参见图7，去除第二掩膜A2外对应的硅层和锗硅层G，使半导体衬底10朝向锗硅层G的表面低于锗硅层G朝向半导体衬底10的表面；也即图7中，半导体衬底10的上表面低于锗硅层G的下表面位置。
请参见图8，选择性去除第二掩膜下方对应的锗硅层，保留所述第二掩膜下方的所述硅层以及所述开口内的硅层，形成鳍14；形成鳍14后，将第二掩膜去除即可。
为方便描述，本实施例中将开口处的硅层简称为硅柱，如图8中所示，在开口处形成硅柱16。本实施例中可选地，所述锗硅层的化学式为GexSi1-x，其中，x的取值范围为20％～40％，包括端点值。以使得锗硅和硅的选择比较高，便于后续采用锗硅腐蚀液对所述锗硅层进行选择性去除，而不影响硅层。
本实施例中，可选地，选择性去除锗硅层采用的锗硅刻蚀液体为氢氟酸(HF)、双氧水(H2O2)和乙酸(CH3COOH)的混合溶液。其中，通过调整氢氟酸、双氧水和乙酸的体积比可以控制锗硅层的腐蚀速率，本实施例中对此不做限定，优选地，各成分的体积比为：HF(49％):H2O2(30％):CH3COOH(99.8％):H2O＝1:18:27:8。其中，括号中所示百分比为对应的溶液中所含物质的质量浓度，后面的比例为各溶液的体积比；当各成分中溶液的质量浓度发生变化时，依据溶液中质量浓度的变化配制不同溶液的体积，从而达到控制锗硅层的腐蚀速率的目的。
需要说明的是，锗硅层(GexSi1-x)要尽量的薄，可选地，锗硅层的厚度小于30nm，为减少半导体衬底的晶格失配，可选地，本实施例中锗硅层的厚度小于10nm，也即图8中的硅柱16的高度小于10nm。
步骤S105：氧化所述开口处的Fin结构层，形成隐埋氧化层；
请参见图9，对鳍14的表面以及半导体衬底10的表面进行氧化，形成氧化层15；
在进行氧化时，本实施例中不限定氧化的具体形式，可选的采用干法氧化。
对位于开口处的硅层完全氧化，在鳍14和半导体衬底10之间形成隐埋氧化层13。
需要说明的是，本实施例中在实际工艺中，对硅柱的宽度有一定要求，使得在对鳍的表面和对半导体衬底的表面进行氧化时，能够同时对硅柱氧化，且由于横向方向上，两侧同时对硅柱进行氧化，因此，本实施例中硅柱的高度略大于或等于其横向的宽度。这样，在硅柱的纵向，如图9中H方向所示，被氧化形成完全氧化闭合时，由于横向，如图9中L方向，两侧同时被氧化，因此，在横向上，硅柱也能够被氧化闭合，硅柱及位于鳍和半导体衬底之间的氧化层形成隐埋氧化层。
选择性去除氧化层，保留隐埋氧化层。
请参见图10，本实施例中选择性地将鳍14表面的氧化层和半导体衬底10表面的氧化层(图9中的氧化层15)去掉，保留隐埋氧化层13，具体地，由于本实施例中锗硅层厚度较薄，小于10nm，隐埋氧化层存在的间隙较小，氧化层腐蚀液不容易进入到间隙处，因此能够将隐埋氧化层保留。
步骤S106：在所述半导体衬底表面形成隔离层，所述隔离层背离所述半导体衬底的表面高于所述隐埋氧化层背离所述半导体衬底的表面；
请参见图11，在半导体衬底10表面形成隔离层11，隔离层11背离半导体衬底10的表面高于隐埋氧化层背离半导体衬底10的表面；本实施例中所述隔离层11为半导体器件常用隔离材料，如STI等，本实施例中对此不作限定。
步骤S107：在所述鳍上制作栅极，形成基于体硅的SOI FinFET结构；
本实施例中，如图12所示，在鳍14上制作栅极12，形成基于体硅的SOIFinFET结构，其中栅极12横跨所述鳍14。
本实施例中，形成栅极的过程具体包括：
在制作完成鳍14结构的基础上，沉积栅极绝缘层，在图12中未标识，然后沉积栅极材料层。可选地，本实施例中所述栅极绝缘层为氧化硅，栅极材料层为多晶硅。栅极绝缘层的形成方式为常规的热氧化法、化学气相淀积(CVD)、物理气相淀积(PVD)等，本实施例中对此不做限定。刻蚀所述栅极材料层，形成栅极，如图12中所示。
后续还包括生成侧墙，对鳍14两端进行源漏掺杂等步骤，本实施例中，在制作完成鳍14结构后，采用常规工艺，在鳍14结构上方和两侧形成栅极结构，栅极结构侧壁上形成侧墙，源漏注入，以及图中未显示出的高K金属栅填充，源漏极接触，栅极接触以及互连结构等。所述常规工艺为本领域技术人员公知的技术手段，本实施例中在此不再进行赘述。
如图13所示，为采用上述基于体硅的SOI FinFET的制作方法制作形成的SOIFinFET的实物图，包括半导体衬底10、鳍14、栅极12、隐埋氧化层13和隔离层11。
本发明提供的基于体硅的SOIFinFET的制作方法，在外延锗硅层时，所述锗硅层上带有开口，使得锗硅层在开口处断开，后续外延硅时，以硅填充该部分，在后续刻蚀去除锗硅层时，由于锗硅层的刻蚀速率远远大于硅层的刻蚀速率，开口处的硅层可以作为锗硅层的刻蚀停止层，从而使得开口处的硅层的尺寸由开口的尺寸决定，进而使得开口处的硅层尺寸容易控制，也即后续形成隐埋氧化层的尺寸较容易控制，避免了因隐埋氧化层的尺寸过小出现Fin容易倾倒或因隐埋氧化层的尺寸过大，氧化不完整，未被全部氧化的问题，进而提高了基于体硅的SOI FinFET器件的性能。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种基于体硅的SOI FinFET的制作方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底表面外延带有开口的锗硅层，所述开口将所述锗硅层断开为两部分；
在所述锗硅层上外延Fin结构层，使得所述开口被所述Fin结构层材料填充；
刻蚀去除所述开口两侧的所述锗硅层和所述Fin结构层，保留所述开口内的Fin结构层，使所述半导体衬底朝向所述锗硅层的表面低于所述锗硅层朝向所述半导体衬底的表面，形成鳍；
氧化所述开口处的Fin结构层，形成隐埋氧化层；
在所述半导体衬底表面形成隔离层，所述隔离层背离所述半导体衬底的表面高于所述隐埋氧化层背离所述半导体衬底的表面；
在所述鳍上制作栅极，形成基于体硅的SOI FinFET结构；
其中，所述Fin结构层的刻蚀速率小于所述锗硅层的刻蚀速率。
2.根据权利要求1所述的基于体硅的SOI FinFET的制作方法，其特征在于，所述在所述半导体衬底表面外延带有开口的锗硅层，所述开口将所述锗硅层断开为两部分，具体过程包括：
在所述半导体衬底表面淀积第一掩膜，并图形化所述第一掩膜；
在所述半导体衬底表面外延锗硅层，所述锗硅层在所述第一掩膜的位置处断开；
去除所述第一掩膜，在所述半导体衬底表面形成带有开口的锗硅层，所述开口将所述锗硅层断开为两部分。
3.根据权利要求1所述的基于体硅的SOI FinFET的制作方法，其特征在于，所述在所述锗硅层上外延Fin结构层，使得所述开口被所述Fin结构层材料填充步骤之后，还包括：
采用化学机械抛光对所述Fin结构层表面进行平坦化。
4.根据权利要求1所述的基于体硅的SOI FinFET的制作方法，其特征在于，所述刻蚀去除所述开口两侧的所述锗硅层和所述Fin结构层，保留所述开口内的Fin结构层，使所述半导体衬底朝向所述锗硅层的表面低于所述锗硅层朝向所述半导体衬底的表面，形成鳍的具体过程包括：
在所述硅层表面淀积第二掩膜，并图形化所述第二掩膜；
去除所述第二掩膜外对应的所述Fin结构层和所述锗硅层，使所述半导体衬底朝向所述锗硅层的表面低于所述锗硅层朝向所述半导体衬底的表面；
选择性去除所述第二掩膜下方对应的所述锗硅层，保留所述第二掩膜下方的所述Fin结构层以及所述开口内的Fin结构层，形成鳍；
去除所述第二掩膜。
5.根据权利要求4所述的基于体硅的SOI FinFET的制作方法，其特征在于，所述第二掩膜为氧化硅、氮化硅或氧化硅和氧化硅的叠层结构。
6.根据权利要求5所述的基于体硅的SOI FinFET的制作方法，其特征在于，所述锗硅层的化学式为GexSi1-x，其中，所述x的取值范围为20％～40％，包括端点值。
7.根据权利要求6所述的基于体硅的SOI FinFET的制作方法，其特征在于，所述选择性去除所述第二掩膜下方对应的所述锗硅层，保留所述第二掩膜下方的所述硅层以及所述开口内的硅层，形成鳍，采用的锗硅刻蚀液体为氢氟酸、双氧水和乙酸的混合溶液。
8.根据权利要求1所述的基于体硅的SOI FinFET的制作方法，其特征在于，所述氧化所述开口处的Fin结构层，形成隐埋氧化层的具体过程包括：
对所述鳍的表面以及所述半导体衬底的表面进行氧化，形成氧化层；
同时对位于所述开口处的Fin结构层完全氧化，在所述鳍和所述半导体衬底之间形成隐埋氧化层；
选择性去除所述氧化层，保留所述隐埋氧化层。
9.根据权利要求1-8任意一项所述的基于体硅的SOI FinFET的制作方法，其特征在于，所述Fin结构层材料为硅或锗。
10.根据权利要求9所述的基于体硅的SOI FinFET的制作方法，其特征在于，所述锗硅层的厚度小于30nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611123442.0A CN106653608B (zh) | 2016-12-08 | 2016-12-08 | 一种基于体硅的SOI FinFET的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611123442.0A CN106653608B (zh) | 2016-12-08 | 2016-12-08 | 一种基于体硅的SOI FinFET的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106653608A true CN106653608A (zh) | 2017-05-10 |
| CN106653608B CN106653608B (zh) | 2019-06-21 |
Family
ID=58818823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611123442.0A Active CN106653608B (zh) | 2016-12-08 | 2016-12-08 | 一种基于体硅的SOI FinFET的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106653608B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108198782A (zh) * | 2018-02-06 | 2018-06-22 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
| CN113192969A (zh) * | 2021-03-17 | 2021-07-30 | 广东省大湾区集成电路与系统应用研究院 | 一种多层绝缘体上硅锗衬底及其制备方法、应用 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1681103A (zh) * | 2004-03-05 | 2005-10-12 | 三星电子株式会社 | 形成有掩埋氧化物图形的半导体器件的方法及其相关器件 |
| US20050242391A1 (en) * | 2004-05-03 | 2005-11-03 | The Regents Of The University Of California | Two bit/four bit SONOS flash memory cell |
| US20130277685A1 (en) * | 2012-04-20 | 2013-10-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Soi transistors with improved source/drain structures with enhanced strain |
| CN105428238A (zh) * | 2014-09-17 | 2016-03-23 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET器件及其制作方法和电子装置 |
-
2016
- 2016-12-08 CN CN201611123442.0A patent/CN106653608B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1681103A (zh) * | 2004-03-05 | 2005-10-12 | 三星电子株式会社 | 形成有掩埋氧化物图形的半导体器件的方法及其相关器件 |
| US20050242391A1 (en) * | 2004-05-03 | 2005-11-03 | The Regents Of The University Of California | Two bit/four bit SONOS flash memory cell |
| US20130277685A1 (en) * | 2012-04-20 | 2013-10-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Soi transistors with improved source/drain structures with enhanced strain |
| CN105428238A (zh) * | 2014-09-17 | 2016-03-23 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET器件及其制作方法和电子装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108198782A (zh) * | 2018-02-06 | 2018-06-22 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
| CN108198782B (zh) * | 2018-02-06 | 2020-07-24 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
| CN113192969A (zh) * | 2021-03-17 | 2021-07-30 | 广东省大湾区集成电路与系统应用研究院 | 一种多层绝缘体上硅锗衬底及其制备方法、应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106653608B (zh) | 2019-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9899253B2 (en) | Fabrication of silicon germanium-on-insulator finFET | |
| US10868186B2 (en) | FinFETs with source/drain cladding | |
| WO2023097743A1 (zh) | 半导体存储单元结构、半导体存储器及其制备方法、应用 | |
| US9698245B2 (en) | Vertical transistor with air-gap spacer | |
| CN105308719B (zh) | 基于选择性外延生长的iii-v族材料的器件 | |
| US8618609B2 (en) | Apparatus for improving multi-gate device performance | |
| KR20170045616A (ko) | 멀티-채널을 갖는 반도체 소자 및 그 형성 방법 | |
| CN107068671A (zh) | 半导体装置及其制造方法 | |
| TW201120993A (en) | Embedded bit line structure, field effect transistor structure with the same and method of fabricating the same | |
| CN103928334B (zh) | 半导体器件及其制造方法 | |
| WO2015196515A1 (zh) | 三维半导体器件及其制造方法 | |
| CN104517847B (zh) | 无结晶体管及其形成方法 | |
| WO2014079234A1 (zh) | 半导体器件及其制造方法 | |
| US10971367B2 (en) | Method for fabricating vertical transistor having a silicided bottom | |
| CN103579295A (zh) | 半导体器件及其制造方法 | |
| US9608195B2 (en) | Magnetic tunnel junction device | |
| US20200168606A1 (en) | Stacked semiconductor device and method of fabricating same | |
| CN110326112A (zh) | 用改进的垂直鳍片几何形状制作垂直场效应晶体管器件 | |
| CN104167393B (zh) | 半导体器件制造方法 | |
| CN106653608B (zh) | 一种基于体硅的SOI FinFET的制作方法 | |
| CN106298934B (zh) | 一种鞘层沟道结构的垂直纳米线器件及其制备方法 | |
| CN103681329B (zh) | 半导体器件及其制造方法 | |
| CN103579315A (zh) | 半导体器件及其制造方法 | |
| CN106298936A (zh) | 一种倒梯形顶栅结构鳍式场效应晶体管及其制备方法 | |
| CN106158974A (zh) | 一种ω型顶栅结构的鳍式场效应晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |