CN106298936A - 一种倒梯形顶栅结构鳍式场效应晶体管及其制备方法 - Google Patents
一种倒梯形顶栅结构鳍式场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN106298936A CN106298936A CN201610676889.4A CN201610676889A CN106298936A CN 106298936 A CN106298936 A CN 106298936A CN 201610676889 A CN201610676889 A CN 201610676889A CN 106298936 A CN106298936 A CN 106298936A
- Authority
- CN
- China
- Prior art keywords
- fin
- inverted trapezoidal
- grid
- preparation
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 238000002353 field-effect transistor method Methods 0.000 title abstract description 3
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims description 30
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 238000002955 isolation Methods 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 19
- 230000005669 field effect Effects 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 10
- 230000007797 corrosion Effects 0.000 claims description 10
- 238000005260 corrosion Methods 0.000 claims description 10
- 238000009616 inductively coupled plasma Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000000945 filler Substances 0.000 claims description 8
- 239000007788 liquid Substances 0.000 claims description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- 238000001459 lithography Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000005224 laser annealing Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 238000000671 immersion lithography Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 238000001947 vapour-phase growth Methods 0.000 claims description 2
- 230000008020 evaporation Effects 0.000 claims 1
- 238000001704 evaporation Methods 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000007747 plating Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 3
- 238000000407 epitaxy Methods 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000012190 activator Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种倒梯形顶栅结构鳍式场效应晶体管及其制备方法，属于超大规模集成电路制造技术领域。本发明由于采用倒梯形栅结构，其栅控能力位于三栅和围栅之间，使得倒梯形顶栅FinFET泄露电流会较传统FinFET更小；且本发明器件源漏区是单晶有源岛，具有较小的源漏串联电阻，与传统的使用抬升源漏结构的鳍型场效应晶体管相比，不需要外延工艺制备抬升源漏,即可获得较高的开态电流。本发明与传统集成电路制造技术相兼容，工艺简单，成本代价小。
Description
技术领域
本发明属于超大规模集成电路制造技术领域，涉及一种倒梯形顶栅结构鳍式场效应晶体管及其制备方法。
背景技术
当半导体器件进入22nm技术代后，以鳍式场效应晶体管(FinFET)为代表的三维多栅器件(Multi-gate MOSFET,MuGFET)，以其出众的抑制短沟效应能力，高集成密度，与传统CMOS工艺兼容等优点，成为半导体器件的主流。理想的FinFET的Fin结构应该是标准的矩形或者正方形，然而由于尖角处的可靠性隐患以及工艺条件的限制，实际的FinFET的Fin不会是理想的形状。如Intel在22nm技术结点，采用了一种上小下大的类三角形Fin，而在发布下一代14nm技术节点的FinFET时，其用作沟道的Fin结构采用一种尖角圆滑处理的近似矩形的形状。
对三角形Fin来说，由于顶部Fin较薄，它具有较小的等效Fin厚度，栅控能力较强，因而有较小的泄漏电流，同时由于缺少顶栅且沟道截面积小，驱动电流也小。矩形Fin则相反，等效Fin厚度相对大，栅控能力较三角形Fin弱，泄漏电流大，但由于矩形Fin存在顶栅，而顶栅能够为器件贡献相当一部分的驱动电流，且矩形Fin的沟道截面积也较大，因此驱动电流会远高于三角形Fin。
因此，在Intel 14nm的FinFET基础上，亟需对Fin形貌进行优化研究，以获得低泄露电流的同时保持驱动电流不明显退化。
发明内容
针对以上问题，本发明提供了一种倒梯形顶栅结构的鳍式场效应晶体管及其制备方法，以改善现有的公知技术。传统矩形FinFET驱动电流的2/3都集中在Fin的上1/3处，如果能将原本上1/3处的矩形顶栅改为倒梯形顶栅，由于倒梯形栅结构的栅控能力位于三栅和围栅之间，因此倒梯形顶栅FinFET对于Fin上1/3处的栅控能力必定大于矩形顶栅FinFET(三栅的栅控能力)，这使得倒梯形顶栅FinFET泄露电流会较传统FinFET更小。另一方面，倒梯形顶栅FinFET的Fin上1/3处的沟道截面积并未明显减小，因此，并不会带来开态电流的严重退化。
本发明的一个目的在于提供一种倒梯形顶栅结构的鳍式场效应晶体管的制备方法。
本发明的倒梯形顶栅结构的鳍式场效应晶体管的制备方法，包括以下步骤：
A.提供一半导体衬底；
B.形成沟道区的掩膜图形，掩膜线宽用于定义倒梯形Fin顶部的线宽；
B1.淀积一层介质材料作为掩膜层1；
B2.通过光刻技术定义倒梯形Fin顶部的线条宽度；
B3.利用光刻胶为掩蔽，各向异性刻蚀掩膜层1，形成矩形Fin掩膜，矩形Fin掩膜的线
宽即为倒梯形Fin顶部的线条宽度；
B4.去胶；
C.形成源区、漏区、矩形Fin以及器件隔离；
C1.淀积一层介质材料作为掩膜层2，掩膜层1被掩膜层2覆盖，对掩膜层2进行平坦化；
C2.通过光刻技术定义源区和漏区；
C3.各向异性刻蚀掩膜层2和衬底材料，此时由于光刻胶的掩蔽作用，其下方的掩膜层2和衬底材料不会被刻蚀，形成器件的源区和漏区，而由于掩膜层1的掩蔽作用，其下方的衬底材料也不会被刻蚀，形成矩形Fin；
C4.去胶；
C5.形成器件之间的隔离；
D.形成倒梯形的Fin沟道区；
D1.采用TMAH(Tetramethyl Ammonium Hydroxide，四甲基氢氧化铵)腐蚀液，通过湿法腐蚀工艺削减掩膜层1下方的矩形Fin，由于TMAH具有晶向选择性，对(111)晶面的腐蚀速率较慢，因此原本掩膜层1下方的矩形Fin会因为这种特殊的晶向选择腐蚀而形成倒梯形的Fin顶部，腐蚀的时间决定了倒梯形Fin的下底线宽；
D2.去除掩膜层2；
E.源漏注入和制备栅电极；
E1.通过离子注入技术对源漏进行重掺杂，并激活退火；
E2.去除掩膜层1；
E3.形成一层栅电极层；
E5.通过光刻技术定义栅电极的图形；
E6.以光刻胶为掩蔽，各向异性刻蚀栅电极层，形成跨过沟道区的栅线条和栅引出区，栅线条覆盖在倒梯形Fin沟道区的顶部和侧壁；
E7.去胶；
F.形成各端的金属接触；
F1.淀积层间介质；
F2.通过化学机械抛光实现平坦化；
F3.通过光刻技术定义源、漏、栅各端的接触孔；
F4.各向异性刻蚀层间介质，露出栅引出区和源、漏区的上表面；
F5.去胶；
F6.在各接触孔中填充金属Metal 0；
F7.通过对金属Metal 0进行化学机械平坦化，实现器件之间的导电层分离，达到器件隔离的效果；
G.后续按已公开的后端工艺完成器件集成。
进一步地，A中所述半导体衬底，包括体硅衬底，SOI衬底，体锗衬底，GOI衬底等；
进一步地，C中所述器件隔离，对于体衬底(体硅、体锗等)，可使用阱隔离加浅槽隔离(Shallow Trench Isolation，STI)；对于SOI、GOI等衬底，可仅使用浅槽隔离或岛隔离；
进一步地，B、E中所述光刻为电子束光刻或193nm浸没式光刻等能形成纳米尺度线条的先进光刻技术；
进一步地，D中采用TMAH(Tetramethyl Ammonium Hydroxide，四甲基氢氧化铵)溶液进行所述的晶向选择腐蚀时，TMAH溶液浓度为10～25％，优选25％；腐蚀温度为35～60℃，优选40℃。
进一步地，步骤B、C、F中所述淀积可选ALD(Atomic Layer Deposition，原子层淀积)、LPCVD(Low Pressure Chemical Vapor Deposition，低压化学气相淀积)、PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相淀积)、ICPECVD(Inductively Coupled Plasma Enhance Chemical Vapor Deposition，电感耦合等离子体增强化学气相淀积)或溅射等。
进一步地，C中所述的掩膜层2的介质材料，要求与掩膜层1不同，且其对掩膜层1的各项异性腐蚀速率大于5:1，保证在C3中各向异性刻蚀形成矩形Fin的时候，不损伤矩形Fin顶部的掩膜层1；
进一步地，E中退火方式采用快速热退火(Rapid Thermal Annealing)、尖峰退火(Spike Annealing)、闪耀退火(Flash Annealing)和激光退火(Laser Annealing)中的一种。
进一步地，E中所述形成的栅电极层，当衬底是硅基衬底时，可以是栅氧化层搭配多晶硅栅形成栅电极层，此时采用干氧氧化制备栅氧化层，采用LPCVD制备多晶硅栅；也可以是高K栅介质搭配金属栅形成栅电极层，此时采用ALD制备高K栅介质，采用PVD制备金属栅；衬底为锗基衬底时，只能用高K栅介质搭配金属栅形成栅电极层；
进一步地，B、C、E和F中各向异性刻蚀采用如反应离子刻蚀(Reactive IonEtching，RIE)或电感耦合等离子体(Inductively Coupled Plasma，ICP)等。
进一步地，F中所述作为导电层的填充金属Metal 0，要求具备低的电阻率以及通孔填充能力，可选择W、Cu、Al、Ti、Pt及其复合金属叠层。
进一步地，F中填充金属采用蒸发、溅射、电镀和化学气相淀积(Chemical VaporDeposition，CVD)中的一种。
本发明的另一个目的在于提供一种倒梯形顶栅结构鳍式场效应晶体管。
本发明的倒梯形顶栅结构鳍式场效应晶体管包括：半导体衬底、器件隔离、倒梯形Fin沟道区、源区、漏区、栅电极层、层间介质、接触孔、Metal 0；其中，在半导体衬底上形成源区、漏区以及连接二者的倒梯形Fin沟道区和除此之外的器件隔离；在器件隔离的部分表面上形成栅电极层，栅电极层包括栅线条和栅引出区，栅线条覆盖部分倒梯形Fin沟道区的两个侧壁和上表面，栅引出区连接栅线条；层间介质覆盖源区、漏区、倒梯形Fin沟道区、栅电极层和除此之外的器件隔离；在层间介质中形成接触孔，暴露出部分源区、漏区和栅引出区的上表面；在接触孔中填充金属Metal 0。
本发明的优点和积极效果如下：
1)本发明提出的倒梯形栅结构的栅控能力位于三栅和围栅之间，因此倒梯形顶栅FinFET对于Fin上1/3处的栅控能力必定大于传统的矩形顶栅FinFET(三栅的栅控能力)，这使得倒梯形顶栅FinFET泄露电流会较传统FinFET更小；
2)倒梯形顶栅FinFET的Fin上1/3处的沟道截面积并未明显减小，因此，并不会带来开态电流的严重退化；
3)通过控制TMAH腐蚀液的腐蚀时间，可以控制倒梯形Fin的下底线宽，当倒梯形Fin的下底线宽越小时，虽然略微有开态电流的减小，但器件的短沟道效应控制能力越好，阈值电压越大，越适合作为低功耗器件来应用；
4)本发明制备的器件源漏区是单晶有源岛，具有较小的源漏串联电阻，与传统的使用抬升源漏结构的鳍型场效应晶体管相比，不需要外延工艺制备抬升源漏即可获得较高的开态电流；
5)完全和与传统集成电路制造技术相兼容，工艺简单，成本代价小。
附图说明
图1-11为SOI衬底上制备N型倒梯形顶栅结构鳍式场效应晶体管的各关节工艺的示意图。各图中，(a)为俯视图，(b)为(a)中沿A-A’的剖面图，(c)为(a)中沿B-B’的剖面图。
其中：
图1在SOI衬底上淀积掩膜层1；
图2形成掩膜层1的图形，作为倒梯形Fin的掩膜；
图3淀积掩膜层2，平坦化；
图4光刻定义源漏区，各向异性刻蚀掩膜层2和单晶硅；
图5 TMAH湿法腐蚀形成倒梯形的Fin沟道区；
图6去除掩膜层2，并源漏注入，激活；
图7去除掩膜层1，得到器件的源漏和连接源漏的倒梯形的Fin沟道；
图8热氧化形成栅氧化层；
图9淀积多晶硅，离子注入调节多晶硅功函数，光刻并刻蚀形成多晶硅栅；
图10淀积二氧化硅作为层间介质，平坦化；
图11光刻并刻蚀形成各端接触孔，填充金属钨，平坦化；
图12为图1～图11的图例。
具体实施方式
下面结合附图和具体实例对本发明进行详细说明。
根据下列步骤可以实现SOI衬底上制备N型倒梯形顶栅结构鳍式场效应晶体管：
1)在P型(100)SOI衬底上将利用HNA溶液将顶层硅膜减薄至250nm，LPCVDSiO2100nm作为掩膜层1，如图1所示；
2)通过电子束光刻定义长100nm，宽50nm沟道区掩膜图形，即倒梯形Fin顶部的线条宽度为50nm，利用光刻胶为掩蔽，ICP刻蚀掩膜层1，形成矩形Fin掩膜，矩形Fin掩膜的线宽50nm即为倒梯形Fin顶部的线条宽度；去胶，如图2所示；
3)LPCVD 300nm氮化硅作为掩膜层2，掩膜层1被掩膜层2覆盖，对掩膜层2进行平坦化，如图3所示；
4)通过光刻技术定义源区和漏区，ICP刻蚀掩膜层2和单晶硅，此时由于光刻胶的掩蔽作用，其下方的掩膜层2和单晶硅不会被刻蚀，形成器件的源区和漏区，而由于掩膜层1的掩蔽作用，其下方的单晶硅也不会被刻蚀，形成矩形Fin，去胶，器件之间由于埋氧化层的存在实现岛隔离，如图4所示；
5)采用TMAH腐蚀液湿法腐蚀削减掩膜层1下方的矩形Fin 1min，由于TMAH具有晶向选择性，对(111)晶面的腐蚀速率较慢，因此原本掩膜层1下方的矩形Fin会因为这种特殊的晶向选择腐蚀而形成倒梯形的Fin顶部，1min的腐蚀时间得到倒梯形Fin的下底线宽为20nm，如图5所示；
6)利用浓磷酸溶液去除氮化硅掩膜层2，腐蚀温度为170℃，As+注入对源漏进行重掺杂，分三次注入，注入能量分别为30KeV，45KeV，65KeV，注入剂量5E15cm-2，并通过RTA退火1000℃，10s，激活杂质同时使源漏杂质扩散进入源漏延伸区，如图6所示；
7)利用HF：H2O＝1:40溶液大面积去除氧化硅掩膜层1，漂洗时间200s，露出源区、漏区以及连接两者的倒梯形Fin沟道区，如图7所示；
8)干氧氧化形成栅氧化层2nm，如图8所示；
9)LPCVD 250nm多晶硅，As+注入调节多晶硅功函数，注入能量50KeV，注入剂量1E15cm-2，通过电子束光刻定义栅线条，以光刻胶为掩蔽，ICP刻蚀多晶硅250nm，去胶，形成跨过沟道区的栅线条和栅引出区，栅线条宽度为22nm，即器件的栅长为22nm，如图9所示；
10)通过PECVD淀积400nm SiO2作为层间介质，并通过化学机械抛光实现平坦化，如图10所示；
11)通过光刻、ICP刻蚀形成器件栅、源、漏各端的接触孔，去胶；
12)溅射500nm金属钨，器件栅、源、漏各端的接触孔被金属钨填充；
13)通过对金属钨进行化学机械抛光，实现器件之间的导电层分离，达到器件隔离的效果，如图11所示；
14)后续按已公开的后端工艺完成器件集成。
本发明实施例并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (11)
1.一种倒梯形顶栅结构鳍式场效应晶体管，其特征在于，该场效应晶体管包括半导体衬底、器件隔离、倒梯形Fin沟道区、源区、漏区、栅电极层、层间介质、接触孔和金属Metal0；其中，在半导体衬底上形成源区、漏区以及连接二者的倒梯形Fin沟道区和器件隔离；在器件隔离的部分表面上形成栅电极层，栅电极层包括栅线条和栅引出区，栅线条覆盖部分倒梯形Fin沟道区的两个侧壁和上表面，栅引出区连接栅线条；层间介质覆盖源区、漏区、倒梯形Fin沟道区、栅电极层和器件隔离；在层间介质中形成接触孔，暴露出部分源区、漏区和栅引出区的上表面；在接触孔中填充金属Metal 0。
2.如权利要求1所述的倒梯形顶栅结构的鳍式场效应晶体管的制备方法，包括如下步骤：
A.提供一半导体衬底；
B.形成沟道区的掩膜图形，掩膜线宽用于定义倒梯形Fin顶部的线宽；
B1.淀积一层介质材料作为第一掩膜层；
B2.通过光刻技术定义倒梯形Fin顶部的线条宽度；
B3.利用光刻胶为掩蔽，各向异性刻蚀第一掩膜层，形成矩形Fin掩膜，矩形Fin掩膜的线宽即为倒梯形Fin顶部的线条宽度；
B4.去胶；
C.形成源区、漏区、矩形Fin以及器件隔离；
C1.淀积一层介质材料作为第二掩膜层，第一掩膜层被第二掩膜层覆盖，对第二掩膜层进行平坦化；
C2.通过光刻技术定义源区和漏区；
C3.各向异性刻蚀第二掩膜层和衬底材料；
C4.去胶；
C5.形成器件之间的隔离；
D.形成倒梯形的Fin沟道区；
D1.采用TMAH腐蚀液，通过湿法腐蚀工艺削减第一掩膜层下方的矩形Fin；
D2.去除第二掩膜层；
E.源漏注入和制备栅电极；
E1.通过离子注入技术对源漏进行重掺杂，并激活退火；
E2.去除第一掩膜层；
E3.形成一层栅电极层；
E5.通过光刻技术定义栅电极的图形；
E6.以光刻胶为掩蔽，各向异性刻蚀栅电极层，形成跨过沟道区的栅线条和栅引出区，栅线条覆盖在倒梯形Fin沟道区的顶部和侧壁；
E7.去胶；
F.形成各端的金属接触；
F1.淀积层间介质；
F2.通过化学机械抛光实现平坦化；
F3.通过光刻技术定义源、漏、栅各端的接触孔；
F4.各向异性刻蚀层间介质，露出栅引出区和源、漏区的上表面；
F5.去胶；
F6.在各接触孔中填充金属Metal 0；
F7.通过对金属Metal 0进行化学机械平坦化，实现器件之间的导电层分离，达到器件隔离的效果；
G.后续按已公开的后端工艺完成器件集成。
3.如权利要求2所述的制备方法，其特征在于，所述步骤A中半导体衬底为体硅衬底、SOI衬底、体锗衬底或GOI衬底。
4.如权利要求2所述的制备方法，其特征在于，所述步骤C中对于体硅衬底或体锗衬底使用阱隔离加浅槽隔离；对于SOI衬底或GOI衬底使用浅槽隔离或岛隔离。
5.如权利要求2所述的制备方法，其特征在于，所述步骤B、E中所述光刻为电子束光刻或193nm浸没式光刻。
6.如权利要求2所述的制备方法，其特征在于，所述步骤D中TMAH溶液浓度为10～25％；腐蚀温度为35～60℃。
7.如权利要求2所述的制备方法，其特征在于，所述步骤B、C、F中所述淀积采用原子层淀积ALD、低压化学气相淀积LPCVD、等离子体增强化学气相淀积PECVD、电感耦合等离子体增强化学气相淀积ICPECVD或溅射。
8.如权利要求2所述的制备方法，其特征在于，所述步骤C中所述第二掩膜层材料对第一掩膜层材料的各项异性腐蚀速率大于5:1。
9.如权利要求2所述的制备方法，其特征在于，所述步骤E中退火方式采用快速热退火、尖峰退火、闪耀退火和激光退火中的一种。
10.如权利要求2所述的制备方法，其特征在于，所述步骤F中所述作为导电层的填充金属Metal 0为W、Cu、Al、Ti、Pt及其复合金属叠层。
11.如权利要求2所述的制备方法，其特征在于，所述步骤F中填充金属采用蒸发、溅射、电镀和化学气相淀积CVD中的一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610676889.4A CN106298936A (zh) | 2016-08-16 | 2016-08-16 | 一种倒梯形顶栅结构鳍式场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610676889.4A CN106298936A (zh) | 2016-08-16 | 2016-08-16 | 一种倒梯形顶栅结构鳍式场效应晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106298936A true CN106298936A (zh) | 2017-01-04 |
Family
ID=57679274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610676889.4A Pending CN106298936A (zh) | 2016-08-16 | 2016-08-16 | 一种倒梯形顶栅结构鳍式场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298936A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110120347A (zh) * | 2018-02-05 | 2019-08-13 | 住友电气工业株式会社 | 形成场效应晶体管的方法 |
| WO2021232736A1 (zh) * | 2020-05-20 | 2021-11-25 | 北京大学 | 一种低压多功能电荷俘获型突触晶体管及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100352020C (zh) * | 2004-03-01 | 2007-11-28 | 国际商业机器公司 | 场效应晶体管器件及其制造方法 |
| CN101199042A (zh) * | 2005-06-21 | 2008-06-11 | 英特尔公司 | 半导体器件结构及形成半导体结构的方法 |
| US20120199888A1 (en) * | 2011-02-09 | 2012-08-09 | United Microelectronics Corporation | Fin field-effect transistor structure |
| US20130264642A1 (en) * | 2004-10-25 | 2013-10-10 | Uday Shah | Nonplanar device with thinned lower body portion and method of fabrication |
| CN103515422A (zh) * | 2012-06-15 | 2014-01-15 | 台湾积体电路制造股份有限公司 | 具有高迁移率和应变沟道的FinFET |
| CN103594362A (zh) * | 2012-08-13 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其制造方法 |
-
2016
- 2016-08-16 CN CN201610676889.4A patent/CN106298936A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100352020C (zh) * | 2004-03-01 | 2007-11-28 | 国际商业机器公司 | 场效应晶体管器件及其制造方法 |
| US20130264642A1 (en) * | 2004-10-25 | 2013-10-10 | Uday Shah | Nonplanar device with thinned lower body portion and method of fabrication |
| CN101199042A (zh) * | 2005-06-21 | 2008-06-11 | 英特尔公司 | 半导体器件结构及形成半导体结构的方法 |
| US20120199888A1 (en) * | 2011-02-09 | 2012-08-09 | United Microelectronics Corporation | Fin field-effect transistor structure |
| CN103515422A (zh) * | 2012-06-15 | 2014-01-15 | 台湾积体电路制造股份有限公司 | 具有高迁移率和应变沟道的FinFET |
| CN103594362A (zh) * | 2012-08-13 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110120347A (zh) * | 2018-02-05 | 2019-08-13 | 住友电气工业株式会社 | 形成场效应晶体管的方法 |
| CN110120347B (zh) * | 2018-02-05 | 2023-11-17 | 住友电气工业株式会社 | 形成场效应晶体管的方法 |
| WO2021232736A1 (zh) * | 2020-05-20 | 2021-11-25 | 北京大学 | 一种低压多功能电荷俘获型突触晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8120073B2 (en) | Trigate transistor having extended metal gate electrode | |
| US10541238B2 (en) | FinFET and fabrication method thereof | |
| CN105470135B (zh) | 半导体器件制造方法 | |
| TWI298519B (en) | Nonplanar device with stress incorporation layer and method of fabrication | |
| US9583621B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8836016B2 (en) | Semiconductor structures and methods with high mobility and high energy bandgap materials | |
| CN103928333B (zh) | 半导体器件及其制造方法 | |
| CN103928334B (zh) | 半导体器件及其制造方法 | |
| CN101982873B (zh) | 具有超结结构的功率器件的制造方法 | |
| CN103855011B (zh) | FinFET及其制造方法 | |
| CN104517847B (zh) | 无结晶体管及其形成方法 | |
| US20110057259A1 (en) | Method for forming a thick bottom oxide (tbo) in a trench mosfet | |
| US20230335588A1 (en) | Nanosheet metal-oxide semiconductor field effect transistor with asymmetric threshold voltage | |
| CN104167393B (zh) | 半导体器件制造方法 | |
| CN104112667B (zh) | 半导体器件及其制造方法 | |
| CN106298934B (zh) | 一种鞘层沟道结构的垂直纳米线器件及其制备方法 | |
| US20190067427A1 (en) | Inter-poly oxide in field effect transistors | |
| CN108538911A (zh) | 优化的l型隧穿场效应晶体管及其制备方法 | |
| CN105762190B (zh) | 半导体器件及其制造方法 | |
| CN104167359B (zh) | 半导体器件制造方法 | |
| CN103515283B (zh) | 半导体器件制造方法 | |
| CN105826381B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN106298936A (zh) | 一种倒梯形顶栅结构鳍式场效应晶体管及其制备方法 | |
| CN106158974A (zh) | 一种ω型顶栅结构的鳍式场效应晶体管及其制备方法 | |
| CN106098783B (zh) | 一种鳍式场效应晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170104 |
|
| RJ01 | Rejection of invention patent application after publication |