CN101982873B - 具有超结结构的功率器件的制造方法 - Google Patents

具有超结结构的功率器件的制造方法 Download PDF

Info

Publication number
CN101982873B
CN101982873B CN2010102921332A CN201010292133A CN101982873B CN 101982873 B CN101982873 B CN 101982873B CN 2010102921332 A CN2010102921332 A CN 2010102921332A CN 201010292133 A CN201010292133 A CN 201010292133A CN 101982873 B CN101982873 B CN 101982873B
Authority
CN
China
Prior art keywords
insulating barrier
insulating
column structure
side wall
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010102921332A
Other languages
English (en)
Other versions
CN101982873A (zh
Inventor
唐纳德·R·迪斯尼
邢正人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Publication of CN101982873A publication Critical patent/CN101982873A/zh
Application granted granted Critical
Publication of CN101982873B publication Critical patent/CN101982873B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H01L21/2256—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides through the applied layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种具有超结结构的功率器件的制造方法，其目的是以更低成本提供更高性能的功率器件，本发明中，制造功率器件的方法包括在衬底上形成一层外延层并且在所述外延层上形成沟槽。所述沟槽具有第一侧墙，第二侧墙以及位于第一和第二侧墙之间的底部。所述方法还包括在所述沟槽第一和第二侧墙的至少一处上，形成绝缘层，并经由所述绝缘层，将杂质扩散进入位于所述第一和第二侧墙中至少一处上的外延层内。

Description

具有超结结构的功率器件的制造方法
技术领域
本发明的实施例涉及功率器件及其制造方法。更具体地说，本发明的实施例涉及垂直结构的金属-氧化物半导体场效应晶体管（MOSFET）及其制造方法。
背景技术
同传统的双极性器件相比，垂直结构的金属-氧化物半导体场效应晶体管（MOSFET）普遍具有更加优越的功率开关特性。然而，垂直结构的功率MOSFET的导通电阻会随着击穿电压的升高而急剧增大，致使其无法应用于高电压场合。
获得较低导通电阻且同时维持较高击穿电压的一个办法是使用“超结”结构。图1示出传统的具有超结结构的垂直n型MOSFET的示意图。如图1所示，MOSFET 10包括漏极12，所述漏极12与n型漏区13耦接于第一端10a。MOSFET 10还包括耦接于n型源区20上的源极14，与漏极12于第二端10b处隔离开的栅极16以及位于第一端10a和第二端10b之间的漂移区18。MOSFET10还包括邻接于源极14和栅极16的p阱21，该p阱21形成场效应管的体区。
漂移区18包括p型柱22和n型柱24，该p型柱22和n型柱24并列形成“超结”。 p型柱22和n型柱24具有特定的掺杂浓度，以使其在横向上至少能够基本相互耗尽。因此，MOSFET10的源极14和漏极12之间能够具有较高的击穿电压。工作时，n型柱24在漏极12和源极14之间形成导电沟道。相比于其它传统的功率MOSFET，图1所示的n型柱24可以具有更高的掺杂浓度，因此可以获得低导通电阻。所以，超结型MOSFET可以同时具有较低的导通电阻和较高的击穿电压。然而，尽管图1所示超结型MOSFET在性能上具有很多优点，但其成本较高并且难以精确制作。
发明内容
针对现有技术中的上述一个或多个问题，本发明的一个目的是提供一种功率器件以及制造该功率器件的方法，以使得和现有技术相比，垂直结构MOSFET的制作能够更加经济高效。
在本发明一个方面，提出了一种制造功率器件的方法，包括：
在衬底材料上形成外延层；
选择性除去所述外延层的一部分以形成柱状结构，所述柱状结构从所述衬底材料上延伸出且具有侧墙；
在所述柱状结构的侧墙上形成绝缘层；以及
将杂质通过所述绝缘层扩散进入所述柱状结构的侧墙内。
根据本发明另一方面，提出了另一种制造功率器件的方法，包括：
在衬底上形成外延层；
在所述外延层上形成沟槽，所述沟槽具有第一侧墙，第二侧墙以及位于第一和第二侧墙之间的底部。
在所述第一侧墙和所述第二侧墙中的至少一个上面形成绝缘层；以及
经由所述第一侧墙和所述第二侧墙中的至少一个上面所形成的绝缘层，将杂质扩散进入所述外延层。
根据本发明又一方面，提出了又一种制造功率器件的方法，包括：
从衬底表面延伸以形成n型柱状结构，所述n型柱状结构具有与所述衬底直接接触的第一表面，位于所述第一表面反面的第二表面以及位于所述第一和第二表面之间的侧墙；
在所述侧墙上引入绝缘材料；以及
将杂质经由所述绝缘材料扩散进入所述n型柱状结构。
根据本发明一方面，提出了一种功率器件，包括：
漏区，所述漏区包括具有第一导电类型的第一半导体材料；
漂移区，所述漂移区与所述漏区邻接且所述漂移区包括n型柱、p型柱和绝缘区，所述n型柱、p型柱和绝缘区两两并列；
体区，所述体区包括具有第二导电类型的第二半导体材料，所述第二导电类型同所述第一导电类型相反，所述体区和所述漏区被所述漂移区隔开；
源区，所述源区具有第一导电类型且位于所述体区内，所述源区同所述漂移区隔开。
和现有技术相比，本发明实施例提出的垂直结构MOSFET中小尺寸柱结构的制作能够更加经济高效。
附图说明
图1是现有技术中垂直结构MOSFET的部分横截面示意图。
图2A-2G是依照本发明实施例的制作垂直结构MOSFET的工艺步骤中半导体衬底的部分横截面示意图。
图3A-3B是依照本发明另一实施例的制作垂直结构MOSFET的工艺步骤中半导体衬底的部分横截面示意图。
图4A-4B是依照本发明又一实施例的制作垂直结构MOSFET的工艺步骤中半导体衬底的部分横截面示意图。
图5是依照本发明实施例的制造的垂直结构MOSFET的部分横截面示意图。
具体实施方式
下面将阐述本发明的一些实施例，所述实施例涉及用于功率开关的垂直结构MOSFET器件及其制作方法。另外，下面还将具体阐述涉及垂直结构MOSFET器件的半导体衬底的某些实施例。本说明书中的术语“半导体衬底”包括但并不限制于各种晶片（die），例如，单个集成电路晶片、传感器晶片、开关晶片和/或其它具有半导体特征的晶片。术语“光刻胶”一般地但非限制性地表示一种在电磁照射下会发生化学变化的物质，其非限制性地包含在电磁照射下具有可溶性的正性光刻胶和在光照下具有不溶性的负性光刻胶。图2A-图5以及下文将对某些实施例中的许多具体细节进行详细说明，以用于对本发明的实施例提供透彻的理解。某些其它实施例可能在构造、成分和/或工艺流程上与本说明书中披露的实施例有所不同，然而，本技术领域的技术人员应该理解，在没有图2A-图5所示实施例的某些细节或者其他方法、元件、材料等结合的情况下，本发明的实施例也可以被实现。
图2A-2G是依照本发明实施例制作垂直结构MOSFET的工艺步骤中制造半导体衬底100的部分横截面示意图。在下面的讨论中，以半导体衬底100包括n型衬底材料层102为例进行说明。然而，本技术领域内的技术人员应当理解，在其他一些实施例中还可以用p型衬底材料或本征（即非掺杂）衬底材料代替所述n型衬底材料层102。
图2A-2G所示实施例中，半导体衬底100包括了第一n型衬底材料层（或漏区）102和可选的第二n型衬底材料层（或过渡区）104。所述第一n型衬底材料层102具有第一掺杂浓度，所述第二n型衬底材料层104具有第二掺杂浓度，其中所述第二掺杂浓度小于所述第一掺杂浓度。在某些实施例中，可以在所述第一n型衬底材料层102上淀积可选的第二n型衬底材料层104来作为n型外延层。在其它实施例中，第一n型衬底材料层102和第二n型衬底材料层104可以通过扩散、离子注入和/或其它合适的技术生成。在另外的实施例中，第二n型衬底材料层104可以被省略掉。
如图2A所示，所示实施例的工艺流程包括在可选的第二n型衬底材料层104上淀积n型外延层106，该淀积步骤可通过化学气相淀积法（CVD）、等离子增强化学气相淀积法（PECVD）、原子层淀积法（ALD）、液相外延法（LPE）和/或其它合适的淀积方法来加以实现。下文中的术语“外延层”一般地但非限制性地指单晶衬底材料上的单晶薄膜或单晶层。例如，n型外延层106可以包括单晶硅层或者其它合适的掺有磷（P）、砷（As）、锑（Sb）和/或其它合适的n型杂质的半导体材料。在一个实施例中，n型外延层106具有和第二n型衬底材料层104基本相同的掺杂浓度。在其它实施例中，n型外延层106可以具有其它所希望的掺杂浓度。
如图2B所示，在淀积外延层106之后，所示实施例的工艺流程包括在外延层106上形成厚度为T(例如，大约在1000埃到1500埃之间)的第一绝缘层108。在一个实施例中，第一绝缘层108可以包括由化学气相淀积法（CVD）、热氧化法和/或其它合适的方法形成的二氧化硅材料。在其它实施例中，第一绝缘层108也可以包括旋涂玻璃、可流动氧化物、有机材料（例如树脂）和/或其它具有低杂质扩散速率的合适材料。
在形成第一绝缘层108后，所示实施例的工艺流程包括在第一绝缘层108之上涂敷光刻胶130，所述涂敷步骤可以通过旋转涂敷和/或其它合适的技术实现。之后，光刻胶130可以通过图形化形成开口132。下文中的术语“图形化”一般地但非限制性地指代通过光刻和/或其它合适的方法，将所希望的图形印在光刻胶上，之后再去除光刻胶的某些部分，使光刻胶上形成所希望的图案。尽管图2B示意出一个开口132，但在某些实施例中，光刻胶130上可以包括任意期望数量的开口。
如图2C所示，所示实施例的工艺流程包括去除第一绝缘层108和外延层106的某些部分，从而形成第一n型柱106a和第二n型柱106b，且使得所述第一n型柱106a和所述第二n型柱106b被沟道109隔开。第一n型柱106a和第二n型柱106b分别包括第一绝缘层108的相应部分。在图2C所示实施例中，沟道109延伸到可选的第二衬底材料层104表面而不延伸至其内。在其它实施例中，沟道109可以延伸到第二衬底材料层104之内或穿过第二衬底材料层104而延伸至第一衬底材料层102之内。尽管图2C中示出两个n型柱106a和106b，但在某些实施例中，可以形成一个，三个或者其它任意数量的n型柱。
如图2D所示，所示实施例的工艺流程包括在n型柱106a和106b的侧墙上以及在沟道109底部生成厚度为t（例如，大约为100埃到150埃之间）的第二绝缘层110。在一个实施例中，第二绝缘层110的材料为热生长的二氧化硅。在其它实施例中，第二绝缘层110的材料可以包括二氧化硅、旋涂玻璃、可流动氧化物、有机材料（例如树脂）和/或其它合适的材料。在图示实施例中，第二绝缘层110的材料同第一绝缘层108的材料相同。因此，第一绝缘层108和第二绝缘层110可以合并为一层绝缘层。在其它实施例中，第二绝缘层110的材料可以不同于第一绝缘层108。
如图2E所示，所示实施例的工艺流程包括在第二绝缘层110上淀积一层具有选定杂质的掺杂层112。在一个实施例中，掺杂层112的材料可以包括掺入硼（B）、铝（Al）、镓（Ga）、铟（In）、钛（Ti）和/或其它合适的p型杂质的多晶硅。该淀积步骤可以通过低压化学气相淀积法（LPCVD）、原子层淀积法（ALD）和/或其它合适的方法实现。在其它实施例中，掺杂层112的材料可以是掺有其它合适杂质的其它合适材料。
如图2F所示，所示实施例的工艺流程还包括使掺杂层112中的p型杂质经由第二绝缘层110扩散进入n型柱106a和106b的侧墙内。在图示实施例中，第一绝缘层108的厚度大于第二绝缘层110。因此，p型杂质将只扩散进入n型柱的侧墙内，形成位于第二绝缘层110和n型柱106a之间以及位于第二绝缘层110和n型柱106b之间的p型柱114。
在一个实施例中，将掺杂层112中的p型杂质进行扩散的步骤包括将衬底100加热到一定温度（例如1000℃）并持续一段时间（例如120分钟）。在其它实施例中，将掺杂层112中的p型杂质进行扩散的步骤可以包括对衬底100进行辐照和/或采用其它合适的方法。之后，掺杂层112可以通过湿法刻蚀、干法刻蚀和/或其它合适的方法来去除。
如图2G所示，所示实施例的工艺流程还包括在第二绝缘层110上和沟道109中淀积第三绝缘层118，之后对多余的第一绝缘层108和第三绝缘层118进行研磨以使n型柱106a和106b的一端暴露在外。在图示实施例中，第三绝缘层118的材料同第二绝缘层110相同。这样，第二绝缘层110和第三绝缘层118可以合并在一起，如图2G中阴影线所示。在其它实施例中，第三绝缘层118的材料可以与第二绝缘层110的材料不同。
后续的工艺流程步骤还可以包括制作源区、栅区、漏区和/或其它合适的组成部分以制造出类似于图1所示 MOSFET10的垂直结构的MOSFET。
如图2A-2G所示，在上述关于工艺步骤的实施例中， p型柱114的掺杂浓度的可控性得到了提高。根据某些传统技术，掺杂的多晶硅材料在没有任何绝缘材料隔离的情况下直接淀积到n型柱的侧墙上。而已有的经验表明，掺杂多晶硅材料同n型柱直接接触，会使p型柱的掺杂浓度对多晶硅的掺杂浓度和扩散时间及温度非常敏感，难于控制。在前述的几个实施例中，掺杂层112和n型柱106a，106b分隔开来，能降低掺杂扩散工艺对扩散时间和/或温度的敏感性，并可通过调整第二绝缘层110（例如热氧化的二氧化硅）的厚度，来控制p型柱的掺杂浓度。因此，p型柱的掺杂浓度的可控性得到了提高。
前述几个实施例的另一特点在于，由于第二绝缘层110可以在湿法刻蚀中作为掩蔽层，因而可以通过低成本工艺（例如湿法刻蚀）来去除多晶硅。举例来说，湿法刻蚀剂（例如四甲基氢氧化氨，TMAH）对硅和多晶硅的刻蚀速率远大于对二氧化硅的刻蚀速率，因而可作为去除多晶硅层的方法，且该方法具有便宜和可重复的优点。
虽然图2F和2G示出p型杂质侧向（沟道109底部）延伸至可选的第二n型衬底层104内，但在某些实施例中，至少一部分侧向延伸的p型杂质可以被去除。例如，如图3A所示，在去除图2F中的掺杂层112的工艺步骤之后，在某些实施例中，工艺流程可以包括对可选第二n型衬底层104进行沟槽刻蚀以去除至少一部分侧向延伸的p型杂质。进行该类沟槽刻蚀可以不需要任何光刻掩蔽层，而是使用对硅的刻蚀速率大于对第一绝缘层108和第二绝缘层110的刻蚀速率的反应离子刻蚀法（RIE）和/或其它合适的方法。如图3B所示，之后的工艺流程还可以包括在第二绝缘层110和沟道109上（如图2F所示）淀积第三绝缘层118以及研磨掉多余的第一绝缘层108和多余的第三绝缘层118以使n型柱106a和106b的一端暴露在外。在图3B所示实施例中，第三绝缘层118的材料同第二绝缘层110相同。这样，第二绝缘层110和第三绝缘层118可以合并在一起，如图3B中阴影线所示。在其他实施例中，第三绝缘层118的材料也可以和第二绝缘层110不相同。
在其它实施例中，工艺流程还可以包括在p型杂质扩散过程中，阻止p型杂质侧向延伸。例如，如图4A所示，在图2D所示的生成第二绝缘层110的工艺步骤之后，某些实施例中的工艺流程可包括在第二绝缘层110上淀积阻挡层120（例如氮化硅）。之后，可以使用无需光刻掩蔽层的刻蚀方法，例如，各向异性刻蚀技术和/或其它合适的技术仅仅从水平表面上完全刻蚀掉阻挡层120。该各向异性刻蚀技术和/或其它合适的技术也可以实现对绝缘层108和110的刻蚀速率小于对阻挡层120刻蚀速率。这样就从沟道109底部去除了阻挡层120的侧向延伸部分。
接下来的工艺流程可以包括通过采用如热氧化等方法以增加第二绝缘层110侧向延伸部分122的厚度。侧墙方向上的热氧化会被阻挡层120阻止或者至少被削弱，这样，将使得侧墙方向上第二绝缘层110的厚度基本不会增加，而位于沟道109底部的第二绝缘层110的厚度将会足够大（例如，大约400埃到1000埃之间），以完全阻止或者至少减弱来自于掺杂层112的任何杂质扩散进入可选的第二n型衬底层104。
之后，阻挡层120可以在图2E所示的淀积掺杂层112的工艺步骤之前被去除掉。例如，使用湿法刻蚀来去除包含氮化硅的阻挡层120，而基本不刻蚀到下方的绝缘层110。在完成如图2F和2G所示的后续工艺步骤之后，由于第二绝缘层110的侧向延伸部分的厚度增大，足以阻止或者减弱p型杂质的扩散通过，所以可以生成如图4B所示的无纵向延伸部分的p型柱114。
图5是依照前述实施例所示工艺步骤制成的垂直结构MOSFET 150的示意图。如图5所示，MOSFET 150包括漏极140，所述漏极140耦接至n型漏区102且位于漏区102底部，该n型漏区102为n+型衬底，其电阻率约在0.001Ω/cm到0.1Ω/cm之间。可选的n型层104位于漏区102之上，其厚度大约在1um到10um之间，其掺杂浓度大约为1×1014 cm-3到1×1016cm-3之间。漂移区142位于n型层104之上。源极130与n+型源区132和p型体区134耦接。栅极138位于栅氧化层136上方，与源极130隔开。
漂移区142包括并列在一起的p型柱114和n型柱106，该p型柱114和n型柱106组成“超结”结构。p型柱114和n型柱106具有特定的掺杂浓度，以使得p型柱和n型柱在平衡时至少能够在横向上基本互相耗尽。例如，水平方向上的体电荷面密度范围在约1×1012和2×1012cm-2之间。
绝缘区118同样与p型柱114并列。绝缘区118包含介质材料，因此不会贡献任何电荷，也不会破坏漂移区142的电荷平衡。因而MOSFET 150在源区132和漏区102之间具有较高的击穿电压。当导通时，n型柱106和跨越p型体区134的导电沟道在漏区102和源区132之间形成导电沟道。
关于MOSFET 150的实施例的特点之一是在绝缘区118的下方没有任何p型掺杂层。该区域任何p型掺杂层的存在都可能会扰乱位于漂移区142内的n型柱106和p型柱114之间的电荷平衡。为缓解或解决这一问题，现有技术中基于沟道的超结MOSFET器件设计通常采用了一直延伸p型柱直至重掺杂漏区的办法。但是，在MOSFET 150中，p型柱114和漏区102之间可以有一层轻掺杂的n型层104存在，以使MOSFET具有更好的性能。
应该了解，上文中对本发明具体实施例的描述，是为了在此处提供说明。但是，在本发明范围以内，可以存在各种修改。某个实施例中的一些组成部分，可以添加在其它实施例中，或者替代其它实施例中的某些组成部分。本发明所公开的实施例的其他变化和修改并不超出本发明的精神和保护范围。

Claims (22)

1.一种制造功率器件的方法，包括：
在衬底材料上形成外延层；
选择性除去所述外延层的一部分以形成柱状结构，所述柱状结构从所述衬底材料上延伸出且具有侧墙；
在所述柱状结构的侧墙上形成绝缘层；以及
将杂质通过所述绝缘层扩散进入所述柱状结构的侧墙内。
2.根据权利要求1所述的方法，其特征在于：
所述形成外延层包括在n型衬底材料上形成n型外延层；
所述绝缘层为具有第一厚度的第一绝缘层；
所述方法还包括在所述柱状结构的上表面形成第二绝缘层，其中，所述第二绝缘层具有大于所述第一厚度的第二厚度，所述第一和第二绝缘层至少包括二氧化硅、旋涂玻璃和可流动氧化物中的一种；
所述选择性除去所述外延层的一部分包括：
在所述第二绝缘层上涂敷光刻胶；
将所述光刻胶图形化以在光刻胶上形成开口；以及
通过所述开口除去所述第二绝缘层和所述外延层的一部分；以及
所述杂质扩散包括：
在所述第一和第二绝缘层上淀积具有p型杂质的多晶硅材料；以及
将所述多晶硅材料内的p型杂质经由所述第一绝缘层扩散进入所述柱状结构侧墙内，且利用所述第二绝缘层阻挡杂质扩散进入所述柱状结构的上表面。
3.根据权利要求1所述的方法，其特征在于，所述形成绝缘层包括采用热氧化法在所述柱状结构的侧墙上生成二氧化硅。
4.根据权利要求1所述的方法，其特征在于，所述形成绝缘层包括采用热氧化法在所述柱状结构的侧墙上生成二氧化硅，所述二氧化硅的厚度在50埃到150埃之间。
5.根据权利要求1所述的方法，其特征在于，所述杂质扩散包括：
在所述绝缘层上淀积含有杂质的掺杂材料；以及
将所述掺杂材料内的杂质经所述绝缘层扩散到所述柱状结构的侧墙内。
6.根据权利要求1所述的方法，其特征在于，所述杂质扩散包括：
在所述绝缘层上淀积掺有p型杂质的多晶硅材料；以及
将所述多晶硅材料内的p型杂质经由所述绝缘层扩散到所述柱状结构的侧墙内。
7.根据权利要求1所述的方法，其特征在于：
所述绝缘层为第一绝缘层；
所述方法还包括在所述柱状结构的上表面上形成第二绝缘层；
所述杂质扩散包括：
在所述第一和第二绝缘层上淀积含有杂质的掺杂材料；以及
将所述掺杂材料中的杂质经由所述第一绝缘层扩散进入柱状结构的侧墙内，且利用所述第二绝缘层阻挡杂质扩散进入所述柱状结构的上表面。
8.根据权利要求1所述的方法，其特征在于：
所述绝缘层为第一绝缘层；
所述方法还包括在所述柱状结构的上表面形成第二绝缘层；
所述杂质扩散包括：
在所述第一和第二绝缘层上淀积含有p型杂质的多晶硅材料；以及
将所述多晶硅材料中的p型杂质经由所述第一绝缘层扩散进入所述柱状结构的侧墙内，且利用所述第二绝缘层阻挡p型杂质扩散进入柱状结构的上表面。
9.根据权利要求1所述的方法，其特征在于：
所述绝缘层为第一绝缘层；
所述方法还包括在所述柱状结构的上表面形成第二绝缘层；
所述杂质扩散包括：
在所述第一和第二绝缘层上淀积含有p型杂质的多晶硅材料；
将所述p型杂质的第一部分扩散进入所述柱状结构的侧墙内；
将所述p型杂质的第二部分经由所述第一绝缘层进入所述衬底材料层，且利用第二绝缘层阻挡p型杂质扩散进入柱状结构的上表面；以及
所述方法还包括对所述衬底材料层进行选择性刻蚀，以除去所述p型杂质的所述第二部分中的至少一部分。
10.根据权利要求1所述的方法，其特征在于，所述形成绝缘层包括：
在所述柱状结构侧墙上形成第一部分绝缘层，在所述衬底材料上表面形成第二部分绝缘层；
所述方法还包括：
在所述第一部分和第二部分绝缘层上淀积阻挡层；
选择性地除去所述阻挡层的一部分，以使得所述第二部分绝缘层暴露在外；
增大所述第二部分绝缘层的厚度；以及
所述杂质扩散包括将杂质经由所述第一部分绝缘层扩散进入所述柱状结构侧墙内，且利用所述第二部分绝缘层阻挡杂质扩散进入所述衬底材料中。
11.一种制作功率器件的方法，包括：
在衬底上形成外延层；
在所述外延层上形成沟槽，所述沟槽具有第一侧墙，第二侧墙以及位于第一和第二侧墙之间的底部；
在所述第一侧墙和所述第二侧墙中的至少一个上面形成绝缘层；以及
经由所述第一侧墙和所述第二侧墙中的至少一个上面所形成的绝缘层，将杂质扩散进入所述外延层。
12.根据权利要求11所述的方法，其特征在于，所述形成绝缘层包括在所述第一和第二侧墙上形成二氧化硅层、旋涂玻璃层和可流动氧化物层中的至少一种。
13.根据权利要求11所述的方法，其特征在于，所述形成绝缘层包括在所述第一和第二侧墙上形成二氧化硅层、旋涂玻璃层和可流动氧化物层中的至少一种且其厚度在50埃到150埃之间。
14.根据权利要求11所述的方法，其特征在于，所述杂质扩散包括：
在所述绝缘层上淀积包含杂质的掺杂材料；以及
将所述掺杂材料中的杂质经由所述绝缘层，扩散到所述外延层内。
15.根据权利要求11所述的方法，其特征在于所述杂质扩散包括：
在所述绝缘层上淀积包含p型杂质的多晶硅材料；以及
将所述多晶硅材料中的p型杂质经由所述绝缘层，扩散到所述外延层内。
16.根据权利要求11所述的方法，其特征在于：
所述绝缘层为第一绝缘层；
所述外延层的第一表面直接同所述衬底材料接触；
所述外延层的第二表面与所述第一表面相对；
所述方法还包括在所述外延层的第二表面上形成第二绝缘层；
所述杂质扩散包括：
在所述第一和第二绝缘层上形成包含杂质的掺杂材料；以及
将所述掺杂材料中的杂质经由所述第一绝缘层扩散到所述外延层内，且利用所述第二绝缘层阻挡杂质进入所述外延层的第二表面。
17.根据权利要求11所述的方法，其特征在于：
所述绝缘层为第一绝缘层；
所述外延层的第一表面直接同所述衬底材料接触；
所述外延层的第二表面与第一表面相对；
所述方法还包括在外延层的第二表面上形成第二绝缘层；
所述杂质扩散包括：
在所述第一和第二绝缘层上形成包含p型杂质的多晶硅材料；以及
将所述多晶硅材料中的p型杂质经由所述第一绝缘层，扩散到所述外延层内，且利用所述第二绝缘层阻挡杂质进入所述外延层的所述第二表面。
18.一种制作功率器件的方法，包括：
从衬底表面延伸以形成n型柱状结构，所述n型柱状结构具有与所述衬底直接接触的第一表面、与所述第一表面相对的第二表面以及位于所述第一和第二表面之间的侧墙；
在所述侧墙上引入绝缘材料；以及
将杂质经由所述绝缘材料扩散进入所述n型柱状结构。
19.根据权利要求18所述的方法，其特征在于：
所述绝缘层为第一绝缘层；
所述方法还包括在所述n型柱状结构的第二表面上引入第二绝缘层；以及
所述第二绝缘层的厚度大于所述第一绝缘层的厚度。
20.根据权利要求18所述的方法，其特征在于：
所述绝缘层为具有第一绝缘材料的第一绝缘层；以及
所述方法还包括在所述n型柱状结构的第二表面上引入第二绝缘层，所述第二绝缘层具有与所述第一绝缘材料相同的第二绝缘材料。
21.根据权利要求18所述的方法，其特征在于：
所述绝缘层为具有第一绝缘材料的第一绝缘层；以及
所述方法还包括在所述n型柱状结构的第二表面上引入第二绝缘层，所述第二绝缘层具有与所述第一绝缘材料不同的第二绝缘材料。
22.根据权利要求18所述的方法，其特征在于：
所述绝缘层为具有第一扩散系数的第一绝缘层；以及
所述方法还包括在所述n型柱状结构的第二表面上引入第二绝缘层，所述第二绝缘层具有小于所述第一扩散系数的第二扩散系数。
CN2010102921332A 2009-10-08 2010-09-26 具有超结结构的功率器件的制造方法 Active CN101982873B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/576,150 2009-10-08
US12/576,150 US8084811B2 (en) 2009-10-08 2009-10-08 Power devices with super junctions and associated methods manufacturing
US12576150 2009-10-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2012102201608A Division CN102738242A (zh) 2009-10-08 2010-09-26 一种垂直结构功率器件

Publications (2)

Publication Number Publication Date
CN101982873A CN101982873A (zh) 2011-03-02
CN101982873B true CN101982873B (zh) 2012-10-17

Family

ID=43619771

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2012102201608A Pending CN102738242A (zh) 2009-10-08 2010-09-26 一种垂直结构功率器件
CN2010102921332A Active CN101982873B (zh) 2009-10-08 2010-09-26 具有超结结构的功率器件的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2012102201608A Pending CN102738242A (zh) 2009-10-08 2010-09-26 一种垂直结构功率器件

Country Status (3)

Country Link
US (1) US8084811B2 (zh)
CN (2) CN102738242A (zh)
TW (1) TWI459445B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958283B (zh) * 2009-07-09 2014-07-09 上海华虹宏力半导体制造有限公司 获得交替排列的p型和n型半导体薄层结构的方法及结构
US8525260B2 (en) * 2010-03-19 2013-09-03 Monolithic Power Systems, Inc. Super junction device with deep trench and implant
CN102738232B (zh) * 2011-04-08 2014-10-22 无锡维赛半导体有限公司 超结功率晶体管结构及其制作方法
TW201243958A (en) * 2011-04-21 2012-11-01 Anpec Electronics Corp Method for fabricating a semiconductor power device
US8633095B2 (en) * 2011-06-30 2014-01-21 Infineon Technologies Austria Ag Semiconductor device with voltage compensation structure
US8748980B2 (en) 2011-08-23 2014-06-10 Monolithic Power Systems, Inc. U-shape RESURF MOSFET devices and associated methods of manufacturing
CN102610643B (zh) * 2011-12-20 2015-01-28 成都芯源系统有限公司 沟槽金属氧化物半导体场效应晶体管器件
TW201334036A (zh) * 2012-02-02 2013-08-16 Anpec Electronics Corp 降低擴散摻雜區之表面摻雜濃度之方法、超級介面結構之製作方法以及功率電晶體元件之製作方法
TWI446459B (zh) * 2012-02-14 2014-07-21 Anpec Electronics Corp 具有超級介面之功率電晶體元件之製作方法
US9318549B2 (en) 2013-02-18 2016-04-19 Infineon Technologies Austria Ag Semiconductor device with a super junction structure having a vertical impurity distribution
US9070580B2 (en) * 2013-05-01 2015-06-30 Infineon Technologies Austria Ag Semiconductor device with a super junction structure based on a compensation structure with compensation layers and having a compensation rate gradient
US9245754B2 (en) * 2014-05-28 2016-01-26 Mark E. Granahan Simplified charge balance in a semiconductor device
CN104599972B (zh) * 2014-12-19 2018-08-14 成都士兰半导体制造有限公司 一种半导体器件及其形成方法
US9768284B2 (en) 2015-03-05 2017-09-19 Infineon Technologies Americas Corp. Bipolar semiconductor device having a charge-balanced inter-trench structure
US9831330B2 (en) 2015-03-05 2017-11-28 Infineon Technologies Americas Corp. Bipolar semiconductor device having a deep charge-balanced structure
US9799725B2 (en) 2015-03-05 2017-10-24 Infineon Technologies Americas Corp. IGBT having a deep superjunction structure
CN106298870A (zh) * 2015-06-08 2017-01-04 北大方正集团有限公司 半导体器件的制造方法和半导体器件
CN105226088A (zh) * 2015-09-08 2016-01-06 浙江大学 一种带有p型柱体的超快速高压soi ligbt器件
CN113327845B (zh) * 2020-02-28 2024-02-13 上海积塔半导体有限公司 晶体管及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1208967A (zh) * 1997-08-20 1999-02-24 日本电气株式会社 半导体器件及其生产方法
CN101019235A (zh) * 2004-09-03 2007-08-15 皇家飞利浦电子股份有限公司 垂直半导体器件和制造该器件的方法
CN101267000A (zh) * 2008-04-29 2008-09-17 西安理工大学 氧化物填充扩展沟槽栅超结mosfet及其制造方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5227355A (en) * 1975-08-27 1977-03-01 Hitachi Ltd Diffusion layer formation method
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
JPH02112230A (ja) * 1988-10-20 1990-04-24 Sharp Corp ポリシリコン電極膜の製法
JP3818673B2 (ja) * 1993-03-10 2006-09-06 株式会社デンソー 半導体装置
EP1408554B1 (de) * 1996-02-05 2015-03-25 Infineon Technologies AG Durch Feldeffekt steuerbares Halbleiterbauelement
US6337499B1 (en) * 1997-11-03 2002-01-08 Infineon Technologies Ag Semiconductor component
GB9826041D0 (en) * 1998-11-28 1999-01-20 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
GB9929613D0 (en) * 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Manufacture of semiconductor material and devices using that material
JP4088033B2 (ja) * 2000-11-27 2008-05-21 株式会社東芝 半導体装置
ITMI20010339A1 (it) * 2001-02-20 2002-08-20 St Microelectronics Srl Metodo per realizzare strutture isolanti
US6756273B2 (en) * 2001-03-12 2004-06-29 Semiconductor Components Industries, L.L.C. Semiconductor component and method of manufacturing
CN1331238C (zh) * 2001-09-19 2007-08-08 株式会社东芝 半导体装置及其制造方法
JP3993458B2 (ja) * 2002-04-17 2007-10-17 株式会社東芝 半導体装置
US6750524B2 (en) * 2002-05-14 2004-06-15 Motorola Freescale Semiconductor Trench MOS RESURF super-junction devices
US6919241B2 (en) * 2002-07-03 2005-07-19 International Rectifier Corporation Superjunction device and process for its manufacture
US7015104B1 (en) * 2003-05-29 2006-03-21 Third Dimension Semiconductor, Inc. Technique for forming the deep doped columns in superjunction
KR20070038945A (ko) * 2003-12-19 2007-04-11 써드 디멘존 세미컨덕터, 인코포레이티드 수퍼 접합 장치의 제조 방법
JP4999464B2 (ja) * 2003-12-19 2012-08-15 サード ディメンジョン （スリーディ） セミコンダクタ インコーポレイテッド 広いメサを備えた超接合ディバイスの製造方法
DE102004007197B4 (de) * 2004-02-13 2012-11-08 Infineon Technologies Ag Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung
GB0407363D0 (en) * 2004-03-31 2004-05-05 Koninkl Philips Electronics Nv Trench semiconductor device and method of manufacturing it
US7423315B2 (en) * 2004-11-05 2008-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US7439583B2 (en) * 2004-12-27 2008-10-21 Third Dimension (3D) Semiconductor, Inc. Tungsten plug drain extension
US7253477B2 (en) * 2005-02-15 2007-08-07 Semiconductor Components Industries, L.L.C. Semiconductor device edge termination structure
JP4939760B2 (ja) * 2005-03-01 2012-05-30 株式会社東芝 半導体装置
GB0508407D0 (en) * 2005-04-26 2005-06-01 Ami Semiconductor Belgium Bvba Alignment of trench for MOS
KR100795848B1 (ko) * 2005-09-29 2008-01-21 가부시키가이샤 덴소 반도체 장치의 제조방법 및 에피택시얼 성장 장치
US7554137B2 (en) * 2005-10-25 2009-06-30 Infineon Technologies Austria Ag Power semiconductor component with charge compensation structure and method for the fabrication thereof
JP2007189192A (ja) * 2005-12-15 2007-07-26 Toshiba Corp 半導体装置
US7510938B2 (en) * 2006-08-25 2009-03-31 Freescale Semiconductor, Inc. Semiconductor superjunction structure
US7723172B2 (en) * 2007-04-23 2010-05-25 Icemos Technology Ltd. Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material
US20080272429A1 (en) * 2007-05-04 2008-11-06 Icemos Technology Corporation Superjunction devices having narrow surface layout of terminal structures and methods of manufacturing the devices
US7897998B2 (en) * 2007-09-06 2011-03-01 International Rectifier Corporation III-nitride power semiconductor device
TW200921912A (en) * 2007-11-05 2009-05-16 Anpec Electronics Corp Power transistor capable of decreasing capacitance between gate and drain
US7936010B2 (en) * 2007-12-27 2011-05-03 Infineon Technologies Austria Ag Power semiconductor having a lightly doped drift and buffer layer
US7816759B2 (en) * 2008-01-09 2010-10-19 Infineon Technologies Ag Integrated circuit including isolation regions substantially through substrate
JP5439763B2 (ja) * 2008-08-14 2014-03-12 富士電機株式会社 半導体装置および半導体装置の製造方法
US7893488B2 (en) * 2008-08-20 2011-02-22 Alpha & Omega Semiconductor, Inc. Charged balanced devices with shielded gate trench
US8264036B2 (en) * 2008-11-12 2012-09-11 Fuji Electric Co., Ltd. Power semiconductor device with low on-state voltage and method of manufacturing the same
US8227855B2 (en) * 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
CN101958283B (zh) * 2009-07-09 2014-07-09 上海华虹宏力半导体制造有限公司 获得交替排列的p型和n型半导体薄层结构的方法及结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1208967A (zh) * 1997-08-20 1999-02-24 日本电气株式会社 半导体器件及其生产方法
CN101019235A (zh) * 2004-09-03 2007-08-15 皇家飞利浦电子股份有限公司 垂直半导体器件和制造该器件的方法
CN101267000A (zh) * 2008-04-29 2008-09-17 西安理工大学 氧化物填充扩展沟槽栅超结mosfet及其制造方法

Also Published As

Publication number Publication date
US20110084333A1 (en) 2011-04-14
CN102738242A (zh) 2012-10-17
US8084811B2 (en) 2011-12-27
TW201133563A (en) 2011-10-01
CN101982873A (zh) 2011-03-02
TWI459445B (zh) 2014-11-01

Similar Documents

Publication Publication Date Title
CN101982873B (zh) 具有超结结构的功率器件的制造方法
CN100452400C (zh) 沟槽应变抬升源/漏结构及其制造方法
US6638823B2 (en) Ultra small size vertical MOSFET device and method for the manufacture thereof
KR100572647B1 (ko) 수직 트랜지스터 제조 프로세스
CN104769723B (zh) 沟槽栅功率半导体场效应晶体管
JP5424192B2 (ja) 再成長ゲートを有する自己整合トレンチ電界効果トランジスタおよび再成長ベースコンタクト領域を有するバイポーラトランジスタおよび製造法
CN101834141B (zh) 一种不对称型源漏场效应晶体管的制备方法
US9373697B2 (en) Spacer replacement for replacement metal gate semiconductor devices
JP2007513523A5 (zh)
CN101043053B (zh) 具有改善性能的功率半导体器件和方法
JPH06318697A (ja) Ｄｍｏｓ構造及びその製造方法
JPH1126758A (ja) トレンチ型ｍｏｓ半導体装置およびその製造方法
CN104425591B (zh) 晶体管及其形成方法
US8928082B2 (en) JLT (junction-less transistor) device and method for fabricating the same
JP3307112B2 (ja) 半導体装置の製造方法
CN108428743A (zh) 金属/多晶硅栅极沟槽功率mosfet及其形成方法
CN101165863A (zh) 具有深槽电荷补偿区的半导体器件及方法
KR100272051B1 (ko) 접점윈도우를통해베이스주입한p-채널mos게이트소자제조공정
CN103871887B (zh) Pmos晶体管、nmos晶体管及其各自的制作方法
CN100583447C (zh) 具有双极晶体管的半导体器件和制造这种器件的方法
CN108010964A (zh) 一种igbt器件及制造方法
CN115241283A (zh) 集成的平面-沟道栅极功率mosfet
JPH1197685A (ja) 縦型電界効果トランジスタ及びその製造方法
CN106298936A (zh) 一种倒梯形顶栅结构鳍式场效应晶体管及其制备方法
JPH05299648A (ja) Ｍｉｓ電界効果トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant