CN1208967A - 半导体器件及其生产方法 - Google Patents
半导体器件及其生产方法 Download PDFInfo
- Publication number
- CN1208967A CN1208967A CN98117349A CN98117349A CN1208967A CN 1208967 A CN1208967 A CN 1208967A CN 98117349 A CN98117349 A CN 98117349A CN 98117349 A CN98117349 A CN 98117349A CN 1208967 A CN1208967 A CN 1208967A
- Authority
- CN
- China
- Prior art keywords
- film
- base
- polysilicon film
- base region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 68
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 229920005591 polysilicon Polymers 0.000 claims description 63
- 229920002120 photoresistant polymer Polymers 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 30
- 239000010410 layer Substances 0.000 claims description 24
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 20
- 150000002500 ions Chemical class 0.000 claims description 17
- 238000005229 chemical vapour deposition Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 238000005260 corrosion Methods 0.000 claims description 8
- 230000007797 corrosion Effects 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 229940090044 injection Drugs 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000004062 sedimentation Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000007792 gaseous phase Substances 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 230000009466 transformation Effects 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 description 16
- 229910052796 boron Inorganic materials 0.000 description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 13
- 229910052785 arsenic Inorganic materials 0.000 description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 238000011049 filling Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- -1 Arsenic ion Chemical class 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 235000006708 antioxidants Nutrition 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
一种半导体器件的生产方法,其中,去除基极区上的部分氧化膜以形成开口,并通过干蚀直接在其上沉积多晶硅膜,多晶硅膜被分割为包含与基极具有相同导电型杂质的区域及包含与基极具有相反导电型杂质的区域。通过热处理,杂质从多晶硅膜扩散进基极区,形成外部基极扩散及发射极扩散层。接着,多晶硅膜表面形成为多边膜,其将作为发射极电极及基极电极,实现精细基极及发射极面积。
Description
本发明涉及半导体器件及其生产方法，更具体地涉及具有精细的发射区及基区面积，并能高密度集成的双极晶体管的器件结构及其生产方法。
图1A至图1F为生产传统双极晶体管方法的载面示意图。特别是，涉及一种按步骤顺序生产NPN晶体管的方法，而图2A到图2F分别为图1A到1F的平面图。图1A为沿图2A中A-A方向的剖面图，而图1B到图1F同样为沿图2A中A-A方向的剖视图。
如图1A及图2A中所示，P型半导体基片1的一部分被选择氧化，从而通过使用氮化硅膜3作为掩膜的热氧化而形成场区2。标号2’为填充氧化物薄膜。
接着如图1B及2B中所示，在从基片1的表面去除氮化硅膜3后，使用通过光刻蚀技术形成的光刻胶作为掩膜，并通过离子植入法注入N型杂质磷(P)。然后，在去除光刻胶后，进行热处理以形成具有1到1.5um深度的N集电极引出区4。
然后，如图1C及图2C中所示，使用其它光刻胶作为掩膜，通过离子植入注入P型杂质硼，并在去除光刻胶后，进行热处理以形成P型光件隔离区5。随后，通过使用光刻胶作为掩膜，用1到1.5兆-电子-伏(Mev)的高加速离子植入装置注入磷，从而形成N阱区6。在去除光刻胶后，通过在基片1的整个表面注入硼，在由场区2所包围的范围内形成基极扩散层7。在此过程中，同样类似地将硼注入到集电极引出区4上，但由于浓度要大于100倍，因此其几乎没有任何作用。
接着，如图1D及图2D中所示，通过使用由光刻蚀技术形成的光刻胶作为掩膜，用干法或湿法蚀刻去除集电极部分与发射极部分的部分填充氧化膜2’，从而形成开口(接点)8＇、8″。在去除光刻胶后，通过化学气相沉积(CVD)形成1000埃到2000埃的多晶硅膜9。然后，将1×1016/cm2到3×1016/cm2的砷离子注入到基片1的整个表面内及注入到多晶硅膜9中。
如图1E及图2E中所示，用新的光刻胶13作为掩膜，去除多晶硅膜9的除发射极及集电极特定区域以外的区域。接着，通过用光刻胶作掩膜离子植入高浓度硼，而形成低电阻的外部其极区17。在此情况下，必须将离子植入的能量设定到使杂质离子不会通过场热氧化膜的水平。
然后，如图1F及图2F中所示，在去除光刻胶后，通过化学气相沉积顺序形成非掺杂氧化物薄膜及硼和磷掺杂的氧化物薄膜(BPSG)，从而形成夹层膜19。通过900至1000℃的炉退火或灯退火的热处理，形成发射极扩散层16。
接着，通过用光刻蚀技术形成的光刻胶作为掩膜蚀刻在特定区域上由BPSG/SiO2形成的夹层薄膜19，形成用于金属布线连接的开口(接点)。最后，去除光刻胶，通过溅射方法形成含铜的铝合金，并通过用光刻胶为掩膜的干法刻蚀形成金属布线18。
下面描述使用自匹配技术的传统生产方法。如图3A中所示，在P型半导体基片1上形成N+掩膜扩散层24，通过外延技术在半导体基片1上形成N-型外延层23后，形成填充氧化膜2’，并在其表面上形成氮化硅膜3。
然后，如图3B中所示，通过公知的光刻蚀技术在氮化硅膜3上形成光刻胶，然后用其作为掩膜，刻蚀氮化硅膜3及填充氧化膜2’。使用剩余的填充氧化膜2’及氮化硅膜3作为掩膜，选择刻蚀N-型外延层23，并在用于形成元件隔离氧化膜的位置形成槽25。
接着，如图3C中所示，通过热氧化，在槽25中形成由硅氧化膜层构成的厚的元件隔离氧化膜2。在去除用作抗氧化掩膜的氮膜后，虽然未示出，通过用光刻胶作为掩膜离子植入磷，与现有技术1类似地形成集电极引出区。
在如图3D中所示地去除填充氧化膜2’后，在基片1的整个表面上形成第一多晶硅膜9。通过热氧化，在第一多晶硅膜9的表面上形成多晶硅氧化膜26。
接着，如图3D及3E中所示，在将硼离子注入第一多晶硅膜26后，用由光刻技术形成的光刻胶13作为掩膜进行各向异性蚀刻，顺序刻蚀多晶硅氧化膜26及多晶硅膜9。
然后，如图3F中所示，在薄氧化由各向异性干法蚀刻暴露出的表面后，在基片的整个表面上形成CVD氧化膜27。此时，在接触多晶硅膜9的侧面的端部，硼向多晶硅膜9的外部扩散，从而形成高浓度的外部基极扩散区17。
如图3G所示，通过各向异性蚀刻，刻蚀CVD氧化膜27，形成CVD氧化膜27的侧壁28。通过由此侧壁28窄化的开口离子植入硼，并通过热处理形成基极区7。
接着，如图3H中所示，在基片的整个表面上形成第二多晶硅膜29后，将砷离子注入第二多晶硅膜29，并用带图形的光刻胶作为掩膜蚀刻第二多晶硅膜29。接着，通过在非氧化气氛下加热，砷从第二多晶硅膜29的里面扩散进基极区7，从而形成发射极扩散层16。
然而，在图3A到图3H所示的现有技术中，虽然可保持精细的发射及基区面积，且除了高集成度外，并由于寄生电容的降低，并实现低功耗从而改善了电学特性，然而，由于此现有技术中器件的结构很复杂，工艺量为图1A到1F的1.5倍，且工艺条件苛刻，产量低，因此成本很高。
在此现有技术中，虽然在具有优良控制性的情况下通过使用光刻技术实现的比最小尺寸更小的优越性很明显，在更小尺寸的情况下，在发射极开口处的多晶硅的薄膜厚度变厚，基极区宽度被展宽直到通过离子植入注入的砷扩散进多晶硅并到达基极区为止。发射极电阻同样很高，在总体上性能会降低，无望形成高速装置。作为对策，目前，使用了掺砷的多晶硅，但与离子植入相比，基片表面的均匀性很差，其会导致性能的波动。
在图1A到图1F及图2A到图2F所示的现有技术中，从其装置结构上来讲希望工艺过程简单产量高，但基区面积是由开口(接点)与用于金属布线的金属间的偏差范围来自动决定的，且目前金属与金属间的间隔与图3A到3H中所示的相比为其2.5倍，且很难精细地构成，且因此其在低能耗及高集成度方面较差。然而，发射区面积与所使用的蚀刻技术有关。
本发明的目的是提供一种半导体器件，其可实现精细的发射区及基区面积，可降低各种节电容、并具有低能耗、及高速运作的的性能，还涉及其生产方法。
根据本发明的半导体器件包含：半导体基片；形成在所述基片表面上的基极区；形成在基极区上并分隔为N型区及P型区的多晶硅薄膜；通过将杂质从所述多晶硅膜扩散进所述基极区的外部基极层及发射极扩散层；及一形成在多晶硅层的表面上从而构成基极电极及发射极电极的多边膜。
根据本发明的半导体器件的生产方法包含如下步骤：去掉基极区上所述一部分氧化膜以形成用于接点的开口；直接在所述开口上沉积多晶硅膜；干蚀基极区上的多晶硅薄膜从而将其划分成具有与基极区相同导电型杂质的一个区及包含具有与基极区相反导电型杂质的一个区；加热将杂质从多晶硅膜扩散到基极区，从而形成外部基极层及发射极层，并将多晶硅膜的表面形成为多边膜以降低电阻，从而形成作为发射极电极与基极电极的多晶硅膜。
根据本发明另一方而的半导体器件的生产方法包含如下步骤：通过选择氧化半导体基片的一部分以形成场区；将半导体基片的反导电型的杂质注入部分半导体基片中以形成集电极引出区；用光刻技术形成的光刻胶作为掩膜在高能量下植入离子以形成N阱区及P型光件隔离区；将P型杂质注入基片的整个表面以形成基极区，并去除表面上的部分硅氧化膜以形成开口；接着通过化学气相沉积(CVD)方法顺序沉积多晶硅膜、氧化硅膜及氮化硅膜，并用光刻技术形成的光刻胶图形作为掩膜植入离子，在所述多晶硅膜内形成N型区及P型区；通过各向异性干蚀并用光刻胶作为掩膜将所述多晶硅膜划分为所述N型区及P型区；在基极形成状况下用光刻胶作为掩膜注入离子，通过用基片表面的氮膜作为掩膜氧化多晶硅膜的侧壁；去除氮膜，通过溅射技术在基片表面上形成金属，并加热将多晶硅薄膜的表面转换为多边膜；在基片的整个表面上形成夹层膜；在夹层膜内通过干法刻蚀形成用于接点的开口，并与金属布线相连。
所述开口形成步骤可在基极区上形成开口。夹层膜形成步骤，可通过化学气相沉积方法沉积-非掺杂氧化膜，并连续沉积包含硼及磷的氧化膜以形成夹层膜。
根据本发明半导体器件的生产方法，在基极区上形成一个开口，形成其上的多晶硅被分隔成N型区及P型区；杂质从此多晶硅扩散以形成外部基极层及发射扩散层，多晶硅表面形成为多边以降低电阻从而被分别用作基极电极及发射极电极，从而基极面积及发射面积较小，发射极-基极和基极-集电极的结电容减小，从而可形成低功耗及高速运作的双极晶体管。
图1A到图1F为传统生产方法的步骤顺序的截面示意图；
图2A至2F是它的平面图；
图3A到图3H为另一种传统生产方法的步骤顺序截面示意图；
图4A到4G为本发明实施例的制作方法步骤顺序的截面示意图；
图5A到5G分别为图4A到图4G的平面图；及
图6A到图6E为图4D到图4H的部分放大示意图。
下面参考附图对本发明的最佳实施例进行具体描述。图4A到图4G及图5A到图5D为按步骤顺序示出的本发明最佳实施例中半导体器件的生产方法，而图4A到4G为沿图5A中A-A方向的剖面图。图6A到图6E为图4D到图4F的部分放大示意图。
如图4A及图5A中所示，通过热氧化在P型半导体基片1的表面上形成几百埃的填充氧化膜2’后，通过化学气相沉积在基片的整个表面上沉积大约0.1到0.2μm的氮化硅膜3。接着，用通过公知光刻技术形成的光刻胶作为掩膜，将特定区域以外的氮化硅膜3去除，并通过使用所余的氮化硅膜3进行选择氧化，从而形成场区(热氧化膜)2。
然后，如图4B及图5B中所示，在从基片表面去除所有氮化硅膜3之后，用由光刻技术形成的光刻胶作为掩膜，将这里的N型杂质磷通过离子植入注入，并在去除光刻胶后通过热处理，形成具有1.0到1.5μm结深度的N+集电极引出区4。
接着，如图4C及图5C中所示，用其它光刻胶作为掩膜，通过离子植入将硼作为P型杂质注入，并在去除光刻胶后通过热处理，形成P型元件隔离区5。接着，用其它光刻胶作为掩膜，用1.0到1.5兆电子伏(Mev)的高加速离子植入装置注入N型杂质磷，从而形成N阱区6。此过程与在现有技术中形成N+掩埋扩散层及N-外延生长层的工艺相对应，并示出了具有大约1.2到1.8μm峰值浓度的截面示图。在连续去除光刻胶后，通过离子植入在基片的整个表面上注入P型杂质硼，所形成的基极区7由场区2包围。在此情况下，顺便地说，硼也类似地被注入到集电极引出区4上，但由于浓度差大于100倍，因此其几乎无效。
接着，如图4D，图5D及图6A中所示，通过去除基极区7及集电极引出区4的部分氧化膜，而形成开口(接点)，通过CVD技术在基片的整个表面上沉积1000埃到2000埃的多晶硅膜9后，通过用由光刻技术形成的光刻胶作为掩膜在基极上的部分多晶硅膜9内通过离子植入注入P型杂质硼而形成P型区30或12，在其它区注入N型杂质砷离了以形成N型区31或11，通过CVD方法，连续沉积100到200埃的氧化膜及1000埃到2000埃的氮膜。在附图中，标号10为氮膜/氧化膜的叠层，11为基极区上的多晶硅的N型区(发射极砷区11)，而12为基极区上的多晶硅的P型区(外部基极12)。
然后，如图4E、图5E、及6B中所示，用被加工图形的光刻胶作掩膜，从而通过刻蚀及去除在其极区上形成多晶硅的P型区(外基极12)和N型区(发射极砷区11)外缘区域，通过各向异性干蚀顺序地连续去除图4D、图5D及图6A中的氮膜及氧化膜10以及多晶硅膜9。此时，为了防止由于蚀刻和去除下部基极而增大基极电阻，要留下大约100埃到300埃的多晶硅膜9。然而，考虑到平面内的干蚀的均匀性，为了防止即使在下部基极区被蚀刻及去除的情况下基极电阻的增大，以0°(零度)注入角在基极形成的情况下进行离子植入并用光刻胶作为掩膜蚀刻多晶硅膜9进行基极补偿植入以形成基极补偿区32(图6C)。
如图4F、图5F及图6D所示，在去除光刻胶13后，用基片表面上的氮膜10作为掩膜，留在多晶硅膜9侧壁上及蚀刻部分底面上的多晶硅膜被氧化。此时，如果多晶硅膜9的蚀刻部分的尺寸(宽度)为0.3μm或更小，蚀刻部分的内部被填充氧化形成的氧化膜，但如果大于0.3μm，在氧化多晶硅膜9后，用CVD方法进一步沉积氧化膜，并通过CMP(化学机械抛光)去除和平整氧化膜。此外，由于在氧化气氛及非氧化气氛中分两步进行氧化过程，杂质从多晶硅膜9扩散到基极区7，并分别形成外部基极层17及发射极扩散层16。
如图4F、图5F及图6E中所示，在去除氮膜及氧化膜10后，通过用溅射技术，在基片表面上形成金属，并进行热处理，从而将多晶硅膜9的表面形成为多边，并通过形成多边层14降低电阻，而多晶硅膜9被用作发射电极11与基极电极12的一部分。
最后，如图4G及图5G中所示，用CVD方法沉积几百埃的非掺杂氧化膜，并连续沉积含有硼和磷的氧化膜以形成夹层膜19，通过干蚀在夹层膜19中形成开口(接点)21,22,23，然后通过与金属布线18相连，完成本发明的半导体器件。
根据所述的本发明，在基极区上形成一个开口，形成于其上的多晶硅膜被分隔为N型区及P型区，杂质从此多晶硅膜扩散到基极区形成外部基极层及发射极扩散层。然后，多晶硅膜的表面形成为多边膜以降低电阻，从而被用作基极电极及发射极电极。因此，根据本发明减少了基极与发射面积，发射极-基极及基极-集电极的结电容也降低，从而形成低功耗及优质高速运作的双极晶体管。
由于其与CMOS的栅极形成基本相同，希望结构简单，日产量高，且生产过程比现有技术缩短了大约40％，成本也如所希望的得到了降低。
另外，元件面积大约为现有技术的1/2，并可进行高密度的集成，且芯片尺寸更小成本更低。
其结果，可形成具有精细发射极及基极面积，每个结电容都很低、功耗少及高速运作的双极晶体管。
Claims (5)
1、一种半导体器件，其特征在于包含：
一半导体基片；
一形成在所述基片表面上的基极区；
一形成在基极区上并被分割为N型区P型区的多晶硅膜；
通过从所述多晶硅膜向所述基极区扩散杂质而形成的外基极层和发射极扩散层；及
形成在多晶硅层表面上从而构成基极电极及发射极电极的多边膜。
2、一种半导体器件的生产方法，其特征在于包含如下步骤：
去除基极区上的一部分所述氧化膜以形成用于接点的开口；
在所述开口上直接沉积多晶硅膜；
干蚀基极区上的多晶硅膜从而将其划分为包含具有与基极区相同导电型杂质的一区域及包括具有与基极区相反导电型杂质的另一区域；
通过加热将杂质从多晶硅膜扩散到基极区，由此形成外部基极层及发射极层；及
将多晶硅膜的表面形成为多边膜以降低电阻，从而形成作为发射极及基极电极的多晶硅膜。
3、一种半导体器件的生产方法，其特征在于包含如下步骤：
通过选择氧化而氧化半导体基片的一部分以形成场区；
将半导体基片的反导电型杂质注入部分半导体基片内以形成集电极引出区；
用由光刻技术形成的光刻胶作为掩膜，以高能量植入离子，形成N阱区及P型元件隔离区；
将P型杂质注入基片的整个表而以形成基极区，并去除表面上的部分氧化硅膜以形成开口；
接着用化学气相沉积(CVD)方法顺序沉积多晶硅膜、氧化硅膜及氮化硅膜，并用由光刻技术形成的光刻胶图形作为摸膜植入离子，在所述多晶硅膜内形成N型区及P型区；
用光刻胶作掩膜并通过各向异性干蚀；
将所述多晶硅膜划分为所述N型区及P型区；
用光刻胶作掩膜在基极形成状况下注入离子；
通过用基片表面上的氮膜作掩膜氧化多晶硅膜的侧壁；
去除氮膜，通过溅射技术在基片上形成金属，并加热将多晶硅膜的表面转换为多边膜；
在基片的整个表面上形成夹层膜；及
通过干蚀在夹层膜内形成用于接点的开口，并与金属布线相连。
4、根据权利要求3所述的半导体器件的生产方法，其特征在于在开口形成步骤中在基极区上形成一个开口。
5、根据权利要求3所述的半导体器件的生产方法，其特征在于在夹层膜形成步骤中，通过化学气相沉积方法沉积非掺杂氧化膜，并连续沉积含硼及磷的氧化膜以形成夹层膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP223640/97 | 1997-08-20 | ||
| JP09223640A JP3137044B2 (ja) | 1997-08-20 | 1997-08-20 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1208967A true CN1208967A (zh) | 1999-02-24 |
Family
ID=16801369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98117349A Pending CN1208967A (zh) | 1997-08-20 | 1998-08-19 | 半导体器件及其生产方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6054358A (zh) |
| JP (1) | JP3137044B2 (zh) |
| KR (1) | KR100311103B1 (zh) |
| CN (1) | CN1208967A (zh) |
| TW (1) | TW409281B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101982873A (zh) * | 2009-10-08 | 2011-03-02 | 成都芯源系统有限公司 | 具有超结结构的功率器件及其制造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10010821A1 (de) * | 2000-02-29 | 2001-09-13 | Infineon Technologies Ag | Verfahren zur Erhöhung der Kapazität in einem Speichergraben und Grabenkondensator mit erhöhter Kapazität |
| US6617220B2 (en) * | 2001-03-16 | 2003-09-09 | International Business Machines Corporation | Method for fabricating an epitaxial base bipolar transistor with raised extrinsic base |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5296391A (en) * | 1982-03-24 | 1994-03-22 | Nec Corporation | Method of manufacturing a bipolar transistor having thin base region |
| JPS6199374A (ja) * | 1984-10-22 | 1986-05-17 | Hitachi Ltd | 半導体装置 |
| JPH0744186B2 (ja) * | 1989-03-13 | 1995-05-15 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH0322438A (ja) * | 1989-06-20 | 1991-01-30 | Oki Electric Ind Co Ltd | バイポーラ型半導体集積回路装置の製造方法 |
| JP2971246B2 (ja) * | 1992-04-15 | 1999-11-02 | 株式会社東芝 | ヘテロバイポーラトランジスタの製造方法 |
| JP2551353B2 (ja) * | 1993-10-07 | 1996-11-06 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2630237B2 (ja) * | 1993-12-22 | 1997-07-16 | 日本電気株式会社 | 半導体装置及びその製造方法 |
-
1997
- 1997-08-20 JP JP09223640A patent/JP3137044B2/ja not_active Expired - Fee Related
-
1998
- 1998-08-19 CN CN98117349A patent/CN1208967A/zh active Pending
- 1998-08-19 KR KR1019980033606A patent/KR100311103B1/ko not_active IP Right Cessation
- 1998-08-20 TW TW087113873A patent/TW409281B/zh not_active IP Right Cessation
- 1998-08-20 US US09/137,421 patent/US6054358A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101982873A (zh) * | 2009-10-08 | 2011-03-02 | 成都芯源系统有限公司 | 具有超结结构的功率器件及其制造方法 |
| CN101982873B (zh) * | 2009-10-08 | 2012-10-17 | 成都芯源系统有限公司 | 具有超结结构的功率器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW409281B (en) | 2000-10-21 |
| US6054358A (en) | 2000-04-25 |
| JP3137044B2 (ja) | 2001-02-19 |
| KR19990023702A (ko) | 1999-03-25 |
| JPH1167783A (ja) | 1999-03-09 |
| KR100311103B1 (ko) | 2002-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879254A (en) | Method of manufacturing a DMOS | |
| US5405790A (en) | Method of forming a semiconductor structure having MOS, bipolar, and varactor devices | |
| KR100399583B1 (ko) | 자기 정렬 기술을 이용한 트렌치 게이트 전력 소자 제조방법 | |
| EP0051534B1 (en) | A method of fabricating a self-aligned integrated circuit structure using differential oxide growth | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| US4866000A (en) | Fabrication method for semiconductor integrated circuits | |
| KR19990006510A (ko) | 집적회로 제조 방법 | |
| CN1208967A (zh) | 半导体器件及其生产方法 | |
| EP1187193A2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JPS5947468B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
| US20050179060A1 (en) | Semiconductor device for integrated injection logic cell and process for fabricating the same | |
| CN1096709C (zh) | 半导体器件的生产方法 | |
| KR930011542B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| EP1592055B1 (en) | Method of making a power semiconductor device | |
| KR100268857B1 (ko) | 수직 바이폴라 트랜지스터의 제조방법 | |
| KR19990041054A (ko) | 피-채널 이중확산 전력소자의 제조방법 | |
| KR940004257B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPH01181566A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| KR100193118B1 (ko) | 전력용 트랜지스터 및 그 제조방법 | |
| KR960006689B1 (ko) | 반도체소자의 ldd 제조방법 | |
| KR920005127B1 (ko) | 선택적 에피택시를 이용한 자기정합된 바이폴라 트랜지스터의 제조방법 | |
| KR100233264B1 (ko) | 아날로그 반도체소자 제조방법 | |
| KR100286349B1 (ko) | 반도체 소자의 제조방법 | |
| KR930006141B1 (ko) | 대칭적 소오스/드레인 접합형성 방법 | |
| KR0175329B1 (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |