JP5424192B2 - 再成長ゲートを有する自己整合トレンチ電界効果トランジスタおよび再成長ベースコンタクト領域を有するバイポーラトランジスタおよび製造法 - Google Patents
再成長ゲートを有する自己整合トレンチ電界効果トランジスタおよび再成長ベースコンタクト領域を有するバイポーラトランジスタおよび製造法 Download PDFInfo
- Publication number
- JP5424192B2 JP5424192B2 JP2008544405A JP2008544405A JP5424192B2 JP 5424192 B2 JP5424192 B2 JP 5424192B2 JP 2008544405 A JP2008544405 A JP 2008544405A JP 2008544405 A JP2008544405 A JP 2008544405A JP 5424192 B2 JP5424192 B2 JP 5424192B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- source
- mask
- etching
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 230000005669 field effect Effects 0.000 title description 7
- 239000000463 material Substances 0.000 claims description 157
- 239000004065 semiconductor Substances 0.000 claims description 107
- 238000005530 etching Methods 0.000 claims description 89
- 239000000758 substrate Substances 0.000 claims description 33
- 238000000151 deposition Methods 0.000 claims description 20
- 238000011049 filling Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000000407 epitaxy Methods 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 314
- 108091006146 Channels Proteins 0.000 description 65
- 238000001312 dry etching Methods 0.000 description 39
- 239000002184 metal Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- 238000001465 metallisation Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 10
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 5
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 239000012530 fluid Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000012421 spiking Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Description
本明細書は2004年7月27日に発行され、その全文を参照文献として援用する米国特許第6,767,783B2号に関する。
本発明は米国空軍より授与された受託番号第FA8650−04−C−5437号の下で米国政府の助成により行われた。米国政府は本発明に対して一定の権利を有することができる。
ソース/エミッタ層が第1の伝導型の半導体材料のチャンネル層、あるいは第1の伝導型と異なる第2の伝導型の半導体材料のベース層の上にあり、チャンネルあるいはベース層が第1の伝導型の半導体材料のドリフト層上にあってかつドリフト層が半導体基板層上にある、第1の伝導型の半導体材料のソース/エミッタ層上面にマスクを蒸着、
マスクの開口部からソース/エミッタ層および下層のチャンネルあるいはベース層を選択エッチングして底面と側壁を有するエッチングされた特徴体を1つあるいはそれ以上形成、
マスクがマスクされたソース/エミッタ層上面での成長を妨げながら、マスクの開口部からエッチングされた特徴体の底面および側壁上に第2の伝導型の半導体材料をエピタキシャル成長させてゲート領域/ベースコンタクト領域を形成、
続いてエッチングされた特徴体に平坦化材料を充填、
ゲート/ベースコンタクト領域がもはやソース/エミッタ層と接触しなくなるまでゲート/ベースコンタクト領域をエッチング、
およびゲート領域/ベースコンタクト領域をエッチングした後に残るマスクおよび平坦化材料を除去することを含む、半導体デバイスを製造する方法が提供される。
ソース/エミッタ層が第1の伝導型の半導体材料のチャンネル層、あるいは第1の伝導型と異なる第2の伝導型の半導体材料のベース層の上にあり、チャンネルあるいはベース層が第1の伝導型の半導体材料のドリフト層上にあってかつドリフト層が半導体基板層上にある、第1の伝導型の半導体材料のソース/エミッタ層の上面にエッチングマスクを蒸着、
エッチングマスクの開口部からソース/エミッタ層およびその下層のチャンネルあるいはベース層を選択エッチングして底面と側壁を有するエッチングされた特徴体を1つあるいはそれ以上形成、
エッチングマスクを除去してソース/エミッタ層の上面を露出、
第2の伝導型の半導体材料のゲート層/ベースコンタクト層をソース/エミッタ層の上面およびエッチングされた特徴体の底面および側壁上でエピタキシャル成長、
続いてエッチングされた特徴体に第1の平坦化材料を充填、
ソース/エミッタ層の上面のゲート層/ベースコンタクト層をエッチングして下層のソース/エミッタ層を露出、
ゲート層/ベースコンタクト層をエッチングした後に残った第1の平坦化材料を除去、
ドライエッチングマスク材料をソース/エミッタ層の上面およびエッチングされた特徴体の底面に異方性蒸着、
ドライエッチングマスク材料をエッチングしてソース/エミッタ層の上面に隣接するエッチングされた特徴体の側壁上のゲート層/ベースコンタクト層を露出、
エッチングされた特徴体の側壁のソース/エミッタ層に隣接するゲート層/ベースコンタクト層が露出するようエッチングされた特徴体に第2の平坦化材料を充填、
エッチングされた特徴体の側壁上のソース/エミッタ層に隣接する露出したゲート層/ベースコンタクト層をエッチングしてエッチングされた特徴体に残ったゲート層/ベースコンタクト層がもはやソース/エミッタ層と接触しなくなるまで下層のソースエミッタ層を露出、および
エッチングされた特徴体の側壁上に露出したゲート層/ベースコンタクト層をエッチングした後に残るドライエッチングマスク材料および第2の平坦化材料を除去することを含む、半導体デバイスを製造する方法が提供される。
チャンネルあるいはベース層が第1の伝導型の半導体材料のドリフト層上にあってかつドリフト層が半導体基板層上にある、第1の伝導型の半導体材料のチャンネル層あるいは第1の伝導型と異なる第2の伝導型の半導体材料のベース層の上面にエッチングマスクを蒸着、
マスクの開口部からチャンネルあるいはベース層を選択エッチングして底面と側壁を有するエッチングされた特徴体を1つあるいはそれ以上形成、
エッチングマスクを除去してチャンネルあるいはベース層の上面を露出、
第2の伝導型の半導体材料のゲート層/ベースコンタクト層をチャンネルあるいはベース層の上面およびエッチングされた特徴体の底面および側壁上でエピタキシャル成長、
続いてエッチングされた特徴体に第1の平坦化材料を充填、
ゲート層/ベースコンタクト層がエッチングされた特徴体の底面および側壁に残るようチャンネルあるいはベース層の上面のゲート層/ベースコンタクト層をエッチング、
ゲート層/ベースコンタクト層をエッチングした後に残った第1の平坦化材料を除去、
チャンネルあるいはベース層の上面およびエッチングされた特徴体の底面および側壁上のゲート層/ベースコンタクト層上に再成長マスク層を蒸着、
続いてエッチングされた特徴体に第2の平坦化材料を充填、
再成長マスク層がエッチングされた特徴体の底面および側壁上のゲート層/ベースコンタクト層上に残りながら、チャンネルあるいはベース層の上面の再成長マスク層をエッチングして下層のチャンネルあるいはベース層を露出、
再成長マスク層をエッチングした後に残る第2の平坦化材料を除去、
エッチングされた特徴体の底面および側壁上のゲート層/ベースコンタクト層上に残った再成長マスク層が第1の伝導型の半導体材料の第1の層の成長を阻害しながら、第1の伝導型の半導体材料の第1の層をチャンネルあるいはベース層の上面でエピタキシャル成長、
エッチングされた特徴体の底面および側壁上のゲート層/ベースコンタクト層上に残った再成長マスク層が第1の伝導型の半導体材料の第2の層の成長を阻害する、第1の伝導型の半導体材料の第1の層上で第1の伝導型の半導体の第2の層をエピタキシャル成長、および
残った再成長マスク層を除去することを含む、半導体デバイスを製造する方法が提供される。
ソース/エミッタ層が第1の伝導型の半導体材料のチャンネル層、あるいは第1の伝導型と異なる半導体材料の第2の伝導型のベース層の上にあり、チャンネルあるいはベース層が第1の伝導型の半導体材料のドリフト層上にあってかつドリフト層が半導体基板層上にある、第1の伝導型の半導体材料のソース/エミッタ層の上面にエッチングマスクを蒸着、
エッチングマスクの開口部からソース/エミッタ層およびその下層のチャンネルあるいはベース層を選択エッチングして底面と側壁を有するエッチングされた特徴体を1つあるいはそれ以上形成、
エッチングマスクを除去してソース/エミッタ層の上面を露出、
第2の伝導型の半導体材料のゲート層/ベースコンタクト層をソース/エミッタ層の上面およびエッチングされた特徴体の底面および側壁上でエピタキシャル成長、
続いてエッチングされた特徴体に平坦化材料を充填、
ゲート層/ベースコンタクト層がエッチングされた特徴体の底面およびエッチングされた特徴体の側壁にチャンネル層あるいはベース層と接触して残りながら、ゲート層/ベースコンタクト層がもはやソース/エミッタ層と接触しなくなるまでソース/エミッタ層の上面およびソース/エミッタ層に接触するエッチングされた特徴体の側壁上のゲート層/ベースコンタクト層をエッチング、および
ゲート層/ベースコンタクト層をエッチングした後に残る平坦化材料を除去することを含む、半導体デバイスを製造する方法が提供される。
ソース/エミッタ層が第1の伝導型の半導体材料のチャンネル層、あるいは第1の伝導型と異なる第2の伝導型の半導体材料のベース層の上にあり、チャンネルあるいはベース層が第1の伝導型の半導体材料のドリフト層上にあってかつドリフト層が半導体基板層上にある、第1の伝導型の半導体材料のソース/エミッタ層上面にエッチング/再成長マスクを蒸着、
マスクの開口部よりソース/エミッタ層および下層のチャンネルあるいはベース層を選択エッチングして底面と側壁を有するエッチングされた特徴体を1つあるいはそれ以上形成、
マスクがマスクされたソース/エミッタ層上面での成長を妨げながら、マスク開口部からエッチングされた特徴体の底面および側壁上に第2の伝導型の半導体材料をエピタキシャル成長させてゲート領域/ベースコンタクト領域を形成、
マスクを除去してソース/エミッタ層の上面を露出させてもよく、
ドライエッチングマスク材料をエッチングされた特徴体の底面およびソース/エミッタ層の上面あるいはマスク上のいずれかに蒸着、
ドライエッチングマスク材料をエッチングしてエッチングされた特徴体の側壁上のゲート領域/ベースコンタクト領域の上部を露出、
エッチングされた特徴体の側壁上のゲート領域/ベースコンタクト領域の上部が露出したままとなるよう、エッチングされた特徴体に平坦化材料を充填、
エッチングされた特徴体の側壁上のソース/エミッタ層に隣接する露出したゲート層/ベースコンタクト層をエッチングしてエッチングされた特徴体に残ったゲート層/ベースコンタクト層がもはやソース/エミッタ層と接触しなくなるまで下層のソースエミッタ層を露出、および
エッチングされた特徴体の側壁上で露出したゲート層/ベースコンタクト層をエッチングした後に残るエッチング/再成長マスクおよび平坦化材料を除去することを含む、半導体デバイスを製造する方法が提供される。
2 n−ドリフト層(例:SiC)
3 n−チャンネル層(例:SiC)
4 n+ソース層(例:SiC)
5 再成長マスク材料(例:TaG)
6 ドライエッチングマスク(例:Ni)
7 エピタキシャル再成長p+層(例:SiC)
8 平坦化材料(例:流動性レジスト)
9 ドライエッチングマスクに適したe−ビーム蒸着金属(例:Al)
10 平坦化材料(例:流動性レジスト)
11 平坦化材料(例:流動性レジスト)
12 等方性あるいは準等方性再成長マスク(例:TaC)
13 平坦化材料(例:流動性レジスト)
14 再成長したn−層(例:SiC)
15 再成長したn+ソースコンタクト層(例:SiC)
16 ソースオーミックコンタクト金属(例:Ni)
17 ゲートオーミックコンタクト金属(例:Ni)
18 pベース層
19 n+エミッタ層
Claims (13)
- ソース/エミッタ層が、第1の伝導型の半導体材料のチャンネル層あるいは前記第1の伝導型と異なる第2の伝導型の半導体材料のベース層である第一の層の上にあり、前記第一の層が前記第1の伝導型の半導体材料のドリフト層上にあってかつ前記ドリフト層が半導体基板層上にある、前記第1の伝導型の半導体材料の前記ソース/エミッタ層上面にマスクを蒸着させ、
前記マスクの開口部から前記ソース/エミッタ層および下層の前記第一の層を選択エッチングして底面と側壁を有するエッチングされた特徴体を1つあるいはそれ以上形成し、
前記マスクの開口部から前記のエッチングされた特徴体の前記底面および側壁上に前記第2の伝導型の半導体材料をエピタキシャル成長させてゲート層又はベースコンタクト層である第二の層を形成し、ここで、前記マスクがマスクされた前記ソース/エミッタ層の前記上面での成長を妨げ、前記第二の層が前記ソース/エミッタ層と接触し、
続いて前記のエピタキシャル成長した半導体材料によって占められていない、エッチングされた特徴体の一部に平坦化材料を充填し、
前記第二の層がもはや前記ソース/エミッタ層と接触しなくなるまで前記第二の層の一部と平坦化材料をエッチングし、および
前記第二の層をエッチングした後に残る前記マスクおよび平坦化材料を除去することを含む、半導体デバイスを製造する方法。 - 前記マスクが再成長マスクであり、
エッチングマスクを前記再成長マスク上に蒸着させ、
前記再成長マスクの前記開口部より前記のエッチングされた特徴体の前記底面および側壁上に前記第2の伝導型の半導体材料をエピタキシャル成長させる前に前記エッチングマスクを除去し、同時に前記ソース/エミッタ層の前記上面の前記再成長マスクを残すことをさらに含む、請求項1に記載の方法。 - 前記のマスクの前記開口部から前記のエッチングされた特徴体の前記底面および側壁上に前記の第2の伝導型の半導体材料をエピタキシャル成長させることが第1のドーピング濃度を有する前記第2の伝導型の半導体材料をエピタキシャル成長させた後に第2のドーピング濃度を有する前記第2の伝導型の半導体材料をエピタキシャル成長させることを含む、請求項1に記載の方法。
- 前記マスクを蒸着することが前記ソース/エミッタ層の前記上面に再成長マスキング材料の層を蒸着し、及び、前記再成長マスキング材料の層の上にエッチングマスク層を蒸着し、前記再成長マスキング材料の層の上の前記エッチングマスク層をパターニングし、前記エッチングマスク層に開口部を形成し、さらに前記エッチングマスク層の前記開口部から前記再成長マスキング材料の層をエッチングすることを含む、請求項1に記載の方法。
- 前記ソース/エミッタ層および下層の前記第一の層を選択エッチングすることが前記第一の層をエッチングして下層のドリフト層を露出させることを含む、請求項1に記載の方法。
- 前記ソース/エミッタ層および下層の前記第一の層を選択エッチングすることが前記第一の層および前記下層のドリフト層をエッチングすることをさらに含む、請求項5に記載の方法。
- 前記のエッチングされた特徴体に平坦化材料を充填することが:
前記平坦化材料を前記デバイスの前記のエッチングされた表面上にコーティングし、さらに
前記のコーティングした平坦化材料を選択エッチングすることを含む、請求1に記載の方法。 - 前記マスクおよび残存する平坦化材料を除去した後のある時点で、露出した前記ソース/エミッタ層上にコンタクトを形成し、第二の層の露出した部分にコンタクトを形成し、かつドリフト層の対側の基板層にコンタクトを形成することをさらに含む、請求項1に記載の方法。
- ソース/エミッタ層が、第1の伝導型の半導体材料のチャンネル層あるいは前記第1の伝導型と異なる第2の伝導型の半導体材料のベース層である第一の層の上にあり、前記第一の層が前記第1の伝導型の半導体材料のドリフト層上にあってかつ前記ドリフト層が半導体基板層上にある、前記第1の伝導型の半導体材料の前記ソース/エミッタ層の上面にエッチングマスクを蒸着させ、
前記エッチングマスクの開口部から前記ソース/エミッタ層および下層の前記第一の層を選択エッチングして底面と側壁を有するエッチングされた特徴体を1つあるいはそれ以上形成し、
前記エッチングマスクを除去して前記ソース/エミッタ層の前記上面を露出させ、
前記第2の伝導型の半導体材料のゲート層又はベースコンタクト層を形成する第二の層を前記ソース/エミッタ層の前記上面および前記のエッチングされた特徴体の前記底面および側壁上でエピタキシャル成長させ、
続いて前記のエッチングされた特徴体に第1の平坦化材料を充填し、
前記ソース/エミッタ層の前記上面の前記第二の層をエッチングして下層のソース/エミッタ層を露出させ、
前記第二の層をエッチングした後に残った第1の平坦化材料を除去し、
ドライエッチングマスク材料を前記ソース/エミッタ層の前記上面および前記のエッチングされた特徴体の底面に異方性蒸着し、
前記ドライエッチングマスク材料をエッチングして前記ソース/エミッタ層の前記上面に隣接する前記のエッチングされた特徴体の前記側壁上の第二の層を露出させ、
前記のエッチングされた特徴体の前記側壁の前記ソース/エミッタ層に隣接する前記第二の層が露出するよう前記のエッチングされた特徴体に第2の平坦化材料を充填し、
前記のエッチングされた特徴体の前記側壁上の前記ソース/エミッタ層に隣接する露出した第二の層をエッチングして前記のエッチングされた特徴体に残った前記第二の層がもはや前記ソース/エミッタ層と接触しなくなるまで下層のソースエミッタ層を露出させ、および
前記のエッチングされた特徴体の前記側壁上の露出した第二の層をエッチングした後に残る第2の平坦化材料を除去することを含む、半導体デバイスを製造する方法。 - 第1の伝導型の半導体材料の前記チャンネル層あるいは前記第1の伝導型と異なる第2の伝導型の半導体材料の前記ベース層である第一の層が第1の伝導型の半導体材料のドリフト層上にあってかつ前記ドリフト層が半導体基板層上にある、前記第一の層の上面にエッチングマスクを蒸着させ、
前記マスクの開口部から前記第一の層を選択エッチングして底面と側壁を有するエッチングされた特徴体を1つあるいはそれ以上形成し、
前記エッチングマスクを除去して前記第一の層の前記上面を露出させ、
前記第2の伝導型の半導体材料のゲート層又はベースコンタクト層である第二の層を前記第一の層の上面および前記のエッチングされた特徴体の前記底面および側壁上でエピタキシャル成長させ、
続いて前記のエッチングされた特徴体に第1の平坦化材料を充填し、
前記第二の層が前記のエッチングされた特徴体の前記底面および側壁に残るよう前記第一の層の前記上面の前記第二の層をエッチングし、
前記第二の層をエッチングした後に残った第1の平坦化材料を除去し、
前記第一の層の前記上面および前記のエッチングされた特徴体の前記底面および側壁上の前記第二の層上に再成長マスク層を蒸着させ、
続いて前記のエッチングされた特徴体に第2の平坦化材料を充填し、
前記再成長マスク層を前記のエッチングされた特徴体の前記底面および側壁上の前記第二の層上に残して、前記第一の層の前記上面の前記再成長マスク層をエッチングして下層の第一の層を露出させ、
前記再成長マスク層をエッチングした後に残る第2の平坦化材料を除去し、
前記のエッチングされた特徴体の前記底面および側壁上の前記第二の層上に残った前記再成長マスク層が前記第1の伝導型の半導体材料の第三の層の成長を阻害する一方、前記第1の伝導型の半導体材料の前記第三の層を前記第一の層の前記上面でエピタキシャル成長させ、
前記エッチングされた特徴体の前記底面および側壁上の前記第二の層上に残った前記再成長マスク層が前記第1の伝導型の半導体材料のソース/エミッタ層の成長を阻害する一方で、前記第1の伝導型の半導体材料の前記第三の層上で前記第1の伝導型の半導体の前記ソース/エミッタ層をエピタキシー成長させ、および
残った再成長マスク層を除去することを含む、半導体デバイスを製造する方法であって、前記第三の層によって前記第二の層が前記ソース/エミッタ層から分離されている、前記方法。 - ソース/エミッタ層が、第1の伝導型の半導体材料のチャンネル層あるいは前記第1の伝導型と異なる第2の伝導型の半導体材料のベース層である第一の層の上にあり、前記第一の層が前記第1の伝導型の半導体材料のドリフト層上にあってかつ前記ドリフト層が半導体基板層上にある、前記第1の伝導型の半導体材料の前記ソース/エミッタ層の上面にエッチングマスクを蒸着させ、
前記エッチングマスクの開口部から前記ソース/エミッタ層および下層の第一の層を選択エッチングして底面と側壁を有するエッチングされた特徴体を1つあるいはそれ以上形成し、
前記エッチングマスクを除去して前記ソース/エミッタ層の前記上面を露出させ、
前記第2の伝導型の半導体材料のゲート層又はベースコンタクト層である第二の層を前記ソース/エミッタ層の前記上面および前記のエッチングされた特徴体の前記底面および側壁上でエピタキシャル成長させ、
続いて前記のエピタキシャル成長した第二の層によって占められていない、エッチングされた特徴体の一部に平坦化材料を充填し、
前記第二の層がもはや前記ソース/エミッタ層と接触しなくなるまで前記ソース/エミッタ層の前記上面および前記ソース/エミッタ層に接触する前記のエッチングされた特徴体の前記側壁上の前記第二の層をエッチングし、前記第二の層が前記のエッチングされた特徴体の前記底面および前記のエッチングされた特徴体の前記側壁の少なくとも一部に残り第一の層と接触し、および
前記第二の層をエッチングした後に残る平坦化材料を除去することを含む、半導体デバイスを製造する方法。 - ソース/エミッタ層が、第1の伝導型の半導体材料のチャンネル層あるいは前記第1の伝導型と異なる第2の伝導型の半導体材料のベース層である第一の層上にあり、前記第一の層が前記第1の伝導型の半導体材料のドリフト層上にあってかつ前記ドリフト層が半導体基板層上にある、前記第1の伝導型の半導体材料の前記ソース/エミッタ層上面にエッチング/再成長マスクを蒸着させ、
前記マスクの開口部より前記ソース/エミッタ層および下層の第一の層を選択エッチングして底面と側壁を有するエッチングされた特徴体を1つあるいはそれ以上形成し、
前記マスク開口部から前記のエッチングされた特徴体の前記底面および側壁上に前記第2の伝導型の半導体材料をエピタキシャル成長させてゲート層又はベースコンタクト層である第二の層を形成し、ここで、前記マスクが前記のマスクされた前記ソース/エミッタ層上面での成長を妨げ、
ドライエッチングマスク材料を前記のエッチングされた特徴体の底面および前記マスク上に蒸着させ、
前記ドライエッチングマスク材料をエッチングして前記のエッチングされた特徴体の前記側壁上の前記第二の層の上部を露出させ、
前記のエッチングされた特徴体の前記側壁上の前記第二の層の前記上部が露出したままとなるよう、前記のエッチングされた特徴体に平坦化材料を充填し、
前記のエッチングされた特徴体の前記側壁上の前記ソース/エミッタ層に隣接する露出した前記第二の層をエッチングして前記のエッチングされた特徴体に残った前記第二の層がもはや前記ソース/エミッタ層と接触しなくなるまで下層のソース/エミッタ層を露出させ、および
前記のエッチングされた特徴体の前記側壁上で露出した前記第二の層をエッチングした後に残るエッチング/再成長マスクおよび平坦化材料を除去することを含む、半導体デバイスを製造する方法。 - ドライエッチングマスク材料をエッチングする前に、前記マスクを除去して前記ソース/エミッタ層の前記上面を露出させ、及び、ドライエッチングマスク材料を前記のエッチングされた特徴体の底面および前記のソース/エミッタ層の上面の上に蒸着させることを含む、請求項12記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/293,261 US7314799B2 (en) | 2005-12-05 | 2005-12-05 | Self-aligned trench field effect transistors with regrown gates and bipolar junction transistors with regrown base contact regions and methods of making |
US11/293,261 | 2005-12-05 | ||
PCT/US2006/046180 WO2007067458A1 (en) | 2005-12-05 | 2006-12-04 | Self-aligned trench field effect transistors with regrown gates and bipolar junction transistors with regrown base contact regions and methods of making |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009518862A JP2009518862A (ja) | 2009-05-07 |
JP2009518862A5 JP2009518862A5 (ja) | 2010-01-28 |
JP5424192B2 true JP5424192B2 (ja) | 2014-02-26 |
Family
ID=37897286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008544405A Expired - Fee Related JP5424192B2 (ja) | 2005-12-05 | 2006-12-04 | 再成長ゲートを有する自己整合トレンチ電界効果トランジスタおよび再成長ベースコンタクト領域を有するバイポーラトランジスタおよび製造法 |
Country Status (9)
Country | Link |
---|---|
US (3) | US7314799B2 (ja) |
EP (1) | EP1969617B1 (ja) |
JP (1) | JP5424192B2 (ja) |
KR (1) | KR101318041B1 (ja) |
CN (2) | CN102751320B (ja) |
AU (1) | AU2006322108B2 (ja) |
CA (1) | CA2632233A1 (ja) |
NZ (1) | NZ568487A (ja) |
WO (1) | WO2007067458A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7553718B2 (en) * | 2005-01-28 | 2009-06-30 | Texas Instruments Incorporated | Methods, systems and structures for forming semiconductor structures incorporating high-temperature processing steps |
US7314799B2 (en) | 2005-12-05 | 2008-01-01 | Semisouth Laboratories, Inc. | Self-aligned trench field effect transistors with regrown gates and bipolar junction transistors with regrown base contact regions and methods of making |
US7648898B2 (en) * | 2008-02-19 | 2010-01-19 | Dsm Solutions, Inc. | Method to fabricate gate electrodes |
JP5324157B2 (ja) * | 2008-08-04 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
CN101901767B (zh) * | 2009-05-26 | 2011-12-14 | 上海华虹Nec电子有限公司 | 获得垂直型沟道高压超级结半导体器件的方法 |
JP2012531050A (ja) * | 2009-06-19 | 2012-12-06 | エスエス エスシー アイピー、エルエルシー | イオン注入せずに縦型接合形電界効果トランジスタおよびバイポーラ接合トランジスタを製造する方法およびそれによって製造されたデバイス |
JP2011119512A (ja) * | 2009-12-04 | 2011-06-16 | Denso Corp | 半導体装置およびその製造方法 |
US9184305B2 (en) * | 2011-08-04 | 2015-11-10 | Avogy, Inc. | Method and system for a GAN vertical JFET utilizing a regrown gate |
US8969912B2 (en) | 2011-08-04 | 2015-03-03 | Avogy, Inc. | Method and system for a GaN vertical JFET utilizing a regrown channel |
US8716078B2 (en) * | 2012-05-10 | 2014-05-06 | Avogy, Inc. | Method and system for a gallium nitride vertical JFET with self-aligned gate metallization |
JP6138619B2 (ja) * | 2013-07-30 | 2017-05-31 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
JP2016032014A (ja) * | 2014-07-29 | 2016-03-07 | 日本電信電話株式会社 | 窒化物半導体装置の製造方法 |
CN105070767B (zh) * | 2015-08-05 | 2018-04-20 | 西安电子科技大学 | 一种基于碳基复合电极的高温SiC JFET器件 |
CN105097456B (zh) * | 2015-08-24 | 2018-09-11 | 泰科天润半导体科技(北京)有限公司 | 一种用于碳化硅器件的自对准方法 |
CN108292593B (zh) * | 2015-09-30 | 2023-02-17 | 东京毅力科创株式会社 | 使用极紫外光刻对衬底进行图案化的方法 |
CN107681001B (zh) * | 2017-07-24 | 2020-04-07 | 中国电子科技集团公司第五十五研究所 | 一种碳化硅开关器件及制作方法 |
CN116544282B (zh) * | 2023-07-06 | 2024-04-09 | 深圳平创半导体有限公司 | 碳化硅结型栅双极型晶体管器件及其制作方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4587712A (en) * | 1981-11-23 | 1986-05-13 | General Electric Company | Method for making vertical channel field controlled device employing a recessed gate structure |
US4945394A (en) * | 1987-10-26 | 1990-07-31 | North Carolina State University | Bipolar junction transistor on silicon carbide |
JP3214868B2 (ja) * | 1991-07-19 | 2001-10-02 | ローム株式会社 | ヘテロ接合バイポーラトランジスタの製造方法 |
US5286996A (en) * | 1991-12-31 | 1994-02-15 | Purdue Research Foundation | Triple self-aligned bipolar junction transistor |
US5350669A (en) * | 1994-01-19 | 1994-09-27 | Minnesota Mining And Manufacturing Company | Silver-carboxylate/1,2-diazine compounds as silver sources in photothermographic and thermographic elements |
US5481126A (en) * | 1994-09-27 | 1996-01-02 | Purdue Research Foundation | Semiconductor-on-insulator electronic devices having trench isolated monocrystalline active regions |
JPH08306700A (ja) * | 1995-04-27 | 1996-11-22 | Nec Corp | 半導体装置及びその製造方法 |
JPH09172187A (ja) * | 1995-12-19 | 1997-06-30 | Hitachi Ltd | 接合型電界効果半導体装置およびその製造方法 |
US5859447A (en) * | 1997-05-09 | 1999-01-12 | Yang; Edward S. | Heterojunction bipolar transistor having heterostructure ballasting emitter |
DE60040812D1 (de) * | 1999-03-15 | 2008-12-24 | Matsushita Electric Ind Co Ltd | Herstellungsverfahren für einen Bipolar-Transistor und ein MISFET Halbleiter Bauelement |
GB9928285D0 (en) * | 1999-11-30 | 2000-01-26 | Koninkl Philips Electronics Nv | Manufacture of trench-gate semiconductor devices |
EP1128429A1 (de) | 2000-02-22 | 2001-08-29 | Infineon Technologies AG | Verfahren zur Herstellung von bipolaren Transistoren im BiCMOS-Verfahren |
US6861324B2 (en) * | 2001-06-15 | 2005-03-01 | Maxim Integrated Products, Inc. | Method of forming a super self-aligned hetero-junction bipolar transistor |
EP1428248B1 (en) * | 2001-07-12 | 2011-11-23 | Mississippi State University | Method of making transistor topologies in silicon carbide through the use of selective epitaxy |
JP4288907B2 (ja) * | 2001-08-29 | 2009-07-01 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
JP2003069039A (ja) * | 2001-08-29 | 2003-03-07 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP4060580B2 (ja) * | 2001-11-29 | 2008-03-12 | 株式会社ルネサステクノロジ | ヘテロ接合バイポーラトランジスタ |
JP4110875B2 (ja) * | 2002-08-09 | 2008-07-02 | 株式会社デンソー | 炭化珪素半導体装置 |
JP2004134547A (ja) * | 2002-10-10 | 2004-04-30 | Hitachi Ltd | 半導体装置 |
JP4489446B2 (ja) * | 2004-01-21 | 2010-06-23 | 独立行政法人科学技術振興機構 | ガリウム含有窒化物単結晶の製造方法 |
SE527205C2 (sv) * | 2004-04-14 | 2006-01-17 | Denso Corp | Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid |
US7314799B2 (en) | 2005-12-05 | 2008-01-01 | Semisouth Laboratories, Inc. | Self-aligned trench field effect transistors with regrown gates and bipolar junction transistors with regrown base contact regions and methods of making |
-
2005
- 2005-12-05 US US11/293,261 patent/US7314799B2/en active Active
-
2006
- 2006-12-04 WO PCT/US2006/046180 patent/WO2007067458A1/en active Application Filing
- 2006-12-04 JP JP2008544405A patent/JP5424192B2/ja not_active Expired - Fee Related
- 2006-12-04 EP EP06838892.5A patent/EP1969617B1/en not_active Not-in-force
- 2006-12-04 NZ NZ568487A patent/NZ568487A/en not_active IP Right Cessation
- 2006-12-04 KR KR1020087016400A patent/KR101318041B1/ko not_active IP Right Cessation
- 2006-12-04 CN CN201210055560.8A patent/CN102751320B/zh not_active Expired - Fee Related
- 2006-12-04 CA CA002632233A patent/CA2632233A1/en not_active Abandoned
- 2006-12-04 AU AU2006322108A patent/AU2006322108B2/en not_active Ceased
- 2006-12-04 CN CN2006800457152A patent/CN101341579B/zh not_active Expired - Fee Related
-
2007
- 2007-11-05 US US11/934,805 patent/US20080061362A1/en not_active Abandoned
-
2012
- 2012-08-14 US US13/585,183 patent/US8729628B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7314799B2 (en) | 2008-01-01 |
US20120305994A1 (en) | 2012-12-06 |
US20070275527A1 (en) | 2007-11-29 |
CN101341579A (zh) | 2009-01-07 |
CN102751320B (zh) | 2015-05-13 |
AU2006322108B2 (en) | 2011-04-14 |
NZ568487A (en) | 2011-07-29 |
CN102751320A (zh) | 2012-10-24 |
CN101341579B (zh) | 2012-03-21 |
EP1969617A1 (en) | 2008-09-17 |
KR20080075025A (ko) | 2008-08-13 |
US8729628B2 (en) | 2014-05-20 |
US20080061362A1 (en) | 2008-03-13 |
KR101318041B1 (ko) | 2013-10-14 |
CA2632233A1 (en) | 2007-06-14 |
EP1969617B1 (en) | 2015-02-25 |
JP2009518862A (ja) | 2009-05-07 |
AU2006322108A1 (en) | 2007-06-14 |
WO2007067458A1 (en) | 2007-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5424192B2 (ja) | 再成長ゲートを有する自己整合トレンチ電界効果トランジスタおよび再成長ベースコンタクト領域を有するバイポーラトランジスタおよび製造法 | |
US8587024B2 (en) | Vertical junction field effect transistors and bipolar junction transistors | |
JP2012531049A (ja) | 傾斜ドープ領域を有する縦型接合電界効果トランジスターおよびダイオードならびに製造方法 | |
EP1965436B1 (en) | Silicon carbide self-aligned epitaxial mosfet and method of manufacturing thereof | |
JP2009049426A (ja) | 選択的エピタキシまたは選択的注入の使用による、炭化ケイ素におけるセルフアライントランジスタおよびダイオードトポロジー | |
JP4774196B2 (ja) | 成長したベース領域を有する炭化ケイ素バイポーラ接合トランジスタ | |
CN108010964B (zh) | 一种igbt器件及制造方法 | |
US11996407B2 (en) | Self-aligned isolation for self-aligned contacts for vertical FETS | |
JP2008103392A (ja) | 半導体装置および半導体装置の製造方法 | |
EP0890183B1 (en) | A FIELD EFFECT TRANSISTOR OF SiC AND A METHOD FOR PRODUCTION THEREOF | |
KR100262010B1 (ko) | 트랜지스터의 제조 방법 | |
JP3183468B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
CN117690969A (zh) | 一种碳化硅功率器件及其制作方法 | |
JP2616032B2 (ja) | 電界効果トランジスタの製造方法 | |
JPH1064924A (ja) | 半導体装置、及びその製造方法 | |
JPH0758717B2 (ja) | 電界効果トランジスタの製造方法 | |
JPH06260492A (ja) | バイポーラトランジスタの製造方法 | |
JPS594176A (ja) | 電界効果半導体装置 | |
KR20150108485A (ko) | Power MOSFET의 온 저항을 감소시키기 위한 JFET 영역에 이중 이온주입 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091203 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091203 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20111102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130108 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131105 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131119 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |