CN116544282B - 碳化硅结型栅双极型晶体管器件及其制作方法 - Google Patents
碳化硅结型栅双极型晶体管器件及其制作方法 Download PDFInfo
- Publication number
- CN116544282B CN116544282B CN202310819766.1A CN202310819766A CN116544282B CN 116544282 B CN116544282 B CN 116544282B CN 202310819766 A CN202310819766 A CN 202310819766A CN 116544282 B CN116544282 B CN 116544282B
- Authority
- CN
- China
- Prior art keywords
- type
- silicon carbide
- doped region
- drift region
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 95
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 150000002500 ions Chemical class 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 12
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000002360 preparation method Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000005669 field effect Effects 0.000 description 5
- 108091006146 Channels Proteins 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种碳化硅结型栅双极型晶体管器件，包括：下表面设置有集电极的P+型碳化硅衬底；位于所述P+型碳化硅衬底上方的N型场截止层；位于所述N型场截止层上方的N‑型漂移区，且所述N‑型漂移区的两端设置有栅极沟槽；位于所述栅极沟槽底面和侧壁的P+型掺杂区；位于所述P+型掺杂区上表面的栅极；位于所述N‑型漂移区的上表面和所述两个栅极沟槽之间的N‑型漂移区的侧面的N+型掺杂区，所述N+型掺杂区与所述P+型掺杂区无接触；以及位于所述N‑型漂移区上方的发射极。本发明还提供上述SiC结型栅双极型晶体管器件的制备方法。本发明的SiC结型栅双极型晶体管器件可靠性高、击穿电压高、开关速度快、元胞尺寸小。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种碳化硅结型栅双极型晶体管器件及其制作方法。
背景技术
碳化硅（SiC）具有宽禁带、高临界电场、高电子饱和速度和高热导率等优点，使得SiC成为用于制作耐高温高压的大功率器件的理想材料。
常见的功率半导体器件如SBD（Schottky Barrier Diod，肖特基二极管）、MOSFET（Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管）、JFET（Junction Field Effect Transistor，结型场效应晶体管）、IGBT（InsulatedGate Bipolar Transistor，绝缘栅双极型晶体管）均已有了相应的商业化的SiC基产品。然而，现有的功率半导体器件仍然存在一些技术问题，例如：SiC MOSFET由于SiC/SiO2界面缺陷密度过高，比Si/ SiO2界面高出约2-3个数量级，导致其栅极氧化层可靠性低，并且降低了沟道电子迁移率，严重影响了器件的开关速度和耐压等级；SiC IGBT是MOSFET和BJT（Bipolar Junction Transistor，双极型晶体管）的结合，虽然由于集电极空穴的注入导致其导通电阻相较于MOSFET明显降低，但器件前级的MOSFET的栅极氧化层可靠性低，导致器件提前击穿的问题依然存在。
因此，提供一种碳化硅基功率半导体器件及其制作方法，以解决或至少缓解上述至少一个技术问题是目前亟待解决的问题。
发明内容
鉴于上述技术问题，本发明提供一种碳化硅结型栅双极型晶体管器件及其制作方法，以解决或至少缓解上述功率半导体器件中存在的至少一个技术问题。
第一方面，本发明提供了一种碳化硅结型栅双极型晶体管器件，碳化硅结型栅双极型晶体管器件的元胞结构包括：
P+型碳化硅衬底，P+型碳化硅衬底的下表面设置有集电极；
N型场截止层，位于P+型碳化硅衬底的上方；
N-型漂移区，所述N型场截止层的上方，且N-型漂移区的两端分别设置有栅极沟槽；
P+型掺杂区，位于栅极沟槽的底面和侧壁；
栅极，位于栅极沟槽底面的P+型掺杂区的上表面；
N+型掺杂区，位于N-型漂移区的上表面和两个栅极沟槽之间的N-型漂移区的侧面，N+型掺杂区与P+型掺杂区无接触；
发射极，位于N-型漂移区的上方，且位于N-型漂移区的上表面的N+型掺杂区位于N-型漂移区和发射极之间。
可选地，位于N-型漂移区的上表面的N+型掺杂区，在纵向方向上包括多个间隔排列的方形区域。
可选地，方形区域的边长为1-30µm，在纵向方向上相邻的两个方形区域之间的距离为1-30µm。
可选地，N+型掺杂区与P+型掺杂区之间的距离为0.5-10µm，N+型掺杂区的掺杂浓度为1×1019-1×1021cm-3。
可选地，P+型碳化硅衬底的高度为100-500µm，掺杂浓度为1×1019-1×1021cm-3。
可选地，N型场截止层的高度为1-20µm，掺杂浓度为1×1017-1×1020cm-3。
可选地，N-型漂移区的两端高度为1-100µm，中间高度为2.5-150µm，掺杂浓度为1×1013-1×1017cm-3。
可选地，位于栅极沟槽的底面的P+型掺杂区的宽度为1-25µm、高度为0.5-20µm，位于栅极沟槽的侧壁的P+型掺杂区的宽度为0.5-10µm、高度为1.5-50µm，P+型掺杂区的掺杂浓度为1×1019-1×1021cm-3。
第二方面，本发明提供了一种如前所述任一项碳化硅结型栅双极型晶体管器件的制作方法，包括以下步骤：
步骤S1，选定一片P+型碳化硅衬底；
步骤S2，在P+型碳化硅衬底上通过异质外延生长形成N型场截止层；
步骤S3，在N型场截止层上通过同质外延生长形成N-型漂移区；
步骤S4，在N-型漂移区两侧通过刻蚀形成栅极沟槽；
步骤S5，在栅极沟槽中通过离子垂直注入和侧向注入形成P+型掺杂区；
步骤S6，在N-型漂移区顶部通过离子垂直注入形成N+型掺杂区；
步骤S7，在栅极沟槽底面的P+型掺杂区的上表面沉积金属形成栅极，在N-型漂移区的上表面和位于N-型漂移区上表面的N+型掺杂区的上表面沉积金属形成发射极，以及在P+型碳化硅衬底的下表面沉积金属形成集电极。
可选的，步骤S4中，在N-型漂移区两侧通过干法刻蚀形成栅极沟槽；步骤S5中，在栅极沟槽中通过Al离子垂直注入和侧向注入形成P+型掺杂区；步骤S6中，在N-型漂移区顶部通过N离子垂直注入形成N+型掺杂区；和/或步骤S7中，在栅极沟槽底面的P+型掺杂区的上表面沉积Al金属形成栅极，在N-型漂移区的上表面和位于N-型漂移区上表面的N+型掺杂区的上表面沉积Al金属形成发射极，以及在P+型碳化硅衬底的下表面沉积Al金属形成集电极。
本发明的有益效果：区别于现有技术，本发明提供的SiC结型栅双极型晶体管器件由SiC JFET（Junction Field Effect Transistor，结型场效应晶体管）和SiC BJT（Bipolar Junction Transistor，双极型晶体管）组成，不需要生长栅极氧化层，提高了SiC结型栅双极型晶体管器件的可靠性。本发明提供的SiC结型栅双极型晶体管器件是沟槽型结构，垂直沟道，使得SiC结型栅双极型晶体管器件的击穿电压更高，接近理想SiC材料极限的超低导通电阻；而且SiC结型栅双极型晶体管器件的元胞尺寸更小，设计更加灵活，能够大规模量产降低制作成本。另外，本发明SiC结型栅双极型晶体管器件中，位于N-型漂移区上表面的N+型掺杂区在纵向方向上包括多个间隔排列的区域，使得SiC结型栅双极型晶体管器件更容易关断，即SiC结型栅双极型晶体管器件的阈值电压（负压）更低。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据附图获得其他的附图。
图1为本发明一些实施例的碳化硅（SiC）结型栅双极型晶体管器件的元胞结构的剖面结构示意图；
图2为本发明一些实施例的SiC结型栅双极型晶体管器件的元胞结构的参数及尺寸的示意图；
图3为本发明一些实施例的N+型掺杂区纵向尺寸的示意图；
图4为本发明一些实施例的SiC结型栅双极型晶体管器件的制作方法中步骤S1的示意图；
图5为图4中所述SiC结型栅双极型晶体管器件的制作方法中步骤S2的示意图；
图6为图4中所述SiC结型栅双极型晶体管器件的制作方法中步骤S3的示意图；
图7为图4中所述SiC结型栅双极型晶体管器件的制作方法中步骤S4的示意图；
图8为图4中所述SiC结型栅双极型晶体管器件的制作方法中步骤S5的示意图；
图9为图4中所述SiC结型栅双极型晶体管器件的制作方法中步骤S6的示意图；
图10为图4中所述SiC结型栅双极型晶体管器件的制作方法中步骤S7的示意图。
其中，附图标号如下：
SiC结型栅双极型晶体管器件100，P+型碳化硅衬底10，N型场截止层20，N-型漂移区30，P+型掺杂区40，N+型掺杂区50，栅极60，集电极70，发射极80。
具体实施方式
下面结合说明书附图，对本发明实施例的技术方案进行详细说明。
以下实施例仅用于更加清楚地说明本发明的技术方案，因此只作为示例，而不能以此来限制本发明的保护范围。显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同；本文中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
本发明的描述中，本发明术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本发明实施例的描述中，技术术语“上”“下”“顶部”“侧”“高度”“宽度”“端”“纵向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明实施例的限制。
在本发明实施例的描述中，术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
在本发明中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本发明所描述的实施例可以与其它实施例相结合。
请参阅图1和图2，本发明实施例提供一种碳化硅（SiC）结型栅双极型晶体管器件100，碳化硅（SiC）结型栅双极型晶体管器件100的元胞结构包括P+型碳化硅衬底10、N型场截止层20、N-型漂移区30、P+型掺杂区40、N+型掺杂区50、栅极60、集电极70以及发射极80。
集电极70位于P+型碳化硅衬底10的下表面。N型场截止层20和N-型漂移区30依次层叠在P+型碳化硅衬底10的上方。N-型漂移区30的两侧端分别设置有栅极沟槽（图未标）。P+型掺杂区40位于栅极沟槽内，且与栅极沟槽的底面和侧壁接触。栅极60设置栅极沟槽底面的P+型掺杂区的上表面。N+型掺杂区50位于N-型漂移区30的上表面和所述两个栅极沟槽之间的N-型漂移区的侧面，N+型掺杂区50与P+型掺杂区40无接触。发射极80位于N-型漂移区30的上方，且位于N-型漂移区30上表面的N+型掺杂区位于N-型漂移区30和发射极80之间。
P+型碳化硅衬底10的高度优选但不限于100-500µm，P+型碳化硅衬底10的掺杂浓度优选但不限于1×1019-1×1021cm-3。
N型场截止层20的高度优选但不限于1-20µm，N型场截止层20的掺杂浓度优选但不限于1×1017-1×1020cm-3。
型漂移区30的两侧端分别设置有垂直的栅极沟槽，因此，N-型漂移区30为“凸”字形状，N-型漂移区30的中间高度大于两端的高度，N-型漂移区30下半部分的宽度大于上半部分的宽度。N-型漂移区30的两端高度优选但不限于1-100µm，中间高度优选但不限于2.5-150µm，N-型漂移区30的下半部分的宽度优选但不限于4-100µm，N-型漂移区30的上半部分的宽度优选但不限于2-50µm，N-型漂移区30的掺杂浓度优选但不限于1×1013-1×1017cm-3。
栅极沟槽的宽度优选但不限于1-25µm，高度优选但不限于1.5-50µm。
P+型掺杂区40位于栅极沟槽内，且与栅极沟槽的底面和侧壁接触。在一些实施例中，两侧的P+型掺杂区40分别为“╚”型或“╝”型。优选的，位于栅极沟槽底面的P+型掺杂区的宽度优选但不限于为1-25µm、高度优选但不限于为0.5-20µm，位于栅极沟槽侧壁的P+型掺杂区40的宽度优选但不限于为0.5-10µm、高度1.5-50µm，所述P+型掺杂区的掺杂浓度优选但不限于为1×1019-1×1021cm-3。
栅极60设置在栅极沟槽底面的P+型掺杂区的上表面。栅极60的材料可以为现有半导体器件的常用栅极材料。优选的，栅极60的材料为金属。本实施例中，栅极60为铝（Al）。
请参阅图3，N+型掺杂区50位于N-型漂移区30的上表面和两个栅极沟槽之间的N-型漂移区30的侧面。优选的，位于N-型漂移区30的上表面的N+型掺杂区50在纵向方向上包括多个间隔排列的区域，使得SiC结型栅双极型晶体管器件100更容易关断，即SiC结型栅双极型晶体管器件100的阈值电压（负压）更低。更优选的，位于N-型漂移区30的上表面的N+型掺杂区50在纵向方向上包括多个间隔排列的方向区域方形区域的边长为1-30µm，在纵向方向上相邻的两个方形区域之间的距离为1-30µm。N+型掺杂区50与P+型掺杂区40之间无接触，优选的，N+型掺杂区50与P+型掺杂区40之间的距离为0.5-30µm。
发射极80位于N-型漂移区30的上方，且位于N-型漂移区30上表面的N+型掺杂区位于N-型漂移区30和发射极80之间。发射极80的材料可以为现有半导体器件的常用发射极材料。优选的，发射极80的材料为金属。本实施例中，发射极80为铝（Al）。
集电极70位于P+型碳化硅衬底10的下表面。集电极70的材料可以为现有半导体器件的常用发射极材料。优选的，集电极70的材料为金属。本实施例中，集电极70为铝（Al）。
本发明的SiC结型栅双极型晶体管器件100的原理为：在栅极60加负电压，P+型掺杂区40向N-型沟道区耗尽，且耗尽层随着负压绝对值升高而变宽。当耗尽层足够宽以至于扩张并完全占据N-型沟道区时，垂直沟道被夹断。此时，SiC结型栅双极型晶体管器件100的集电极70到发射极之80间几乎没有电流流过，结型栅双极型晶体管器件100处于关断状态。在栅极60不加电压或加正电压时，P+型掺杂区40不形成展宽的耗尽层，因此，电流从集电极70依次通过N型场截止层20、N-型漂移区30流向发射极80，处于导通状态。
本发明还提供前述碳化硅（SiC）结型栅双极型晶体管器件100的制作方法，包括以下步骤：
步骤S1，选定一片P+型碳化硅衬底10，请参阅图4；
步骤S2，在P+型碳化硅衬底10上通过异质外延生长形成N型场截止层20，请参阅图5；
步骤S3，在N型场截止层20上通过同质外延生长形成N-型漂移区30，请参阅图6；
步骤S4，在N-型漂移区30两侧通过刻蚀形成栅极沟槽，请参阅图7；
步骤S5，在栅极沟槽中通过离子垂直注入和侧向注入形成P+型掺杂区40，请参阅图8；
步骤S6，在N-型漂移区30顶部通过离子垂直注入形成N+型掺杂区50，请参阅图9；
步骤S7，在栅极沟槽底面的P+型掺杂区40的上表面沉积金属形成栅极60，在N-型漂移区30的上表面和位于N-型漂移区30上表面的N+型掺杂区50的上表面沉积金属形成发射极80，以及在P+型碳化硅衬底10的下表面沉积金属形成集电极70，请参阅图10。
步骤S4中，在N-型漂移区30两侧刻蚀形成栅极沟槽的方法可以根据实际需要进行选择。本实施例中，在N-型漂移区30两侧通过干法刻蚀形成栅极沟槽。
步骤S5中，可以根据实际需要选择注入的离子。本实施例中，在栅极沟槽中通过Al离子垂直注入和侧向注入形成P+型掺杂区40。
步骤S6中，可以根据实际需要选择注入的离子。本实施例中，在N-型漂移区30顶部通过N离子垂直注入形成N+型掺杂区50。
步骤S7中，沉积金属的种类可以根据实际需要选择注入的离子。本实施例中，在栅极沟槽底面的P+型掺杂区40的上表面沉积Al金属形成栅极60，在N-型漂移区30的上表面和位于N-型漂移区30上表面的N+型掺杂区50的上表面沉积Al金属形成发射极80，以及在P+型碳化硅衬底10的下表面沉积Al金属形成集电极70。
本发明提供的SiC结型栅双极型晶体管器件是一种SiC基功率半导体器件，性能远高于现有的Si基半导体器件。本发明的SiC结型栅双极型晶体管器件由SiC JFET（JunctionField Effect Transistor，结型场效应晶体管）和SiC BJT（Bipolar JunctionTransistor，双极型晶体管）组成，不需要生长栅极氧化层，提高了SiC结型栅双极型晶体管器件的可靠性。本发明提供的SiC结型栅双极型晶体管器件是沟槽型结构，垂直沟道，使得SiC结型栅双极型晶体管器件100器件的击穿电压更高，接近理想SiC材料极限的超低导通电阻；而且器件的元胞尺寸更小，设计更加灵活，能够大规模量产降低制作成本。另外，本发明SiC结型栅双极型晶体管器件中，位于N-型漂移区的上表面的N+型掺杂区在纵向方向上包括多个间隔排列的区域，使得SiC结型栅双极型晶体管器件更容易关断，即SiC结型栅双极型晶体管器件的阈值电压（负压）更低。本发明的SiC结型栅双极型晶体管器件为N沟道器件，N沟道器件是在正压下工作，由于电子的迁移率高于空穴的迁移率，因此本发明的SiC结型栅双极型晶体管器件的导通电阻大大低于在负压下工作P沟道器件。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。
Claims (9)
1.一种碳化硅结型栅双极型晶体管器件，其特征在于，所述碳化硅结型栅双极型晶体管器件的元胞结构包括：
P+型碳化硅衬底，所述P+型碳化硅衬底的下表面设置有集电极；
N型场截止层，位于所述P+型碳化硅衬底的上方；
N-型漂移区，位于所述N型场截止层的上方，且所述N-型漂移区的两端分别设置有栅极沟槽；
P+型掺杂区，位于所述栅极沟槽的底面和侧壁；
栅极，位于栅极沟槽底面的所述P+型掺杂区的上表面；
N+型掺杂区，位于所述N-型漂移区的上表面和所述两个栅极沟槽之间的N-型漂移区的侧面，所述N+型掺杂区与所述P+型掺杂区无接触，且位于所述N-型漂移区的上表面的N+型掺杂区，在纵向方向上包括多个间隔排列的方形区域；
发射极，位于所述N-型漂移区的上方，且位于所述N-型漂移区的上表面的N+型掺杂区夹设在所述N-型漂移区和所述发射极之间。
2.根据权利要求1所述的碳化硅结型栅双极型晶体管器件，其特征在于，所述方形区域的边长为1-30µm，在纵向方向上相邻的两个方形区域之间的距离为1-30µm。
3.根据权利要求1-2任一项所述的碳化硅结型栅双极型晶体管器件，其特征在于，所述N+型掺杂区与所述P+型掺杂区之间的距离为0.5-10µm，所述N+型掺杂区的掺杂浓度为1×1019-1×1021cm-3。
4.根据权利要求1-2任一项所述的碳化硅结型栅双极型晶体管器件，其特征在于，所述P+型碳化硅衬底的高度为100-500µm，掺杂浓度为1×1019-1×1021cm-3。
5.根据权利要求1-2任一项所述的碳化硅结型栅双极型晶体管器件，其特征在于，所述N型场截止层的高度为1-20µm，掺杂浓度为1×1017-1×1020cm-3。
6.根据权利要求1-2任一项所述的碳化硅结型栅双极型晶体管器件，其特征在于，所述N-型漂移区的两端高度为1-100µm，中间高度为2.5-150µm，掺杂浓度为1×1013-1×1017cm-3。
7.根据权利要求1-2任一项所述的碳化硅结型栅双极型晶体管器件，其特征在于，位于所述栅极沟槽的底面的P+型掺杂区的宽度为1-25µm、高度为0.5-20µm，位于所述栅极沟槽的侧壁的P+型掺杂区的宽度为0.5-10µm、高度为1.5-50µm，所述P+型掺杂区的掺杂浓度为1×1019-1×1021cm-3。
8.一种如权利要求1-7任一项所述碳化硅结型栅双极型晶体管器件的制作方法，其特征在于，包括以下步骤：
步骤S1，选定一片P+型碳化硅衬底；
步骤S2，在所述P+型碳化硅衬底上通过异质外延生长形成N型场截止层；
步骤S3，在所述N型场截止层上通过同质外延生长形成N-型漂移区；
步骤S4，在所述N-型漂移区两侧通过刻蚀形成栅极沟槽；
步骤S5，在所述栅极沟槽中通过离子垂直注入和侧向注入形成P+型掺杂区；
步骤S6，在所述N-型漂移区顶部通过离子垂直注入形成N+型掺杂区；
步骤S7，在所述栅极沟槽底面的所述P+型掺杂区的上表面沉积金属形成栅极，在所述N-型漂移区的上表面和位于所述N-型漂移区上表面的N+型掺杂区的上表面沉积金属形成发射极，以及在所述P+型碳化硅衬底的下表面沉积金属形成集电极。
9.根据权利要求8所述的碳化硅结型栅双极型晶体管器件的制作方法，其特征在于，步骤S4中，在所述N-型漂移区两侧通过干法刻蚀形成栅极沟槽；步骤S5中，在所述栅极沟槽中通过Al离子垂直注入和侧向注入形成P+型掺杂区；步骤S6中，在所述N-型漂移区顶部通过N离子垂直注入形成N+型掺杂区；和/或步骤S7中，在所述栅极沟槽底面的所述P+型掺杂区的上表面沉积Al金属形成栅极，在所述N-型漂移区的上表面和位于所述N-型漂移区上表面的N+型掺杂区的上表面沉积Al金属形成发射极，以及在所述P+型碳化硅衬底的下表面沉积Al金属形成集电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310819766.1A CN116544282B (zh) | 2023-07-06 | 2023-07-06 | 碳化硅结型栅双极型晶体管器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310819766.1A CN116544282B (zh) | 2023-07-06 | 2023-07-06 | 碳化硅结型栅双极型晶体管器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116544282A CN116544282A (zh) | 2023-08-04 |
| CN116544282B true CN116544282B (zh) | 2024-04-09 |
Family
ID=87456382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310819766.1A Active CN116544282B (zh) | 2023-07-06 | 2023-07-06 | 碳化硅结型栅双极型晶体管器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116544282B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150352A (ja) * | 2003-11-14 | 2005-06-09 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| CN101341579A (zh) * | 2005-12-05 | 2009-01-07 | 半南实验室公司 | 具有再生长栅极的自对准沟槽场效应晶体管和具有再生长基极接触区的双极结型晶体管及其制造方法 |
| CN105308750A (zh) * | 2013-02-07 | 2016-02-03 | 约翰·伍德 | 双极结型晶体管结构 |
| CN106711207A (zh) * | 2016-12-24 | 2017-05-24 | 西安电子科技大学 | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 |
| WO2021212793A1 (zh) * | 2020-04-20 | 2021-10-28 | 派恩杰半导体（杭州）有限公司 | 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法 |
| CN115241286A (zh) * | 2022-09-21 | 2022-10-25 | 深圳平创半导体有限公司 | 一种SiC半超结结型栅双极型晶体管器件及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5306193B2 (ja) * | 2006-06-29 | 2013-10-02 | クリー インコーポレイテッド | ｐ型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法 |
-
2023
- 2023-07-06 CN CN202310819766.1A patent/CN116544282B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150352A (ja) * | 2003-11-14 | 2005-06-09 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| CN101341579A (zh) * | 2005-12-05 | 2009-01-07 | 半南实验室公司 | 具有再生长栅极的自对准沟槽场效应晶体管和具有再生长基极接触区的双极结型晶体管及其制造方法 |
| CN105308750A (zh) * | 2013-02-07 | 2016-02-03 | 约翰·伍德 | 双极结型晶体管结构 |
| CN106711207A (zh) * | 2016-12-24 | 2017-05-24 | 西安电子科技大学 | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 |
| WO2021212793A1 (zh) * | 2020-04-20 | 2021-10-28 | 派恩杰半导体（杭州）有限公司 | 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法 |
| CN115241286A (zh) * | 2022-09-21 | 2022-10-25 | 深圳平创半导体有限公司 | 一种SiC半超结结型栅双极型晶体管器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116544282A (zh) | 2023-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4143134B2 (ja) | 無ラッチアップ型パワーｍｏｓ−バイポーラートランジスター | |
| US9059284B2 (en) | Semiconductor device | |
| TWI520337B (zh) | 階梯溝渠式金氧半場效電晶體及其製造方法 | |
| CN109920854B (zh) | Mosfet器件 | |
| KR20030064753A (ko) | 반도체 장치 및 반도체 장치의 형성 방법 | |
| JP3704007B2 (ja) | 半導体装置及びその製造方法 | |
| CN104241348A (zh) | 一种低导通电阻的SiC IGBT及其制备方法 | |
| KR100762545B1 (ko) | Ｌｍｏｓｆｅｔ 및 그 제조 방법 | |
| CN115241286B (zh) | 一种SiC半超结结型栅双极型晶体管器件及其制作方法 | |
| CN111146274B (zh) | 一种碳化硅沟槽igbt结构及其制造方法 | |
| CN107437566B (zh) | 一种具有复合介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管及其制作方法 | |
| US20170271488A1 (en) | Bipolar Semiconductor Device with Multi-Trench Enhancement Regions | |
| CN110190128B (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 | |
| JP2000349288A (ja) | 縦型ｍｏｓｆｅｔ | |
| KR20140044075A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN116544273A (zh) | 逆导-结型栅双极型晶体管器件及其制作方法 | |
| CN100477257C (zh) | 碳化硅半导体装置及其制造方法 | |
| CN103038886A (zh) | 反向偏压下栅极-源极泄漏降低的自对准半导体装置及制作方法 | |
| US11264475B2 (en) | Semiconductor device having a gate electrode formed in a trench structure | |
| CN107785433B (zh) | 一种阶梯高k介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管 | |
| KR20150018267A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| CN110504314B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN116544282B (zh) | 碳化硅结型栅双极型晶体管器件及其制作方法 | |
| CN114613861B (zh) | 沟槽型SiC JFET器件及其制备方法 | |
| US6150671A (en) | Semiconductor device having high channel mobility and a high breakdown voltage for high power applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |