CN104112667B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN104112667B CN104112667B CN201310142181.7A CN201310142181A CN104112667B CN 104112667 B CN104112667 B CN 104112667B CN 201310142181 A CN201310142181 A CN 201310142181A CN 104112667 B CN104112667 B CN 104112667B
- Authority
- CN
- China
- Prior art keywords
- layer
- fin
- doped
- trench isolation
- shallow trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种半导体器件及其制造方法,包括:多个鳍片,位于衬底上且沿第一方向延伸;浅沟槽隔离,位于多个鳍片之间;穿通阻挡层,位于鳍片与浅沟槽隔离顶部之间的界面处。依照本发明的半导体器件及其制造方法,在鳍片上利用重掺杂牺牲隔离层而在鳍片底部通过扩散形成了均匀、陡峭的穿通阻挡层,有效抑制了寄生沟道效应和沟道穿通效应并且简化了工艺,从而提高了器件可靠性。
Description
技术领域
本发明涉及一种半导体器件及其制造方法,特别是涉及一种能有效抑制寄生沟道效应与沟道穿通效应的三维多栅FinFET及其制造方法。
背景技术
在当前的亚20nm技术中,三维多栅器件(FinFET或Tri-gate)是主要的器件结构,这种结构增强了栅极控制能力、抑制了漏电与短沟道效应。
例如,双栅SOI结构的MOSFET与传统的单栅体Si或者SOI MOSFET相比,能够抑制短沟道效应(SCE)以及漏致感应势垒降低(DIBL)效应,具有更低的结电容,能够实现沟道轻掺杂,可以通过设置金属栅极的功函数来调节阈值电压,能够得到约2倍的驱动电流,降低了对于有效栅氧厚度(EOT)的要求。而三栅器件与双栅器件相比,栅极包围了沟道区顶面以及两个侧面,栅极控制能力更强。进一步地,全环绕纳米线多栅器件更具有优势。
现有的FinFET结构以及制造方法通常包括:在体Si或者SOI衬底中刻蚀形成多个平行的沿第一方向延伸的鳍片和沟槽;在沟槽中填充绝缘材料形成浅沟槽隔离(STI);在鳍片顶部以及侧壁沉积通常为氧化硅的较薄(例如仅1~5nm)假栅极绝缘层,在假栅极绝缘层上沉积通常为多晶硅、非晶硅的假栅极层;刻蚀假栅极层和假栅极绝缘层,形成沿第二方向延伸的假栅极堆叠,其中第二方向优选地垂直于第一方向;以假栅极堆叠为掩模,对鳍片进行浅掺杂形成轻掺杂漏结构(LDD)以抑制漏致感应势垒降低效应;在假栅极堆叠的沿第一方向的两侧沉积并刻蚀形成栅极侧墙;在栅极侧墙的沿第一方向的两侧的鳍片上外延生长相同或者相近材料形成源漏区,优选采用SiGe、SiC等高于Si应力的材料以提高载流子迁移率;在晶片上沉积层间介质层(ILD);刻蚀去除假栅极堆叠,在ILD中留下栅极沟槽;在栅极沟槽中沉积高k材料的栅极绝缘层以及金属/金属合金/金属氮化物的栅极导电层。进一步地,刻蚀ILD形成源漏接触孔;为了降低源漏接触电阻,在源漏接触孔中形成金属硅化物;填充金属/金属氮化物形成接触塞。
然而,随着FinFET技术节点持续缩减(例如22nm以下),鳍片沟道上部由多栅控制,较容易控制短沟道效应包括沟道穿通效应,在鳍片沟道下部由于受到STI的隔离,远离栅的控制,容易在STI下方以及鳍片内部出现沟道穿通效应,导致寄生沟道,引起器件失效。为此,现有的一种解决方案是在鳍片中特别是鳍片与衬底界面处通过注入与衬底相同的杂质离子并退火形成阻挡层(PTSL),从而利用高掺杂衬底层来阻挡沟道之间的穿通泄漏和寄生效应。然而,这种工艺需要额外的注入步骤并且难以有效控制阻挡层的位置和厚度,以及掺杂的阻挡层的掺杂浓度等性质,使得难以有效控制阻挡层的效果。
发明内容
由上所述,本发明的目的在于克服上述技术困难,提出一种新的FinFET结构及其制造方法,能通过简化工艺实现对于寄生沟道效应的有效抑制。
为此,本发明提供了一种半导体器件制造方法,包括:在衬底上形成沿第一方向延伸的多个鳍片和沟槽;在沟槽中形成浅沟槽隔离;在鳍片侧面的浅沟槽隔离顶部上形成掺杂层;退火,使得掺杂层中杂质向鳍片与浅沟槽隔离顶部之间的界面处扩散,形成穿通阻挡层。
其中,形成鳍片和沟槽的步骤进一步包括:在衬底上形成硬掩模层;以硬掩模层为掩模,刻蚀衬底形成鳍片和沟槽。
其中,形成掺杂层的步骤进一步包括:在沟槽中填充掺杂层,覆盖浅沟槽隔离顶部以及鳍片侧壁;减薄掺杂层,仅保留在浅沟槽隔离顶部的一部分。
其中,掺杂层包括BSG、PSG、BPSG、掺杂氧化硅、掺杂的SOG、掺杂氮化硅、掺杂非晶硅、掺杂多晶硅、掺杂非晶碳、掺杂低k材料、掺杂聚合物及其组合。
其中,掺杂层中的杂质包括C、F、N、O、B、P、As、Ge、Ga、In、Sb、Si及其组合。
其中,形成浅沟槽隔离之后进一步包括:在鳍片上形成沿第二方向延伸的假栅极堆叠;在假栅极堆叠的沿第一方向的侧面形成栅极侧墙和源漏区;在器件上形成层间介质层;去除假栅极堆叠,在层间介质层中留下栅极沟槽;在栅极沟槽中形成栅极堆叠;刻蚀层间介质层形成暴露源漏区的接触孔;在接触孔中形成金属硅化物和接触塞。
其中,形成穿通阻挡层之后去除掺杂层。
本发明还提供了一种半导体器件,包括:多个鳍片,位于衬底上且沿第一方向延伸;浅沟槽隔离,位于多个鳍片之间;穿通阻挡层,位于鳍片与浅沟槽隔离顶部之间的界面处。
其中,穿通阻挡层为掺杂半导体或者绝缘介质。
其中,穿通阻挡层中进一步包含选自C、F、N、O、B、P、As、Ge、Ga、In、Sb、Si及其组合的杂质。
依照本发明的半导体器件及其制造方法,在鳍片上利用重掺杂牺牲隔离层而在鳍片底部通过扩散形成了均匀、陡峭的穿通阻挡层,有效抑制了寄生沟道和沟道穿通效应并且简化了工艺,从而提高了器件可靠性。
附图说明
以下参照附图来详细说明本发明的技术方案,其中:
图1至图15为依照本发明的FinFET制造方法各步骤的剖面示意图;
图16为依照本发明的FinFET器件结构透视图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果,公开了能有效抑制寄生沟道效应的三维多栅FinFET及其制造方法。需要指出的是,类似的附图标记表示类似的结构,本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
值得注意的是,以下各个附图中上部部分为器件沿图16中第一方向(鳍片延伸方向,源漏延伸方向,也即Y-Y’轴线)的剖视图,中间部分为器件沿第二方向(栅极堆叠延伸方向,垂直于第一方向,也即X-X’轴线)的栅极堆叠中线的剖视图,下部部分为器件沿平行于第二方向且位于栅极堆叠之外(第一方向上具有一定距离)位置处(也即X1-X1’轴线)获得的剖视图。
如图1所示,在衬底1上形成沿第一方向延伸的多个鳍片结构1F以及鳍片结构之间的沟槽1G,其中第一方向为未来器件沟道区延伸方向(图10中的Y-Y’轴线)。提供衬底1,衬底1依照器件用途需要而合理选择,可包括单晶体硅(Si)、单晶体锗(Ge)、应变硅(StrainedSi)、锗硅(SiGe),或是化合物半导体材料,例如氮化镓(GaN)、砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb),以及碳基半导体例如石墨烯、SiC、碳纳管等等。出于与CMOS工艺兼容的考虑,衬底1优选地为体Si。优选地,在衬底1上通过LPCVD、PECVD等工艺沉积形成硬掩模2,材质例如为氧化硅、氮化硅、氮氧化硅及其组合。以硬掩模2为掩模,光刻/刻蚀衬底1,在衬底1中形成多个沿第一方向平行分布的沟槽1G以及沟槽1G之间剩余的衬底1材料所构成的鳍片1F。刻蚀优选各向异性的刻蚀,例如等离子体干法刻蚀、反应离子刻蚀(RIE)或者四甲基氢氧化铵(TMAH)湿法腐蚀,使得沟槽1G的深宽比优选地大于5:1。
如图2所示,在鳍片1F之间的沟槽1G中通过PECVD、HDPCVD、RTO(快速热氧化)、旋涂、FlowCVD等工艺沉积填充材质例如为氧化硅、氮氧化硅、氢氧化硅、有机物等的隔离层3。
优选地,如图3所示,进一步执行CMP、回刻等平坦化工艺,对隔离层3平坦化直至暴露硬掩模层2。
如图4所示,选择性刻蚀隔离层3,再次形成沟槽1G,暴露出鳍片1F一部分。可以采用光刻胶图形或者其他硬掩模图形,选择各向异性的刻蚀方法,例如等离子体干法刻蚀、RIE,刻蚀隔离层3,使得剩余的隔离层3构成了浅沟槽隔离(STI)3。优选地,沟槽1G的深度(也即STI3顶部距离鳍片1F顶部的距离)为鳍片1高度(鳍片1F顶部至衬底1顶部之间距离)的1/3~2/3。
如图5所示,在沟槽1G中形成掺杂层4。例如通过LPCVD、PECVD、HDPCVD、MOCVD、MBE、ALD、蒸发、(磁控)溅射、旋涂等工艺,形成掺杂层4,完全填充了沟槽1G,覆盖了衬底1顶面、鳍片1F侧面以及硬掩模层2顶面。掺杂层4例如包括硼硅酸玻璃(BSG)、磷硅酸玻璃(PSG)、硼磷硅酸玻璃(BPSG)、掺杂氧化硅、掺杂的旋涂玻璃(SOG)、掺杂氮化硅(SiNx)、掺杂非晶硅、掺杂多晶硅、掺杂非晶碳、掺杂低k材料、掺杂聚合物及其组合等及其组合。其中,可以进一步向掺杂层4中施加的掺杂元素可以包括C、F、N、O、B、P、As、Ge、Ga、In、Sb、Si等及其组合,以使其具有n+或者p+导电类型、或者含有较多氧或氮以形成绝缘介质。掺杂可以是在沉积时加入额外原料的原位掺杂,也可以在沉积之后离子注入掺杂。值得注意的是,在此处并不立即执行激活杂质的退火,以避免对于鳍片1F未来沟道区、源漏区的干扰。而在上述掺杂过程中,由于硬掩模层2的保护,鳍片1F也免受掺杂剂的干扰。
如图6所示,采用CMP、回刻等工艺平坦化掺杂层4直至暴露硬掩模层2。
如图7所示,选择性刻蚀掺杂层4,减薄其厚度以使其分布在预定位置。针对掺杂层4的材质,可以选用各向异性的干法刻蚀,或者针对相邻材料的不同化学特性选用湿法腐蚀。控制刻蚀工艺参数,使得掺杂层4仅在STI3上保留有较薄的一部分。剩余掺杂层4的厚度可以依照器件绝缘性能需要而定,较大厚度将增大绝缘隔离效果,较小厚度将减小鳍片沟道区受到不必要的干扰。优选地,掺杂层4剩余厚度为鳍片1F高度的1/6~1/4,例如10~100nm。
如图8所示,执行退火,使得掺杂层4中的掺杂剂扩散进入鳍片1F与STI3的界面处,形成了具有高掺杂浓度和陡峭垂直形貌的掺杂扩散区1d。退火温度例如500~1200摄氏度并优选750~900摄氏度,退火时间例如1ms~10min并优选10ms~5min。掺杂扩散区1d可以如图8所示分布在鳍片1F与STI3界面处的上部和下部(跨越该界面),也可以进一步同时向下/上扩散至界面处的底部或者顶部(未示出)。优选地,掺杂扩散区1d厚度小于图7中掺杂层4剩余厚度的1..0~1..5倍,例如10~150nm。至此,经过扩散在鳍片1F与STI3界面处形成了掺杂扩散区1d以用作沟道穿通阻挡层(PTSL)。PTSL的组分依照衬底1/鳍片1F自身材料以及掺杂扩散的杂质来确定,例如为n+Si、p+Si的高掺杂半导体(含有上述杂质)以利用pn结来阻断沟道寄生或者泄漏,或者为掺杂氧化硅、掺杂氮化硅的绝缘介质(O、N等元素扩散至Si中并且加热反应生成,并且同样可以具有上述杂质)以完全电隔离绝缘。
如图9所示,选择性完全去除掺杂层4。与图7选择性刻蚀掺杂层4类似,可以干法刻蚀也可以湿法腐蚀,直至完全去除掺杂层4,暴露STI3顶部。
如图10所示,去除硬掩模层2。优选采用湿法腐蚀去除硬掩模层2,以暴露鳍片1F的顶部。
如图11所示,在鳍片1F顶部形成沿第二方向延伸的假栅极堆叠结构5。在整个器件上通过LPCVD、PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD、热氧化、化学氧化、蒸发、溅射等工艺形成假栅极绝缘层5A和假栅极材料层5B,并优选进一步包括硬掩模层5C。层5A例如是氧化硅,层5B例如是多晶硅、非晶硅、非晶碳、氮化硅等,层5C例如是氮化硅。以具有垂直于第一方向的第二方向的矩形开口的掩模板,依次光刻/刻蚀(同样地,刻蚀是各向异性的,优选等离子体干法刻蚀、RIE)硬掩模层5C、假栅极材料层5B以及假栅极绝缘层5A,在鳍片1F顶部形成沿第二方向延伸的假栅极堆叠5。如图5上部以及中部所示,假栅极堆叠5(5C/5B/5A)仅分布在沿X--X’轴线的一定宽度范围内,在一定距离之外的X1-X1’轴线处没有分布。
如图12所示,在多个假栅极堆叠5的侧壁形成侧墙6。优选地,形成侧墙之前先以假栅极堆叠5为掩模,对鳍片1F顶部进行轻掺杂,包括多角度浅注入或者分子掺杂、扩散掺杂等,在鳍片1F顶部形成了轻掺杂源漏区(LDD结构)1LS和1LD。随后,在整个器件上通过LPCVD、PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD、蒸发、溅射等工艺形成侧墙材料层6,其材质例如氮化硅、氮氧化硅、氧化硅、含碳氧化硅、非晶碳、低k材料、类金刚石无定形碳(DLC)等及其组合。在本发明一个实施例中,优选氮化硅。随后,采用各向同性或者侧面刻蚀较小的各向异性(侧壁与底部刻蚀速率比例如大于等于1:3)的刻蚀工艺,例如调整碳氟基气体碳氟比的RIE使得对于侧壁以及底部的过刻蚀(over-etch,OE)较小,在假栅极堆叠5的沿第一方向的侧壁留下侧墙6。随后可选地,在鳍片1F上被假栅极堆叠5覆盖部分之外的区域上外延生长提升源漏1HS和1HD。例如通过PECVD、MOCVD、MBE、ALD、热分解、蒸发、溅射等工艺,在鳍片1F顶部轻掺杂区1LS和1LD上方外延生长提升漏区1HD和提升源区1HS。其中,提升源漏区1HS/1HD材质可以与衬底1、鳍片1F相同,例如均为Si,也可以材质不同,例如具有更高应力的SiGe、Si:C、Si:H、SiSn、GeSn、SiGe:C等及其组合。优选地,在外延生长提升源漏的同时进行原位掺杂或者外延之后进行离子注入而重掺杂,使得提升源漏1HD/1HS具有高于轻掺杂源漏1LD/1LS的杂质浓度。随后,退火以激活掺杂的杂质。
如图13所示,在整个器件上形成接触刻蚀停止层(CESL)7A以及层间介质层(ILD)7B。优选地,先在器件上通过PECVD、HDPCVD、溅射等工艺形成氮化硅的接触刻蚀停止层7A(可以省略)。随后,通过旋涂、喷涂、丝网印刷、CVD、PVD等工艺形成氧化硅、低k材料的ILD7B,其中低k材料包括但不限于有机低k材料(例如含芳基或者多元环的有机聚合物)、无机低k材料(例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物)。随后,采用CMP、回刻等工艺平坦化ILD7B以及硬掩模层5C直至暴露假栅极堆叠5的假栅极材料层5B。
如图14所示,去除假栅极堆叠5,在ILD7B中留下栅极沟槽7G。可以采用湿法腐蚀,例如热磷酸针对氮化硅,TMAH针对多晶硅、非晶硅,强酸(硫酸、硝酸)以及强氧化剂(臭氧、双氧水)组合针对非晶碳、DLC,HF基腐蚀液(稀释HF或者BOE,BOE为缓释刻蚀剂,NH4F与HF混合溶液)针对氧化硅,由此去除假栅极材料层5B以及假栅极绝缘层5A,直至暴露鳍片1F顶部。此外,也可以采用各向异性的干法刻蚀(仅沿第二方向的X--X’轴线),调节碳氟基气体的配比,使得底部刻蚀速率大于侧壁刻蚀速率(刻蚀比例如大于5:1并优选10~15:1),由此刻蚀形成垂直侧壁形貌的栅极沟槽7G。
如图15所示,在栅极沟槽7G中形成栅极堆叠8。采用PECVD、HDPCVD、MOCVD、MBE、ALD、蒸发、溅射等工艺,在栅极沟槽7G中形成了栅极堆叠8。栅极堆叠8至少包括高k材料的栅极绝缘层8A以及金属基材料的栅极导电层8B。高k材料包括但不限于包括选自HfO2、HfSiOx、HfSiON、HfAlOx、HfTaOx、HfLaOx、HfAlSiOx、HfLaSiOx的铪基材料(其中,各材料依照多元金属组分配比以及化学价不同,氧原子含量x可合理调整,例如可为1~6且不限于整数),或是包括选自ZrO2、La2O3、LaAlO3、TiO2、Y2O3的稀土基高K介质材料,或是包括Al2O3,以其上述材料的复合层。栅极导电层6B则可为多晶硅、多晶锗硅、或金属,其中金属可包括Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La等金属单质、或这些金属的合金以及这些金属的氮化物,栅极导电层8B中还可掺杂有C、F、N、O、B、P、As等元素以调节功函数。栅极导电层8B与栅极绝缘层8A之间还优选通过PVD、CVD、ALD等常规方法形成氮化物的阻挡层(未示出),阻挡层材质为MxNy、MxSiyNz、MxAlyNz、MaAlxSiyNz,其中M为Ta、Ti、Hf、Zr、Mo、W或其它元素。
此后,可以采用后栅工艺进一步完成器件制造(以下各部件均未示出)。例如,采用PECVD、蒸发、溅射等工艺形成氮化硅的盖层,并采用CMP、回刻等方法平坦化栅极堆叠9以及盖层,直至暴露ILD7B。在器件上形成第二ILD,并刻蚀第二ILD形成暴露提升源漏1HD/1HS的源漏接触孔。在接触孔中蒸发、溅射、MOCVD、MBE、ALD形成金属层(未示出),其材质例如Ni、Pt、Co、Ti、W等金属以及金属合金。在250~1000摄氏度下退火1ms~10min,使得金属或金属合金与源漏区中所含的Si元素反应形成金属硅化物,以降低接触电阻。通过PECVD、MOCVD、蒸发、溅射等工艺,在接触孔中形成金属、金属合金、及其金属氮化物,其中金属可以包括W、Al、Ti、Au、Ag、Mo、Cu及其组合。平坦化各层金属直至暴露第二ILD,形成了接触塞。
最终形成的器件结构透视图如图16所示,剖视图如图9所示,器件包括:衬底上沿第一方向延伸的多个鳍片,沿第二方向延伸(与第一方向相交并且优选地垂直)并且跨越了每个鳍片的栅极,位于栅极沿第一方向的两侧的鳍片上的栅极侧墙以及源漏区,多个鳍片在第二方向之间具有浅沟槽隔离,其中,鳍片与浅沟槽隔离之间的界面处具有穿通阻挡层。其余各个部件结构以及参数、材料均在方法中详述,在此不再赘述。
依照本发明的半导体器件及其制造方法,在鳍片上利用重掺杂牺牲隔离层而在鳍片底部通过扩散形成了均匀、陡峭的穿通阻挡层,有效抑制了寄生沟道和沟道穿通效应并且简化了工艺,从而提高了器件可靠性。
尽管已参照一个或多个示例性实施例说明本发明,本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外,由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此,本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例,而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (9)
1.一种半导体器件制造方法,包括:
在衬底上形成沿第一方向延伸的多个鳍片和沟槽;
在沟槽中形成浅沟槽隔离;
在鳍片侧面的浅沟槽隔离顶部上形成掺杂层,掺杂层中的杂质包括N、O及其组合;
退火,使得掺杂层中杂质向鳍片与浅沟槽隔离顶部之间的界面处扩散,加热反应形成绝缘介质的穿通阻挡层以完全电隔离绝缘。
2.如权利要求1的半导体器件制造方法,其中,形成鳍片和沟槽的步骤进一步包括:在衬底上形成硬掩模层;以硬掩模层为掩模,刻蚀衬底形成鳍片和沟槽。
3.如权利要求1的半导体器件制造方法,其中,形成掺杂层的步骤进一步包括:在沟槽中填充掺杂层,覆盖浅沟槽隔离顶部以及鳍片侧壁;减薄掺杂层,仅保留在浅沟槽隔离顶部的一部分。
4.如权利要求1的半导体器件制造方法,其中,掺杂层包括BSG、PSG、BPSG、掺杂氧化硅、掺杂的SOG、掺杂氮化硅、掺杂非晶硅、掺杂多晶硅、掺杂非晶碳、掺杂低k材料、掺杂聚合物及其组合。
5.如权利要求1的半导体器件制造方法,其中,掺杂层中的杂质进一步包括C、F、B、P、As、Ge、Ga、In、Sb、Si及其组合。
6.如权利要求1的半导体器件制造方法,其中,形成浅沟槽隔离之后进一步包括:
在鳍片上形成沿第二方向延伸的假栅极堆叠;
在假栅极堆叠的沿第一方向的侧面形成栅极侧墙和源漏区;
在器件上形成层间介质层;
去除假栅极堆叠,在层间介质层中留下栅极沟槽;
在栅极沟槽中形成栅极堆叠;
刻蚀层间介质层形成暴露源漏区的接触孔;
在接触孔中形成金属硅化物和接触塞。
7.如权利要求1的半导体器件制造方法,其中,形成穿通阻挡层之后去除掺杂层。
8.一种半导体器件,包括:
多个鳍片,位于衬底上且沿第一方向延伸;
浅沟槽隔离,位于多个鳍片之间;
加热反应生成的绝缘介质的穿通阻挡层以完全电隔离绝缘,材质为掺杂氧化硅或掺杂氮化硅,位于鳍片与浅沟槽隔离顶部之间的界面处。
9.如权利要求8的半导体器件,其中,穿通阻挡层中进一步包含选自C、F、B、P、As、Ge、Ga、In、Sb及其组合的杂质。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310142181.7A CN104112667B (zh) | 2013-04-22 | 2013-04-22 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310142181.7A CN104112667B (zh) | 2013-04-22 | 2013-04-22 | 半导体器件及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104112667A CN104112667A (zh) | 2014-10-22 |
CN104112667B true CN104112667B (zh) | 2019-01-18 |
Family
ID=51709411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310142181.7A Active CN104112667B (zh) | 2013-04-22 | 2013-04-22 | 半导体器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104112667B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105679659A (zh) * | 2014-11-20 | 2016-06-15 | 中国科学院微电子研究所 | Ptsl工艺方法、鳍式场效应晶体管的制造方法 |
CN105990430A (zh) * | 2015-02-27 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
US9514995B1 (en) | 2015-05-21 | 2016-12-06 | Globalfoundries Inc. | Implant-free punch through doping layer formation for bulk FinFET structures |
CN106449405B (zh) * | 2015-08-12 | 2019-05-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
US9735155B2 (en) | 2015-12-14 | 2017-08-15 | International Business Machines Corporation | Bulk silicon germanium FinFET |
CN112349592B (zh) * | 2020-10-27 | 2022-07-19 | 中国科学院微电子研究所 | 避免寄生沟道效应的ns-fet及其制备方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6858505B2 (en) * | 2002-10-08 | 2005-02-22 | Samsung Electronics Co. Ltd. | Methods of forming transistor structures including separate anti-punchthrough layers |
JP4551811B2 (ja) * | 2005-04-27 | 2010-09-29 | 株式会社東芝 | 半導体装置の製造方法 |
JP2009283685A (ja) * | 2008-05-22 | 2009-12-03 | Panasonic Corp | 半導体装置およびその製造方法 |
CN102810476B (zh) * | 2011-05-31 | 2016-08-03 | 中国科学院微电子研究所 | 鳍式场效应晶体管的制造方法 |
JP2013042067A (ja) * | 2011-08-19 | 2013-02-28 | Toshiba Corp | 半導体装置およびその製造方法 |
US8278184B1 (en) * | 2011-11-02 | 2012-10-02 | United Microelectronics Corp. | Fabrication method of a non-planar transistor |
-
2013
- 2013-04-22 CN CN201310142181.7A patent/CN104112667B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN104112667A (zh) | 2014-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10720496B2 (en) | FinFET structures and methods of forming the same | |
CN104112665B (zh) | 半导体器件及其制造方法 | |
CN105470135B (zh) | 半导体器件制造方法 | |
CN105428361B (zh) | Cmos器件及其制造方法 | |
CN105489651B (zh) | 半导体器件及其制造方法 | |
CN108231588A (zh) | 晶体管及其形成方法 | |
US20140027783A1 (en) | Semiconductor device and method of manufacturing the same | |
CN105470133B (zh) | 半导体器件制造方法 | |
US11749755B2 (en) | Method of forming FinFET with low-dielectric-constant gate electrode spacers | |
CN105489652A (zh) | 半导体器件及其制造方法 | |
CN104112667B (zh) | 半导体器件及其制造方法 | |
CN101677088A (zh) | 半导体装置的制造方法 | |
CN105470256B (zh) | Cmos器件及其制造方法 | |
US9576802B2 (en) | Semiconductor device and method for manufacturing the same | |
CN104124164B (zh) | 半导体器件及其制造方法 | |
CN104167359B (zh) | 半导体器件制造方法 | |
CN104167393B (zh) | 半导体器件制造方法 | |
CN103811543B (zh) | 半导体器件及其制造方法 | |
CN104124198B (zh) | 半导体器件及其制造方法 | |
CN103579315B (zh) | 半导体器件及其制造方法 | |
CN104112668B (zh) | 半导体器件及其制造方法 | |
CN104112666A (zh) | 半导体器件及其制造方法 | |
CN105470136B (zh) | 半导体器件制造方法 | |
CN105336787B (zh) | 半导体器件及其制造方法 | |
CN104218081A (zh) | 半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |