JP2009283685A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009283685A JP2009283685A JP2008134271A JP2008134271A JP2009283685A JP 2009283685 A JP2009283685 A JP 2009283685A JP 2008134271 A JP2008134271 A JP 2008134271A JP 2008134271 A JP2008134271 A JP 2008134271A JP 2009283685 A JP2009283685 A JP 2009283685A
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- active region
- semiconductor device
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000000034 method Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 238000009792 diffusion process Methods 0.000 claims abstract description 65
- 239000012535 impurity Substances 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 8
- 238000002513 implantation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
【課題】バルク基板上に形成されたＦｉｎトランジスタにおいて、チャネル部の不純物濃度を上昇させることなく、駆動能力を向上させる。
【解決手段】Ｆｉｎ形状の活性領域１６の側面に側壁２８を形成した後、素子分離溝２９に囲まれ、活性領域１６よりチャネル長方向およびチャネル幅方向の幅が広い基板領域４０を形成する。次に、側壁２８を除去し、素子分離溝２９間、および活性領域１６間を絶縁膜１４で埋め、基板領域４０上面が露出するまでエッチングする。次に、この基板領域４０の上部に不純物注入を行い、パンチスルーストッパー拡散層３０を形成することで、Ｆｉｎトランジスタを作製する。
【選択図】図１
【解決手段】Ｆｉｎ形状の活性領域１６の側面に側壁２８を形成した後、素子分離溝２９に囲まれ、活性領域１６よりチャネル長方向およびチャネル幅方向の幅が広い基板領域４０を形成する。次に、側壁２８を除去し、素子分離溝２９間、および活性領域１６間を絶縁膜１４で埋め、基板領域４０上面が露出するまでエッチングする。次に、この基板領域４０の上部に不純物注入を行い、パンチスルーストッパー拡散層３０を形成することで、Ｆｉｎトランジスタを作製する。
【選択図】図１
Description
本発明は、半導体装置及びその製造方法に関し、特に、Ｆｉｎトランジスタ、及びその製造方法に関する。
Ｆｉｎトランジスタでは、薄いＦｉｎ形状の活性領域の上面部と側面部をＭＯＳトランジスタのチャネルとして用いるため、大きな駆動電流を得ることができる。また、３方向からゲート電圧が印加されるため、ゲート制御性が向上する。そのため、デバイスの微細化において最大の課題である短チャネル効果が抑制でき、次世代のデバイスとして期待されている。
通常、ＦｉｎトランジスタはＳＯＩ（Silicon on Insulator）基板上に形成されるが、トランジスタと基板との間に熱伝導率の低い酸化膜を挟むため、トランジスタにおいて発生した熱を逃がすことが困難である。そのため近年、Ｆｉｎトランジスタをバルク基板上に設置したバルクＦｉｎトランジスタが提案されている。
図５（ａ）〜（ｄ）、図６（ａ）〜（ｄ）は、バルク基板上に形成された一般的なＰチャネル型のＦｉｎトランジスタの製造方法を示す工程断面図であり、図７は、従来のＦｉｎトランジスタのレイアウトを示す図である。図５（ａ）〜（ｄ）、図６（ａ）〜（ｄ）において左側に示す図は図７のａ−ａ’線での断面図であり、右側に示す図は図７のｂ−ｂ’線での断面図である。従来のＦｉｎトランジスタの製造方法は以下の通りである。
まず、図５（ａ）に示すように、Ｎ型のシリコン基板１１０上に、厚さ１０ｎｍのシリコン酸化膜１１１、および厚さ５０ｎｍのシリコン窒化膜１１２を順次堆積する。次に、フォトレジストをマスクとしてシリコン窒化膜１１２、およびシリコン酸化膜１１１をパターニングし、さらにシリコン基板１１０を２００ｎｍエッチングし、溝１１３と、Ｆｉｎ形状のトランジスタ活性領域１１６を形成する。
次に、図５（ｂ）に示すように、溝１１３をシリコン酸化膜１１４で埋めた後、シリコン窒化膜１１２をストッパーとしてＣＭＰ（Chemical Mechanical Polishing）を行って素子上面の平坦化を行う。
次いで、図５（ｃ）に示すように、リン（Ｐ）イオンを注入エネルギー８０ｋｅＶ、ドーズ量６×１０１３ｃｍ−２の条件で注入し、シリコン基板１１０のうちシリコン窒化膜１１２およびシリコン酸化膜１１１の下方に位置する領域にＮ型のパンチスルーストッパー拡散層１１５を形成する。
次に、図５（ｄ）に示すように、シリコン窒化膜１１２をマスクとしてシリコン酸化膜１１４をシリコン基板１１０の上面から１００ｎｍの深さまでエッチバックし、トランジスタ活性領域１１６を露出させる。
次に、図６（ａ）に示すように、厚さ２ｎｍの絶縁膜、および厚さ１００ｎｍのポリシリコン膜を堆積した後、パターニングを行い、トランジスタ活性領域１１６の上面および側面上、シリコン酸化膜１１４上にゲート絶縁膜１１７およびゲート電極１１８を形成する。
次に、図６（ｂ）に示すように、ボロン（Ｂ）イオンを注入し、トランジスタ活性領域１１６のうちゲート電極１１８の両側方に位置する領域にＬＤＤ拡散層１１９を形成する。
次いで、図６（ｃ）に示すように、基板（作製中のＦｉｎトランジスタ）上にシリコン窒化膜を堆積してからエッチバックすることによって、ＬＤＤ拡散層１１９の側面上、ゲート電極１１８の凸部の側面上に側壁１２０を形成する。続いて、ゲート電極１１８および側壁１２０をマスクとしてＢイオンを注入し、ＬＤＤ拡散層１１９のうちゲート電極１１８および側壁１２０の側方に位置する領域にソース・ドレイン拡散領域１２１を形成する。
次に、図６（ｄ）に示すように、基板上に層間絶縁膜１２２を堆積した後、所望の位置にコンタクト１２３、および金属配線１２４を形成する。
以上の方法で製造されたＰチャネル型のＦｉｎトランジスタでは、トランジスタの基板部が、シリコン基板と接続されているため、トランジスタで発生した熱を基板を介して容易に逃がすことができる。このため、移動度の低下やリーク電流の増大など、発熱によるデバイス特性の劣化を抑制することができる。
特開２００２−１１０９６号公報
ＵＳ２００７／００４８９４７公報
ＶＬＳＩシンポジウム（２００６年） セッション９．２
しかしながら、従来の半導体装置においてパンチスルーストッパー拡散層１１５は、トランジスタ活性領域１１６の上面から１００ｎｍ(Ｆｉｎ高さ)の深さのソース・ドレイン拡散領域１２１下に形成する必要があるため、熱拡散の大きいＰを８０ｋｅＶという高いエネルギーで注入する必要がある。このため、パンチスルーストッパー拡散層１１５は大きく広がり、Ｆｉｎトランジスタのチャネルの不純物濃度を上昇させる。このため、移動度が低下し、また、しきい値電圧が上昇することにより、トランジスタの駆動能力が低下するという不具合が生じる。
本発明は、前記従来の問題を解決し、チャネル部の不純物濃度を上昇させることなく、駆動能力の高いＦｉｎ型トランジスタを実現することを目的とする。
前記の目的を達成するため、本発明の半導体装置は、第１導電型の半導体基板と、前記半導体基板の上部に形成されたＦｉｎ形状の活性領域と、前記活性領域の一部の側面上および上面上にゲート絶縁膜を挟んで形成され、平面的に見て前記半導体基板上をチャネル幅方向に延びるゲート電極と、前記半導体基板のうち前記活性領域の直下に位置する領域に形成され、チャネル幅方向およびチャネル長方向の幅が前記活性領域よりも広い基板領域と、前記活性領域のうち前記ゲート電極の両側方に位置する領域に形成された第２導電型の第１の不純物拡散領域と、前記基板領域の上部であって前記第１の不純物拡散領域を含む前記活性領域に接する領域に形成され、、且つ前記第１の不純物拡散領域の直下に局在する第１導電型の第２の不純物拡散領域とを備えている。
この構成によれば、Ｆｉｎ状の活性領域の下にチャネル幅方向およびチャネル長方向の幅が活性領域よりも広い基板領域が形成されているので、装置の製造時に第１の不純物拡散領域（ソース・ドレイン領域）下に形成された第２の不純物拡散領域（パンチスルーストッパ拡散層）の拡がりが抑えられている。そのため、チャネル部の不純物濃度を低く抑えることができ、半導体装置が例えばバルク基板上に形成されたＦｉｎトランジスタである場合に、駆動力の劣化を抑制することができる。
本発明の半導体装置の製造方法は、半導体基板上に形成された第１のマスクを用いて前記半導体基板の上部をエッチングし、Ｆｉｎ形状の活性領域を形成する工程（ａ）と、前記活性領域の側面上に側壁を形成する工程（ｂ）と、前記第１のマスクおよび前記側壁をマスクとして前記半導体基板をエッチングして溝を形成し、前記半導体基板のうち前記活性領域の直下に位置する領域に、チャネル幅方向およびチャネル長方向の幅が前記活性領域よりも広い基板領域を形成する工程（ｃ）と、前記第１のマスクの一部および前記側壁を除去した後、前記工程（ｃ）で前記半導体基板に形成された溝を埋める絶縁膜を形成する工程（ｄ）と、前記工程（ｄ）の後、前記第１のマスクの一部をマスクとして第１導電型の不純物をイオン注入し、前記基板領域の上部であって前記活性領域に接する領域に第２の不純物拡散領域を形成する工程（ｅ）とを備えている。
この方法によれば、例えば、半導体基板の一部である基板領域を露出させた状態で第１導電型の不純物を低エネルギーでイオン注入することができるので、パンチスルーストッパー拡散層として機能する第２の不純物拡散領域の形成範囲を従来の方法で形成する場合よりも狭くすることができる。このため、本発明の方法を用いれば、半導体装置のチャネル部に第１導電型の不純物が拡散しにくくなっており、しきい値の上昇や移動度の低下を抑えることができる。
本発明に係る半導体装置及びその製造方法によれば、第２の不純物拡散領域を第１の不純物拡散領域（ソース・ドレイン）直下近傍に局在化させることができ、チャネル部の不純物濃度を低く抑えることができる。そのため、バルク基板上に形成されたＦｉｎトランジスタの駆動力劣化を抑制することができる。
（実施形態）
図１（ａ）〜（ｄ）、図２（ａ）〜（ｄ）は、バルク基板上に形成された本発明の実施形態に係るＰチャネル型のＦｉｎトランジスタの製造方法を示す断面図であり、図３は、本実施形態のＦｉｎトランジスタのレイアウトを示す図である。図１（ａ）〜（ｄ）、図２（ａ）〜（ｄ）において左側に示す図は図３のａ−ａ’線（チャネル幅方向）での断面図であり、右側に示す図は図３のｂ−ｂ’線（チャネル長方向）での断面図である。図２（ｄ）および図３に示すように、本実施形態のＦｉｎトランジスタでは、Ｎ型シリコン基板の上部に幅の薄いＦｉｎ形状のトランジスタ活性領域１６が形成され、ゲート電極１８はチャネル幅方向に延びている。ゲート電極１８はゲート絶縁膜を挟んでトランジスタ活性領域１６の側面および上面上に形成されている。また、トランジスタ活性領域１６に接続されるコンタクト２３が複数設けられている。以下、本実施形態のＦｉｎトランジスタの製造方法を説明する。
図１（ａ）〜（ｄ）、図２（ａ）〜（ｄ）は、バルク基板上に形成された本発明の実施形態に係るＰチャネル型のＦｉｎトランジスタの製造方法を示す断面図であり、図３は、本実施形態のＦｉｎトランジスタのレイアウトを示す図である。図１（ａ）〜（ｄ）、図２（ａ）〜（ｄ）において左側に示す図は図３のａ−ａ’線（チャネル幅方向）での断面図であり、右側に示す図は図３のｂ−ｂ’線（チャネル長方向）での断面図である。図２（ｄ）および図３に示すように、本実施形態のＦｉｎトランジスタでは、Ｎ型シリコン基板の上部に幅の薄いＦｉｎ形状のトランジスタ活性領域１６が形成され、ゲート電極１８はチャネル幅方向に延びている。ゲート電極１８はゲート絶縁膜を挟んでトランジスタ活性領域１６の側面および上面上に形成されている。また、トランジスタ活性領域１６に接続されるコンタクト２３が複数設けられている。以下、本実施形態のＦｉｎトランジスタの製造方法を説明する。
まず、図１（ａ）に示すように、Ｎ型シリコン基板１０上に、厚さ１０ｎｍのシリコン酸化膜１１、厚さ５０ｎｍの非晶質シリコン膜２６、および５０ｎｍのシリコン窒化膜１２を順次堆積する。次に、フォトレジストをマスクとしてシリコン窒化膜１２、非晶質シリコン膜２６、およびシリコン酸化膜１１をパターニングし、さらにＮ型シリコン基板１０を１００ｎｍ程度エッチングし、溝２７、およびＦｉｎ形状のトランジスタ活性領域１６を形成する。トランジスタ活性領域１６の幅（ａ−ａ‘断面の長さ）は、約１０ｎｍに設定する。なお、本工程において、非晶質シリコン膜２６に代えて多結晶シリコン膜を形成してもよい。
次に、図１（ｂ）に示すように、基板上に厚さ５０ｎｍのシリコン窒化膜を堆積してからエッチバックを行うことによって、トランジスタ活性領域１６、シリコン酸化膜１１、非晶質シリコン膜２６、およびシリコン窒化膜１２の側面上にシリコン窒化膜側壁２８を形成する。続いて、シリコン窒化膜１２およびシリコン窒化膜側壁２８をマスクとしてＮ型シリコン基板１０を１００ｎｍ程度エッチングし、素子分離溝２９を形成する。これにより、トランジスタ活性領域１６の下に、チャネル幅方向、チャネル長方向のいずれにおいてもトランジスタ活性領域１６よりも広い幅を有し、シリコンからなり、例えばＦｉｎ形状をした基板領域４０が形成される。
次に、図１（ｃ）に示すように、シリコン窒化膜側壁２８およびシリコン窒化膜１２を、熱燐酸を用いて除去する。次いで、溝２７、および素子分離溝２９をシリコン酸化膜１４などの絶縁膜で埋め、非晶質シリコン膜２６をストッパーとするＣＭＰ法により基板上面の平坦化を行う。
次に、図１（ｄ）に示すように、非晶質シリコン膜２６をマスクとしてシリコン酸化膜１４をＮ型シリコン基板１０の上面から約１００ｎｍの深さまでエッチバックし、Ｎ型シリコン基板１０のうち、シリコン窒化膜側壁２８の形成跡の底部を露出させる。次に、砒素（Ａｓ）イオンを注入エネルギー２０ｋｅＶ、ドーズ量１×１０１３ｃｍ−２の条件でＮ型シリコン基板１０の主面に対してほぼ垂直に注入する。Ａｓは、注入直後に図１（ｄ）左図の横方向に約６ｎｍ入り込むため、厚さ１０ｎｍのトランジスタ活性領域１６の両側面から注入されたＡｓにより形成されるＮ型のパンチスルーストッパー拡散層３０は、トランジスタ活性領域の底部で接続される。
次に、図２（ａ）に示すように、非晶質シリコン膜２６およびシリコン酸化膜１１を除去してから厚さ２ｎｍの絶縁膜、および厚さ１００ｎｍのポリシリコン膜を堆積した後、パターニングを行い、絶縁膜からなるゲート絶縁膜１７とポリシリコン膜からなるゲート電極１８とをシリコン酸化膜１４の上面上、トランジスタ活性領域１６の側面および上面上に形成する。
次に、図２（ｂ）に示すように、Ｂイオンを注入し、トランジスタ活性領域１６のうちゲート電極１８のチャネル長方向の両側方に位置する領域にＬＤＤ拡散層１９を形成する。
次に、図２（ｃ）に示すように、基板（作製中のＦｉｎトランジスタ）上にシリコン窒化膜を堆積した後にエッチバックすることによって、ＬＤＤ拡散層１９の側面上、ゲート電極１８の凸部の側面上に側壁２０を形成する。続いて、Ｂイオンを注入し、ＬＤＤ拡散層１９のうちゲート電極１８および側壁２０の側方に位置する領域にソース・ドレイン拡散領域２１を形成する。ＬＤＤ拡散層１９のうちゲート電極１８の側面に形成された側壁２０の下に位置する部分は不純物濃度が低いままで残る。
次に、図２（ｄ）に示すように、基板上に層間絶縁膜２２を堆積した後、所望の位置にコンタクト２３、および金属配線２４を形成する。
以上の方法によって作製された本実施形態のＦｉｎトランジスタは、図２（ｄ）、図３に示すように、Ｎ型シリコン基板（半導体基板）１０と、Ｎ型シリコン基板１０の上部に形成されたＦｉｎ形状のトランジスタ活性領域１６と、トランジスタ活性領域１６の一部の側面上および上面上にゲート絶縁膜１７を挟んで形成され、Ｎ型シリコン基板１０上をチャネル幅方向に延びるゲート電極１８と、ゲート電極１８の側面上に形成された側壁２０と、トランジスタ活性領域１６のうちゲート電極１８側方の側壁２０下に位置する領域に形成され、ｐ型不純物（ボロン）を含むＬＤＤ拡散層１９と、トランジスタ活性領域１６のうちゲート電極１８の両側方に位置し、ＬＤＤ拡散層１９に接する領域に形成され、ＬＤＤ拡散層１９よりも高濃度のｐ型不純物を含むソース・ドレイン拡散領域（第１の不純物拡散領域）２１と、Ｎ型シリコン基板１０のうちトランジスタ活性領域１６の直下に位置する領域に形成され、チャネル幅方向、チャネル長方向のいずれにおいてもトランジスタ活性領域１６よりも広い幅を有するＦｉｎ形状の基板領域４０と、Ｎ型シリコン基板１０に形成された溝に埋め込まれ、基板領域４０を囲むシリコン酸化膜１４と、基板領域４０の上部であってソース・ドレイン拡散領域２１を含むトランジスタ活性領域１６の下に形成され、ｎ型不純物（Ａｓ）を含むパンチスルーストッパー拡散層（第２の不純物拡散領域）３０とを備えている。集積回路においては、Ｆｉｎ状のトランジスタ活性領域１６を有する複数のＦｉｎトランジスタがチャネル幅方向に配置される。
次に、本実施形態のＦｉｎトランジスタおよびその製造方法の効果について説明する。
図４（ａ）、（ｂ）は、本実施形態のＰチャネル型Ｆｉｎトランジスタのゲート電極下、およびソース・ドレイン拡散領域下における深さ方向のネット不純物プロファイルをそれぞれ示す図であり、図８は、従来のＰチャネル型Ｆｉｎトランジスタのゲート電極下、およびソース・ドレイン拡散層領域下における深さ方向のネット不純物プロファイルを示す図である。図４（ａ）、（ｂ）では、トランジスタ活性領域１６の上面を深さ０ｎｍとしている。ゲート電極下についての図４（ａ）では、深さ１００ｎｍの位置にパンチスルーストッパー拡散層３０が局在し、ソース・ドレイン拡散層領域下についての図４（ｂ）では、そのパンチスルーストッパー拡散層３０が、１００ｎｍの深さに位置するソース・ドレイン拡散領域２１の底部に接して形成されることが示されている。また、Ｎ型シリコン基板１０の不純物濃度は１×１０１６ｃｍ−３程度としている。
従来の技術では、パンチスルーストッパー拡散層を形成するために、例えばリン（Ｐ）を８０ｋｅＶという比較的高いエネルギーでドーズ量を例えば５×１０１３ｃｍ−２とする条件で注入する必要がある。そのため、注入直後の不純物プロファイルは拡がる。さらに、Ｐは大きな熱拡散係数を持つため、ソース・ドレイン拡散領域の活性化等を行う際の熱処理によってパンチスルーストッパー拡散層はさらに拡がる。その結果、図８に示すように、チャネル部のＮ型不純物濃度は１×１０１７ｃｍ−３〜１×１０１８ｃｍ−３まで高くなる。なお、厚い膜越しにイオン注入を行うため、Ｐに代えて原子径のより大きいＡｓを注入しようとすると、非常に大きな注入エネルギーが必要となる。そのため、注入プロファイルが大きく拡がり、基板に大きなダメージを残すこととなってしまう。
これに対し、本実施形態の技術においては、図１（ｄ）の工程で示すように、トランジスタ活性領域１６の直下部分（後にソース・ドレイン拡散領域２１の底部に接する部分）に直接ｎ型不純物を注入することができる。そのため、ｐ型不純物を例えば２０ｋｅＶという低いエネルギーでドーズ量を１×１０１３ｃｍ−２程度とする条件で注入することができ、注入直後のプロファイル幅を狭くすることができる。すなわち、パンチスルーストッパー拡散層３０をソース・ドレイン拡散領域２１を含むトランジスタ活性領域１６の直下部分のみに局在化させることができる。さらに、所望の領域に直接不純物を注入できるため、ｎ型不純物として熱拡散係数がＰよりも小さいＡｓを用いることができるので、熱処理による不純物プロファイルの拡がりを抑制することができる。
この結果、図４（ａ）に示すように、チャネル部のＮ型不純物濃度を、１×１０１６ｃｍ−３程度に抑えることができる。ここで、チャネル部はトランジスタ活性領域１６の上面から深さ７５ｎｍ以内の範囲に形成される。このため、トランジスタのしきい値電圧を低く抑え、不純物によるキャリア散乱による移動度低下を抑制することができ、高駆動能力のバルクＦｉｎトランジスタを形成することができる。
また、本実施形態のＦｉｎトランジスタはバルク基板上に形成されており、駆動により発生した熱をバルク基板方向に容易に逃がすことができるので、放熱性はＳＯＩ基板上にＦｉｎトランジスタを設けた場合よりも向上している。
なお、本実施形態のＦｉｎトランジスタにおいて、トランジスタ活性領域１６のチャネル幅方向の長さは特に限定されないが、トランジスタ活性領域１６の両側方から注入されたＡｓイオンによって形成されるパンチスルーストッパー拡散層３０がトランジスタ活性領域１６の下方で互いに接続されるような長さであることが好ましい。トランジスタ活性領域１６のチャネル幅方向の長さは、Ａｓを注入する場合、具体的には１０ｎｍ程度であると特に好ましい。また、パンチスルーストッパー拡散層３０を形成するためのイオン注入のエネルギーはトランジスタ活性領域１６の幅に応じて変化させればよい。
また、以上の説明ではＦｉｎトランジスタがＰチャネル型である場合について説明したが、Ｉｎを用いて、これと同様の構成をＮチャネル型トランジスタに適用しても、Ｐ型のパンチスルーストッパ拡散層の拡がりを抑制することができ、トランジスタの駆動能力を改善することができる。
なお、図１（ｂ）に示す工程において、シリコン窒化膜側壁２８に代えて多結晶シリコン膜、非晶質シリコン膜などからなる側壁を形成してもよい。基板とのエッチング選択性を有する材料であれば好ましく用いられる。
本発明に係る半導体装置及びその製造方法は、高駆動能力、低消費電力のバルクＦｉｎトランジスタ、及びその製造方法等としてトランジスタを搭載する種々の半導体装置およびこれを搭載する機器に有用である。
１０ Ｎ型シリコン基板
１１ シリコン酸化膜
１２ シリコン窒化膜
１４ シリコン酸化膜
１６ トランジスタ活性領域
１７ ゲート絶縁膜
１８ ゲート電極
１９ ＬＤＤ拡散層
２０ 側壁
２１ ソース・ドレイン拡散領域
２２ 層間絶縁膜
２３ コンタクト
２４ 金属配線
２６ 非晶質シリコン膜
２７ 溝
２８ シリコン窒化膜側壁
２９ 素子分離溝
３０ パンチスルーストッパー拡散層
４０ 基板領域
１１ シリコン酸化膜
１２ シリコン窒化膜
１４ シリコン酸化膜
１６ トランジスタ活性領域
１７ ゲート絶縁膜
１８ ゲート電極
１９ ＬＤＤ拡散層
２０ 側壁
２１ ソース・ドレイン拡散領域
２２ 層間絶縁膜
２３ コンタクト
２４ 金属配線
２６ 非晶質シリコン膜
２７ 溝
２８ シリコン窒化膜側壁
２９ 素子分離溝
３０ パンチスルーストッパー拡散層
４０ 基板領域
Claims (9)
- 第１導電型の半導体基板と、
前記半導体基板の上部に形成されたＦｉｎ形状の活性領域と、
前記活性領域の一部の側面上および上面上にゲート絶縁膜を挟んで形成され、平面的に見て前記半導体基板上をチャネル幅方向に延びるゲート電極と、
前記半導体基板のうち前記活性領域の直下に位置する領域に形成され、チャネル幅方向およびチャネル長方向の幅が前記活性領域よりも広い基板領域と、
前記活性領域のうち前記ゲート電極の両側方に位置する領域に形成された第２導電型の第１の不純物拡散領域と、
前記基板領域の上部であって、前記第１の不純物拡散領域を含む前記活性領域に接する領域に形成され、且つ前記第１の不純物拡散領域の直下に局在する第１導電型の第２の不純物拡散領域とを備えている半導体装置。 - 前記基板領域は絶縁膜に囲まれていることを特徴とする請求項１に記載の半導体装置。
- 前記第２の不純物拡散領域はＡｓを含んでいることを特徴とする請求項１または２に記載の半導体装置。
- 前記第２の不純物拡散領域はＩｎを含んでいることを特徴とする請求項１または２に記載の半導体装置。
- 半導体基板上に形成された第１のマスクを用いて前記半導体基板の上部をエッチングし、Ｆｉｎ形状の活性領域を形成する工程（ａ）と、
前記活性領域の側面上に側壁を形成する工程（ｂ）と、
前記第１のマスクおよび前記側壁をマスクとして前記半導体基板をエッチングして溝を形成し、前記半導体基板のうち前記活性領域の直下に位置する領域に、チャネル幅方向およびチャネル長方向の幅が前記活性領域よりも広い基板領域を形成する工程（ｃ）と、
前記第１のマスクの一部および前記側壁を除去した後、前記工程（ｃ）で前記半導体基板に形成された溝を埋める絶縁膜を形成する工程（ｄ）と、
前記工程（ｄ）の後、前記第１のマスクの一部をマスクとして第１導電型の不純物をイオン注入し、前記基板領域の上部であって前記活性領域に接する領域に第２の不純物拡散領域を形成する工程（ｅ）とを備えている半導体装置の製造方法。 - 前記工程（ｄ）では、絶縁体を堆積してから前記基板領域が露出するまで前記絶縁体をエッチバックすることにより、前記絶縁膜を形成することを特徴とする請求項５に記載の半導体装置の製造方法。
- 前記工程（ｅ）の後、前記絶縁膜の上から前記拡散領域の側面上及び上面上に亘って形成されたゲート絶縁膜と、前記ゲート絶縁膜上に設けられ、前記拡散領域の側面及び上面に沿い、平面的に見てチャネル幅方向に延びるゲート電極とを形成する工程（ｆ）と、
前記ゲート電極をマスクとして第２導電型の不純物をイオン注入し、前記活性領域のうち前記ゲート電極の両側方に位置する領域に第１の不純物拡散領域を形成する工程（ｇ）とをさらに備えていることを特徴とする請求項５または６に記載の半導体装置の製造方法。 - 前記工程（ａ）で用いられる前記第１のマスクは、少なくともシリコン窒化膜と、多結晶シリコンまたは非晶質シリコン膜との積層膜であることを特徴とする請求項５〜７のうちいずれか１つに記載の半導体装置の製造方法。
- 前記工程（ｂ）で形成される前記側壁は、シリコン窒化物、多結晶シリコン、または非晶質シリコンで構成されていることを特徴とする請求項５〜８のうちいずれか１つに記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008134271A JP2009283685A (ja) | 2008-05-22 | 2008-05-22 | 半導体装置およびその製造方法 |
| PCT/JP2009/002108 WO2009141977A1 (ja) | 2008-05-22 | 2009-05-14 | 半導体装置およびその製造方法 |
| US12/874,770 US20100327363A1 (en) | 2008-05-22 | 2010-09-02 | Semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008134271A JP2009283685A (ja) | 2008-05-22 | 2008-05-22 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009283685A true JP2009283685A (ja) | 2009-12-03 |
Family
ID=41339918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008134271A Withdrawn JP2009283685A (ja) | 2008-05-22 | 2008-05-22 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20100327363A1 (ja) |
| JP (1) | JP2009283685A (ja) |
| WO (1) | WO2009141977A1 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9293584B2 (en) | 2011-11-02 | 2016-03-22 | Broadcom Corporation | FinFET devices |
| CN103855015B (zh) * | 2012-11-30 | 2020-03-06 | 中国科学院微电子研究所 | FinFET及其制造方法 |
| CN103855093B (zh) * | 2012-11-30 | 2016-07-06 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN104112666A (zh) * | 2013-04-22 | 2014-10-22 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN104112667B (zh) * | 2013-04-22 | 2019-01-18 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN104112665B (zh) * | 2013-04-22 | 2018-09-18 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN104218081A (zh) * | 2013-05-31 | 2014-12-17 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN104701168B (zh) * | 2013-12-05 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN104752214B (zh) * | 2013-12-30 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
| CN106030793B (zh) | 2014-03-24 | 2018-10-26 | 英特尔公司 | 使用间隔体击穿的反熔丝元件 |
| CN105097527B (zh) * | 2014-05-04 | 2018-08-10 | 中国科学院微电子研究所 | 一种FinFET制造方法 |
| CN105336773B (zh) * | 2014-06-12 | 2018-08-10 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| TW201624708A (zh) * | 2014-11-21 | 2016-07-01 | 半導體能源研究所股份有限公司 | 半導體裝置及記憶體裝置 |
| CN105810729B (zh) * | 2014-12-29 | 2018-09-11 | 中国科学院微电子研究所 | 鳍式场效应晶体管及其制造方法 |
| US9515180B2 (en) | 2014-12-31 | 2016-12-06 | Stmicroelectronics, Inc. | Vertical slit transistor with optimized AC performance |
| CN105845569B (zh) * | 2015-01-13 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| US9275905B1 (en) * | 2015-01-28 | 2016-03-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming semiconductor structure with anti-punch through structure |
| US10903210B2 (en) * | 2015-05-05 | 2021-01-26 | International Business Machines Corporation | Sub-fin doped bulk fin field effect transistor (FinFET), Integrated Circuit (IC) and method of manufacture |
| CN106298660A (zh) * | 2015-05-19 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| US9698225B2 (en) * | 2015-07-07 | 2017-07-04 | International Business Machines Corporation | Localized and self-aligned punch through stopper doping for finFET |
| US9368569B1 (en) | 2015-09-21 | 2016-06-14 | International Business Machines Corporation | Punch through stopper for semiconductor device |
| CN106601678B (zh) * | 2015-10-14 | 2019-10-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN106611710A (zh) * | 2015-10-22 | 2017-05-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN107045982B (zh) * | 2016-02-05 | 2020-08-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN107785422B (zh) * | 2016-08-29 | 2021-07-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
| CN109698198A (zh) * | 2017-10-23 | 2019-04-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| CN109103242B (zh) * | 2018-09-30 | 2023-12-15 | 江苏明芯微电子股份有限公司 | 一种穿通结构的可控硅芯片及其生产方法 |
| US11664332B2 (en) * | 2020-01-28 | 2023-05-30 | Rambus Inc. | Always-on FinFET with camouflaged punch stop implants for protecting integrated circuits from reverse engineering |
| DE102020112203A1 (de) * | 2020-03-13 | 2021-09-16 | Taiwan Semiconductor Manufacturing Co. Ltd. | Verfahren zum einbetten planarer fets mit finfets |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0510667B1 (en) * | 1991-04-26 | 1996-09-11 | Canon Kabushiki Kaisha | Semiconductor device having an improved insulated gate transistor |
| JP2851968B2 (ja) * | 1991-04-26 | 1999-01-27 | キヤノン株式会社 | 改良された絶縁ゲート型トランジスタを有する半導体装置及びその製造方法 |
| JP4593714B2 (ja) * | 2000-02-10 | 2010-12-08 | 株式会社根本杏林堂 | シリンジ外筒、シリンジホルダ、シリンジピストンおよびピストンホルダ |
| JP2002118255A (ja) * | 2000-07-31 | 2002-04-19 | Toshiba Corp | 半導体装置およびその製造方法 |
| US20020011612A1 (en) * | 2000-07-31 | 2002-01-31 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| JP4044276B2 (ja) * | 2000-09-28 | 2008-02-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR100496891B1 (ko) * | 2003-08-14 | 2005-06-23 | 삼성전자주식회사 | 핀 전계효과 트랜지스터를 위한 실리콘 핀 및 그 제조 방법 |
| JP2005064500A (ja) * | 2003-08-14 | 2005-03-10 | Samsung Electronics Co Ltd | マルチ構造のシリコンフィンおよび製造方法 |
| JP4540438B2 (ja) * | 2004-09-27 | 2010-09-08 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US20070037101A1 (en) * | 2005-08-15 | 2007-02-15 | Fujitsu Limited | Manufacture method for micro structure |
| JP2007081383A (ja) * | 2005-08-15 | 2007-03-29 | Fujitsu Ltd | 微細構造の製造方法 |
| US8513066B2 (en) * | 2005-10-25 | 2013-08-20 | Freescale Semiconductor, Inc. | Method of making an inverted-T channel transistor |
| KR100720238B1 (ko) * | 2006-01-23 | 2007-05-23 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| JP2007258485A (ja) * | 2006-03-23 | 2007-10-04 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2008
- 2008-05-22 JP JP2008134271A patent/JP2009283685A/ja not_active Withdrawn
-
2009
- 2009-05-14 WO PCT/JP2009/002108 patent/WO2009141977A1/ja active Application Filing
-
2010
- 2010-09-02 US US12/874,770 patent/US20100327363A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009141977A1 (ja) | 2009-11-26 |
| US20100327363A1 (en) | 2010-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2009141977A1 (ja) | 半導体装置およびその製造方法 | |
| TWI622129B (zh) | 半導體結構及其製造方法 | |
| US11114551B2 (en) | Fin field-effect transistor having counter-doped regions between lightly doped regions and doped source/drain regions | |
| JP4469677B2 (ja) | 半導体装置およびその製造方法 | |
| CN107958873B (zh) | 鳍式场效应管及其形成方法 | |
| US20160197075A1 (en) | Fin field effect transistors and fabrication method thereof | |
| US20060175669A1 (en) | Semiconductor device including FinFET having metal gate electrode and fabricating method thereof | |
| JP5772068B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007294757A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2010010215A (ja) | 半導体装置の製造方法 | |
| JP2006310458A (ja) | 半導体装置の製造方法 | |
| JP2009010111A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5341639B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5184831B2 (ja) | フィン型トランジスタの形成方法 | |
| JP4440188B2 (ja) | 半導体装置の製造方法 | |
| JP2007180402A (ja) | 半導体装置及びその製造方法 | |
| JP2015056619A (ja) | 半導体装置 | |
| KR100854501B1 (ko) | 리세스 채널 영역을 갖는 모스 트랜지스터 및 그 제조방법 | |
| KR100764059B1 (ko) | 반도체 장치 및 그 형성 방법 | |
| JP2009055027A (ja) | Ｍｏｓトランジスタの製造方法、および、これにより製造されたｍｏｓトランジスタ | |
| JP2011066188A (ja) | 半導体装置及びその製造方法 | |
| JP5378925B2 (ja) | 半導体装置およびその製造方法 | |
| JP5060002B2 (ja) | 半導体装置の製造方法 | |
| KR100929635B1 (ko) | 수직형 트랜지스터 및 그의 형성방법 | |
| JP5055697B2 (ja) | 絶縁ゲート電界効果トランジスタ及びその動作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110207 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120201 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120213 |