CN106298660A - 一种半导体器件及其制备方法、电子装置 - Google Patents

一种半导体器件及其制备方法、电子装置 Download PDF

Info

Publication number
CN106298660A
CN106298660A CN201510254482.8A CN201510254482A CN106298660A CN 106298660 A CN106298660 A CN 106298660A CN 201510254482 A CN201510254482 A CN 201510254482A CN 106298660 A CN106298660 A CN 106298660A
Authority
CN
China
Prior art keywords
layer
fin
hard mask
mask layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510254482.8A
Other languages
English (en)
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510254482.8A priority Critical patent/CN106298660A/zh
Publication of CN106298660A publication Critical patent/CN106298660A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有无定型硅层和硬掩膜层；步骤S2：图案化所述硬掩膜层、所述无定型硅层和所述半导体衬底，以形成鳍片；步骤S3：沉积隔离材料层，以覆盖所述鳍片，然后回蚀刻所述隔离材料层，以露出部分所述鳍片，形成目标高度的鳍片；步骤S4：选用横向扩散离子注入的方法进行沟道停止离子注入，以形成沟道穿通停止层。本发明选用所述无定型硅具有以下优点：(1)可以解决在隔离材料层回蚀刻过程中硬掩膜层SiN脱落的问题。(2)无定型硅可以作为所述硬掩膜层的缓冲层，以解决所述衬底Si晶格与SiN的失配和缺失问题。

Description

一种半导体器件及其制备方法、电子装置
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
在所述FinFET器件中由于源漏区的部分消耗，需要执行沟道停止层来控制所述鳍片底部的源漏穿通，通常所述沟道停止离子注入优选在鳍片工艺之后，但是鳍片的损坏以及沟道停止离子注入向上扩散的问题成为很大的挑战。为了解决该问题，可以选用横向扩散沟道离子注入的方法，但是在该过程中由于硬掩膜层SiN的脱落使得该离子注入不可行。
为了提高半导体器件的性能和良率，需要对器件的制备方法作进一步的改进，以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有无定型硅层和硬掩膜层；
步骤S2：图案化所述硬掩膜层、所述无定型硅层和所述半导体衬底，以形成鳍片；
步骤S3：沉积隔离材料层，以覆盖所述鳍片，然后回蚀刻所述隔离材料层，以露出部分所述鳍片，形成目标高度的鳍片；
步骤S4：选用横向扩散离子注入的方法进行沟道停止离子注入，以形成沟道穿通停止层。
可选地，在所述步骤S4中，沿所述鳍片方向以倾斜的角度进行所述沟道停止离子注入。
可选地，在所述步骤S1中，所述硬掩膜层选用SiN。
可选地，在所述步骤S2中，在形成所述鳍片之后，所述方法还进一步包括在所述鳍片表面形成衬垫氧化物层的步骤。
可选地，在所述步骤S3中，所述隔离材料层选用氧化物。
可选地，所述氧化物通过流动式化学气相沉积法形成。
可选地，在所述步骤S3中，在回蚀刻所述隔离材料层之前，还包括平坦化所述隔离材料层至所述鳍片顶部的步骤。
本发明还提供了一种上述的方法制备得到的半导体器件。
本发明还提供了一种电子装置，包括上述的半导体器件。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在本发明中选用无定型硅代替氧化物作为所述硬掩膜层SiN的缓冲层，以防止在所述隔离材料层回蚀刻过程中所述缓冲层的损失，造成所述硬掩膜层的脱落，从而使沟道停止离子注入工艺更加简单易行。
本发明选用所述无定型硅具有以下优点：
(1)可以解决在隔离材料层回蚀刻过程中硬掩膜层SiN脱落的问题。
(2)无定型硅可以作为所述硬掩膜层的缓冲层，以解决所述衬底Si晶格与SiN的失配和缺失问题。
(3)所述无定形硅缓冲层在后续的步骤中继续存在，和后续工艺兼容。
(4)本发明可以使横向扩散的沟道停止离子注入工艺可行。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1e为现有技术中所述半导体器件的制备过程示意图；
图2a-2f为现有技术中所述半导体器件的另外一种制备过程示意图；
图3a-3d为本发明中所述半导体器件的制备过程示意图；
图4为制备本发明所述半导体器件的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
现有技术中所述半导体器件的制备方法包括：首先提供衬底101，在衬底上形成垫氧化物层102；在所述垫氧化物102上形成硬掩膜层103，例如SiN，如图1a所示。
然后图案化所述硬掩膜层103、垫氧化物层102和所述半导体衬底，以形成鳍片结构，如图1b所示。
沉积隔离材料层104，以覆盖所述鳍片，如图1c所示，然后回蚀刻所述隔离材料层，露出所述鳍片至目标高度，并去除垫氧化物102和硬掩膜层103，所述如图1d所述。
然后执行沟道停止层离子注入，如图1e所述，所述方法存在以下问题：
(1)由于所述鳍片较窄，所述离子注入会造成对所述鳍片的损坏；
(2)所述穿通离子注入将向上扩散至沟道区域中，降低所述沟道的迁移率；
(3)横向扩散沟道离子注入的方法可以解决上述问题，但是在上述工艺中不可行。
此外，现有技术中还提供了另外的方法，如图2a-2f所示：首先提供衬底201，在衬底上形成垫氧化物层202；在所述垫氧化物202上形成硬掩膜层203，例如SiN，如图2a所示。
然后图案化所述硬掩膜层203、垫氧化物层202和所述半导体衬底，以形成鳍片结构，如图2b所示。
沉积隔离材料层204，以覆盖所述鳍片，如图2c所示，然后回蚀刻所述隔离材料层，露出所述鳍片至目标高度，如图2d所述。
然后执行沟道停止层离子注入，如图2e所述，横向扩散离子注入(lateralstraggle Ion Implantation)的方法具有以下优点：(1)由于离子的横向扩散蔓延，因此沟道离子注入的能量更低，对所述鳍片的损坏可以解决；(2)由于横向扩散离子注入所述器件底部向上扩散减缓。因此横向扩散离子注入(lateral straggle Ion Implantation)方法可以解决器件底部漏电的问题，但是所述方法存在的挑战是所述硬掩膜层203在该正常工艺中不可用，引起该问题的原因是在隔离氧化物回蚀刻过程中所述垫氧层202会被蚀刻(部分去除、或完全去除，如图2f所示)，从而造成所述硬掩膜层203会发生脱落。
为了提高半导体器件的性能和良率，需要对器件的制备方法作进一步的改进，以便消除上述问题。
实施例1
下面结合图3a-3d以及图4对本发明所述半导体器件以及制备方法做进一步的说明。
执行步骤301，提供半导体衬底301并执行离子注入，以形成阱。
在该步骤中所述半导体衬底301可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
其中所述半导体衬底301包括NMOS区域和PMOS区域，以在后续的步骤中形成NMOS器件和PMOS器件。
接着在所述半导体衬底301上形成垫氧化物层(Pad oxide)，其中所述垫氧化物层(Pad oxide)的形成方法可以通过沉积的方法形成，例如化学气相沉积、原子层沉积等方法，还可以通过热氧化所述半导体衬底的表面形成，在此不再赘述。
进一步，在该步骤中还可以进一步包含执行离子注入的步骤，以在所述半导体衬底中形成阱，其中注入的离子种类以及注入方法可以为本领域中常用的方法，在此不一一赘述。
接着执行步骤202，在半导体衬底301上形成无定形硅层302和硬掩膜层303。
具体地，如图3a所示，其中，所述无定形硅302作为所述硬掩膜层303的缓冲层，所述无定形硅302可以解决在隔离材料层回蚀刻过程中硬掩膜层SiN脱落的问题。
此外，无定型硅可以作为所述硬掩膜层的缓冲层，可以解决所述衬底Si晶格与SiN的失配和缺失问题；所述无定形硅缓冲层在后续的步骤中继续存在，和后续工艺兼容。由于所述无定型硅的设置，可以使横向扩散的沟道停止离子注入工艺可行。
其中，所述硬掩膜层选用SiN。
接着执行步骤203，图案化所述无定形硅层302、硬掩膜层303和所述半导体衬底301，以形成多个鳍片。
具体地，如图3b所示，其中所述鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
具体的形成方法包括：在半导体衬底上形成光刻胶层(图中未示出)，形成所述光刻胶层可以采用本领域技术人员所熟习的各种适宜的工艺，图案化所述光刻胶层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，然后以所述光刻胶层为掩膜蚀刻所述无定形硅层302、硬掩膜层303和所述半导体衬底301，以形成多个鳍片。
执行步骤204，形成衬垫氧化物层，以覆盖半导体衬底的表面、鳍片结构的侧壁以及所述硬掩膜层的侧壁和顶部。
在一个实施例中，采用现场蒸汽生成工艺(ISSG)形成衬垫氧化物层。
可选地，在该步骤中还可以形成覆盖衬垫氧化物层的保护层，以后续实施的工艺对鳍片结构的高度和特征尺寸造成损失。在一个实施例中，采用具有可流动性的化学气相沉积工艺(FCVD)形成保护层，保护层的材料可以为氮化硅。
执行步骤205，沉积隔离材料层304，以覆盖所述鳍片结构。
具体地，如图3c所示，沉积隔离材料层，以完全填充鳍片结构之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离材料层的材料可以选择氧化物，例如HARP。
然后回蚀刻所述隔离材料层，至所述鳍片的目标高度，如图3d所示。
具体地，回蚀刻所述隔离材料层，以露出部分所述鳍片，进而形成具有特定高度的鳍片。作为示例，实施高温退火，以使隔离材料层致密化，所述高温退火的温度可以为700℃-1000℃；执行化学机械研磨，直至露出所述硬掩膜层的顶部；去除所述硬掩膜层中的氮化硅层，在一个实施例中，采用湿法蚀刻去除氮化硅层，所述湿法蚀刻的腐蚀液为稀释的氢氟酸；去除所述硬掩膜层中的氧化物层和部分隔离材料层，以露出鳍片结构的部分，进而形成具有特定高度的鳍片结构。
执行步骤206，执行沟道停止注入，以在所述鳍片结构中的下方形成穿通停止层。
具体地，如图1e所示，在该步骤中实施沟道停止注入，以形成所述穿通停止层，控制位于鳍片结构底部的源/漏穿通。
可选地，选用横向扩散离子注入的方法进行沟道停止离子注入，以形成沟道穿通停止层。所述沟道停止注入的注入离子为碳离子、氮离子或者二者的组合。
进一步，沿所述鳍片方向倾斜的进行所述沟道停止离子注入。
可选地，注入离子相对于垂直于半导体衬底301的方向的入射角度为10°-20°。
至此，完成了本发明实施例的半导体器件的制备过程的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在本发明中选用无定型硅代替氧化物作为所述硬掩膜层SiN的缓冲层，以防止在所述隔离材料层回蚀刻过程中所述缓冲层的损失，造成所述硬掩膜层的脱落，从而使沟道停止离子注入工艺更加简单易行。
本发明选用所述无定型硅具有以下优点：
(1)可以解决在隔离材料层回蚀刻过程中硬掩膜层SiN脱落的问题。
(2)无定型硅可以作为所述硬掩膜层的缓冲层，以解决所述衬底Si晶格与SiN的失配和缺失问题。
(3)所述无定形硅缓冲层在后续的步骤中继续存在，和后续工艺兼容。
(4)本发明可以使横向扩散的沟道停止离子注入工艺可行。
图4为本发明一具体地实施方式中所述半导体器件制备流程图，具体地包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有无定型硅层和硬掩膜层；
步骤S2：图案化所述硬掩膜层、所述无定型硅层和所述半导体衬底，以形成鳍片；
步骤S3：沉积隔离材料层，以覆盖所述鳍片，然后回蚀刻所述隔离材料层，以露出部分所述鳍片，形成目标高度的鳍片；
步骤S4：选用横向扩散离子注入的方法进行沟道停止离子注入，以形成沟道穿通停止层。
实施例2
本发明还提供了一种半导体器件，所述半导体器件选用实施例1所述的方法制备。在本发明中选用无定型硅代替氧化物作为所述硬掩膜层SiN的缓冲层，以防止在所述隔离材料层回蚀刻过程中所述缓冲层的损失，造成所述硬掩膜层的脱落，进一步提高了所述半导体器件的性能和良率。
实施例3
本发明还提供了一种电子装置，包括实施例2所述的半导体器件。其中，半导体器件为实施例2所述的半导体器件，或根据实施例1所述的制备方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有无定型硅层和硬掩膜层；
步骤S2：图案化所述硬掩膜层、所述无定型硅层和所述半导体衬底，以形成鳍片；
步骤S3：沉积隔离材料层，以覆盖所述鳍片，然后回蚀刻所述隔离材料层，以露出部分所述鳍片，形成目标高度的鳍片；
步骤S4：选用横向扩散离子注入的方法进行沟道停止离子注入，以形成沟道穿通停止层。
2.根据权利要求1所述的方法，其特征在于，在所述步骤S4中，沿所述鳍片方向以倾斜的角度进行所述沟道停止离子注入。
3.根据权利要求1所述的方法，其特征在于，在所述步骤S1中，所述硬掩膜层选用SiN。
4.根据权利要求1所述的方法，其特征在于，在所述步骤S2中，在形成所述鳍片之后，所述方法还进一步包括在所述鳍片表面形成衬垫氧化物层的步骤。
5.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，所述隔离材料层选用氧化物。
6.根据权利要求5所述的方法，其特征在于，所述氧化物通过流动式化学气相沉积法形成。
7.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，在回蚀刻所述隔离材料层之前，还包括平坦化所述隔离材料层至所述鳍片顶部的步骤。
8.一种如权利要求1至7之一所述的方法制备得到的半导体器件。
9.一种电子装置，包括权利要求8所述的半导体器件。
CN201510254482.8A 2015-05-19 2015-05-19 一种半导体器件及其制备方法、电子装置 Pending CN106298660A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510254482.8A CN106298660A (zh) 2015-05-19 2015-05-19 一种半导体器件及其制备方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510254482.8A CN106298660A (zh) 2015-05-19 2015-05-19 一种半导体器件及其制备方法、电子装置

Publications (1)

Publication Number Publication Date
CN106298660A true CN106298660A (zh) 2017-01-04

Family

ID=57633645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510254482.8A Pending CN106298660A (zh) 2015-05-19 2015-05-19 一种半导体器件及其制备方法、电子装置

Country Status (1)

Country Link
CN (1) CN106298660A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100327363A1 (en) * 2008-05-22 2010-12-30 Panasonic Corporation Semiconductor device and method for fabricating the same
CN102239563B (zh) * 2008-11-05 2013-08-14 Ssscip有限公司 具有倾斜侧壁的垂向结型场效应晶体管及其制造方法
US20140054679A1 (en) * 2012-08-22 2014-02-27 Advanced Ion Beam Technology, Inc. Doping a non-planar semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100327363A1 (en) * 2008-05-22 2010-12-30 Panasonic Corporation Semiconductor device and method for fabricating the same
CN102239563B (zh) * 2008-11-05 2013-08-14 Ssscip有限公司 具有倾斜侧壁的垂向结型场效应晶体管及其制造方法
US20140054679A1 (en) * 2012-08-22 2014-02-27 Advanced Ion Beam Technology, Inc. Doping a non-planar semiconductor device

Similar Documents

Publication Publication Date Title
CN105428238B (zh) 一种FinFET器件及其制作方法和电子装置
CN106158831B (zh) 一种半导体器件及其制作方法和电子装置
CN106601678A (zh) 一种半导体器件及其制备方法、电子装置
CN105826197A (zh) 一种半导体器件及其制造方法、电子装置
CN106601688A (zh) 一种半导体器件及其制备方法、电子装置
CN105097513A (zh) 一种半导体器件的制造方法、半导体器件和电子装置
CN106601683A (zh) 一种半导体器件及其制备方法、电子装置
CN106601677A (zh) 一种半导体器件及其制备方法、电子装置
CN106601741B (zh) 一种半导体器件及其制备方法、电子装置
CN106601685B (zh) 一种半导体器件及其制备方法、电子装置
CN105826365A (zh) 一种半导体器件及其制备方法、电子装置
CN106601687B (zh) 一种半导体器件及其制备方法、电子装置
CN108122840A (zh) 一种半导体器件及制备方法、电子装置
CN107978563B (zh) 一种半导体器件及制备方法、电子装置
CN106601675B (zh) 一种半导体器件及其制备方法、电子装置
CN106024713B (zh) 一种半导体器件及其制备方法、电子装置
CN106601680B (zh) 一种半导体器件及其制备方法、电子装置
CN105990151A (zh) 一种半导体器件及其制备方法、电子装置
CN105097681A (zh) 一种半导体器件及其制备方法、电子装置
CN106158640A (zh) 一种半导体器件及其制备方法、电子装置
CN105990430A (zh) 一种半导体器件及其制备方法、电子装置
CN106910685A (zh) 一种半导体器件及其制备方法、电子装置
CN106298660A (zh) 一种半导体器件及其制备方法、电子装置
CN105097811A (zh) 一种半导体器件及其制备方法、电子装置
CN106601686A (zh) 一种半导体器件及其制备方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170104

RJ01 Rejection of invention patent application after publication