CN105097513A - 一种半导体器件的制造方法、半导体器件和电子装置 - Google Patents

一种半导体器件的制造方法、半导体器件和电子装置 Download PDF

Info

Publication number
CN105097513A
CN105097513A CN201410166586.9A CN201410166586A CN105097513A CN 105097513 A CN105097513 A CN 105097513A CN 201410166586 A CN201410166586 A CN 201410166586A CN 105097513 A CN105097513 A CN 105097513A
Authority
CN
China
Prior art keywords
semiconductor device
fin structure
pmos
manufacture method
pmos district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410166586.9A
Other languages
English (en)
Other versions
CN105097513B (zh
Inventor
居建华
俞少峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410166586.9A priority Critical patent/CN105097513B/zh
Priority to US14/593,917 priority patent/US20150311125A1/en
Publication of CN105097513A publication Critical patent/CN105097513A/zh
Application granted granted Critical
Publication of CN105097513B publication Critical patent/CN105097513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件的制造方法、半导体器件和电子装置，涉及半导体技术领域。该方法包括：步骤S101：提供半导体衬底，在半导体衬底的NMOS区和PMOS区形成鳍型结构；步骤S102：在半导体衬底上形成位于所述鳍型结构两侧的浅沟槽隔离；步骤S103：通过离子注入工艺在位于所述PMOS区的所述鳍型结构内注入锗原子，以形成用于调节PMOS的功函数的锗硅层；步骤S104：在PMOS区和NMOS区形成包括功函数层与金属栅极的叠层结构。该方法通过对PMOS区的鳍型结构进行离子注入形成锗硅层，可以实现对PMOS的功函数的调整，有利于提高器件的性能和良率。本发明的半导体器件采用该方法制造，具有更好的性能。本发明的电子装置包括前述的半导体器件，同样具有上述优点。

Description

一种半导体器件的制造方法、半导体器件和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法、半导体器件和电子装置。
背景技术
在半导体技术领域中，对于鳍型场效应晶体管(FinFET)，NMOS与PMOS通常需要不同的功函数层-金属栅极叠层结构，以满足长沟道器件的阈值电压的要求。
随着沟道长度缩小到14nm或10nm，形成金属栅极时的间隙填充变成了一个大问题。为提高良率，需要简化上述的NMOS与PMOS采用不同的功函数金属栅极叠层结构的技术方案，使NMOS与PMOS采用相同的功函数层-金属栅极的叠层结构，即，采用单一的功函数层-金属栅极的叠层结构。
目前，有几种简化“多种功函数层-金属栅极(multi-WFMG)工艺”的方法用于半导体器件的制造。其中一个方法是：先通过外延生长法在PMOS区形成锗硅(SiGe)沟道，然后使用单一的功函数金属栅极叠层结构(singleWFMGstack)，这可以实现多种功函数金属栅极叠层结构的功能。还有一种方法是：先形成单一的功函数金属栅极叠层结构，然后在单一的功函数金属栅极叠层结构内进行离子注入(注入As、Al)来调节NMOS或PMOS的功函数，从而实现多种功函数金属栅极叠层结构的功能。
然而，上述第一种方法需要进行锗硅沟道外延工艺，而外延工艺的相关工艺非常不易于控制。上述第二种方法则存在难以控制阈值电压失配的问题，会导致阈值电压随机波动。
由此可见，上述两种采用单一的功函数金属栅极叠层结构的半导体器件的制造方法，均在某些方面难以满足实际生产的需要。为解决这一问题，有必要提出一种新的半导体器件的制造方法、半导体器件和电子装置。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法、半导体器件和电子装置。
在本发明的一个实施例中，提供一种半导体器件的制造方法，所述方法包括：
步骤S101：提供半导体衬底，在所述半导体衬底的NMOS区和PMOS区形成鳍型结构；
步骤S102：在所述半导体衬底上形成位于所述鳍型结构两侧的浅沟槽隔离；
步骤S103：通过离子注入工艺在位于所述PMOS区的所述鳍型结构内注入锗原子，以形成用于调节PMOS的功函数的锗硅层；
步骤S104：在所述PMOS区和所述NMOS区形成包括功函数层与金属栅极的叠层结构。
可选地，在所述步骤S103中，所述离子注入工艺采用高温高束流离子注入机完成。
可选地，在所述步骤S103中，所述离子注入工艺的温度为300-400℃。
可选地，所述步骤S103包括：
步骤S1031：在所述半导体衬底上形成覆盖所述NMOS区且暴露所述PMOS区的硬掩膜；
步骤S1032：利用所述硬掩膜进行离子注入，在位于所述PMOS区的所述鳍型结构内注入锗原子以形成锗硅层。
可选地，在所述步骤S1032中，所述离子注入从位于所述PMOS区的所述鳍型结构的两侧分别依次进行。
可选地，在所述步骤S103中，在所述步骤S1032之后还包括步骤S1033：
进行热氧化工艺处理，以提高锗原子在位于所述PMOS区的所述鳍型结构内靠近表面的位置的浓度。
可选地，所述步骤S102包括：
步骤S1021：在所述半导体衬底上沉积介电材料；
步骤S1022：通过CMP工艺去除所述介电材料高于所述鳍型结构的部分，以形成浅沟槽隔离；
步骤S1023：对所述浅沟槽隔离进行回刻蚀，以暴露出所述鳍型结构的至少一部分侧壁。
可选地，所述沉积采用的方法为可流动的化学气相沉积法。
可选地，在所述步骤S101中，形成所述鳍型结构的方法包括刻蚀法。
可选地，在所述步骤S104中，所述叠层结构在所述NMOS区与所述PMOS区的结构相同。
在本发明的另一个实施例中，提供了一种半导体器件，该半导体器件包括半导体衬底以及位于所述半导体衬底的NMOS区与PMOS区的鳍型结构，还包括位于所述PMOS区的所述鳍型结构内部的用于调节PMOS的功函数的锗硅层。
可选地，所述锗硅层位于所述PMOS区的所述鳍型结构的内部靠近表面的位置。
可选地，所述半导体器件还包括位于所述半导体衬底之上且位于所述鳍型结构的两侧的浅沟槽隔离。
可选地，所述半导体器件还包括位于PMOS区与NMOS区的包括功函数层与金属栅极的叠层结构，其中，所述叠层结构在所述NMOS区与所述PMOS区的结构相同。
在本发明的再一个实施例中，提供一种电子装置，该电子装置包括如上所述的半导体器件。
本发明的半导体器件的制造方法，通过对位于PMOS区的鳍型结构进行离子注入形成锗硅层，可以实现对PMOS的功函数的调整，有利于提高器件的性能和良率。本发明的半导体器件，采用前述方法制造，因而相对于现有技术具有更好的性能。本发明的电子装置，采用了前述的半导体器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A至1E为本发明实施例一的半导体器件的制造方法的相关步骤形成的结构的剖视图；
图2为本发明实施例一的半导体器件的制造方法的一种示意性流程图；
图3为本发明实施例二的半导体器件的一种剖视图；
图4为本发明实施例三的电子装置一种结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本实施例提供一种新的半导体器件的制造方法，其可以采用单一的功函数金属栅极叠层结构，并且其所采用的NMOS与PMOS器件均可以为鳍型场效应晶体管(FinFET)。
下面，参照图1A至图1E和图2来描述本实施例的半导体器件的制造方法。其中，图1A至图1E为实施例的半导体器件的制造方法的相关步骤形成的结构的剖视图；图2为本实施例二的半导体器件的制造方法的一种示意性流程图。
本实施例的半导体器件的制造方法，包括如下步骤：
步骤A1：提供半导体衬底100，在半导体衬底100上形成鳍型场效应晶体管(FinFET)的鳍型结构(Fin)101，如图1A所示。
其中，半导体衬底100可以为单晶硅衬底或其他合适的衬底。在本步骤中，同时形成位于PMOS区的鳍型结构(Fin)101与位于NMOS区的鳍型结构。
示例性地，形成鳍型结构(Fin)101的方法，可以为刻蚀法或其他合适的方法。
步骤A2：在半导体衬底100上形成位于鳍型结构101两侧的浅沟槽隔离(STI)102，如图1B所示。
示例性地，步骤A2包括：
步骤A201：在半导体衬底100上沉积介电材料。其中，经过沉积，使得介电材料覆盖相邻的鳍型结构101之间的间隙(gap)并覆盖鳍型结构101。
在一个实例中，沉积介电材料的方法为可流动的化学气相沉积(FCVD)，这一方法可以提高沉积工艺的成膜质量。
步骤A202：通过CMP(化学机械抛光)工艺去除介电材料高于鳍型结构101的部分，以形成浅沟槽隔离。
步骤A203：对浅沟槽隔离进行回刻蚀，以暴露出鳍型结构101的至少一部分侧壁。
其中，步骤A203的作用主要是：在鳍型结构101的两侧形成凹陷(recess)，以暴露出鳍型结构；该步骤也可称作“鳍型结构的回刻蚀”(Finpullback)。
经过步骤A201至步骤A203，形成的结构如图1B所示。
步骤A3：通过离子注入工艺将锗原子注入到位于PMOS区的鳍型结构101内，以形成用于调节PMOS的功函数的锗硅层103，形成的结构如图1E所示。
其中，锗硅层103可以作为PMOS的沟道。
示例性地，步骤A3包括如下步骤：
步骤A301：在半导体衬底100上形成覆盖NMOS区且露出PMOS区的掩膜层200。
其中，掩膜层200可以为光刻胶或其他材料。
步骤A302：利用所述掩膜层200进行离子注入，在位于PMOS区的所述鳍型结构内注入锗原子从而形成锗硅层103，去除所述掩膜层200。
在一个实例中，如图1C和1D所示，离子注入从鳍型结构的两侧分别依次进行，在完成一侧的离子注入后形成初步的锗硅层1031，在完成两侧的离子注入后形成最终的锗硅层103，形成的锗硅层103靠近位于PMOS区的鳍型结构的表面。也就是说，经过离子注入，在位于PMOS区的鳍型结构的内部形成了一层富Ge表面层。
示例性地，所述离子注入采用高温高束流离子注入机完成。离子注入的工艺温度大约为300-400℃。其中，采用高温高束流离子注入机进行离子注入，相对于采用其他类型的离子注入方式，不仅可以保证在PMOS区的鳍型结构内形成高浓度的锗硅层103，而且可以减小对鳍型结构101的破坏。
在一个实例中，形成的锗硅层103位于在PMOS区的鳍型结构101的内部靠近表面的位置，如图1E所示。在锗硅层103中，具有高的锗掺杂浓度(指原子百分比)。
在本实施例中，锗硅层103能够起到调整PMOS的功函数(WF)的作用，可以通过控制锗原子的离子注入的剂量来调整PMOS的功函数，从而实现整个半导体器件采用单一的功函数金属栅极叠层结构。
在步骤A302之后，还可以包括步骤A303：进行热氧化工艺处理，以提高锗原子在位于PMOS区的鳍型结构的内部的靠近表面位置的浓度。
示例性地，在步骤A303中，通过热氧化工艺可以在锗硅层103的上方形成氧化层，而该氧化层的凝聚效应(condensationeffect)可以使得锗原子集中到氧化层的下方区域，因而可以提高锗原子在位于PMOS区的鳍型结构的内侧表面区域的浓度。
其中，提高锗原子的浓度有利于更好的实现对PMOS的功函数(WF)的调整。通过调整PMOS的功函数可以将PMOS的初始功函(指未形成功函数层时的功函数的值)数与NMOS的初始功函数调节到预定的差异，从而在后续形成包括功函数层与金属栅极的叠层结构时，可以采用相同的叠层结构。即，PMOS与NMOS的最终的功函数的差异，通过调节锗硅层103中的锗原子的浓度来实现。
步骤A4：在PMOS区和NMOS区形成包括功函数层与金属栅极的叠层结构。
示例性地，可以同时形成PMOS和NMOS的功函数层与金属栅极的叠层结构。其中，所述叠层结构在所述NMOS区与所述PMOS区的结构相同，即，该叠层结构可以为单一的功函数金属栅极叠层结构。
本实施例的半导体器件的制造方法，相对于“通过外延生长法在PMOS区形成锗硅沟道，然后形成单一的功函数金属栅极叠层结构”的方法，不需要进行锗硅沟道外延工艺，因而相关工艺容易控制；相对于“形成单一的功函数金属栅极叠层结构，然后在单一的功函数金属栅极叠层结构内进行离子注入(注入As、Al)以调节NMOS或PMOS的功函数”的方法，可以避免阈值电压失配的问题，不会导致阈值电压的随机波动；而相对于普通的单一的功函数金属栅极叠层结构，则可以提高半导体器件的性能。因此，本实施例的方法可以简化工艺，提高制得的半导体器件的性能和良率。
简言之，本实施例的半导体器件的制造方法，通过对PMOS区的鳍型结构进行离子注入形成锗硅层，可以实现对PMOS的功函数的调整，可以采用单一的功函数金属栅极叠层结构完成半导体器件的制造，并可以提高器件的性能和良率。
图2示出了本发明实施例提出的半导体器件的制造方法的一种示意性流程图。具体包括：
步骤S101：提供半导体衬底，在所述半导体衬底的NMOS区和PMOS区形成鳍型结构；
步骤S102：在所述半导体衬底上形成位于所述鳍型结构两侧的浅沟槽隔离；
步骤S103：通过离子注入工艺在位于所述PMOS区的所述鳍型结构内注入锗原子，以形成用于调节PMOS的功函数的锗硅层；
步骤S104：在所述PMOS区和所述NMOS区形成包括功函数层与金属栅极的叠层结构。
实施例二
本实施例提供一种半导体器件，其采用实施例一所述的半导体器件的制造方法制得。
本实施例的半导体器件，如图3所示，包括：半导体衬底100以及位于半导体衬底100的NMOS区与PMOS区的鳍型结构101，还包括位于PMOS区的鳍型结构101的内部的用于调节PMOS的功函数的锗硅层103。
示例性地，锗硅层103设置在位于PMOS区的鳍型结构101的内部靠近表面的位置。
在一个实例中，该半导体器件还包括位于半导体衬底100之上且位于鳍型结构101两侧的浅沟槽隔离102。示例性地，浅沟槽隔离102的材料为氧化硅。
在本实施例中，该半导体器件还可以包括位于PMOS区与NMOS区的包括功函数层与金属栅极的叠层结构。其中，所述叠层结构在NMOS区与PMOS区的结构相同。即，该半导体器件采用的为单一的功函数金属栅极叠层结构。
本实施例的半导体器件，由于在PMOS区的鳍型结构内形成有锗硅层，可以实现对PMOS的功函数的调整，可以采用单一的功函数金属栅极叠层结构，因而具有更好的性能。
实施例三
本发明实施例提供一种电子装置300，如图4所示，其包括半导体器件11。其中，半导体器件11为实施例二所述的半导体器件，或根据实施例一所述的半导体器件的制造方法制造的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括半导体器件11的中间产品。
本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (15)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤S101：提供半导体衬底，在所述半导体衬底的NMOS区和PMOS区形成鳍型结构；
步骤S102：在所述半导体衬底上形成位于所述鳍型结构两侧的浅沟槽隔离；
步骤S103：通过离子注入工艺在位于所述PMOS区的所述鳍型结构内注入锗原子，以形成用于调节PMOS的功函数的锗硅层；
步骤S104：在所述PMOS区和所述NMOS区形成包括功函数层与金属栅极的叠层结构。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，所述离子注入工艺采用高温高束流离子注入机完成。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，所述离子注入工艺的温度为300-400℃。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S103包括：
步骤S1031：在所述半导体衬底上形成覆盖所述NMOS区且露出所述PMOS区的掩膜层；
步骤S1032：利用所述掩膜层进行离子注入，在位于所述PMOS区的所述鳍型结构内注入锗原子以形成锗硅层，去除所述掩膜层。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，在所述步骤S1032中，所述离子注入从位于所述PMOS区的所述鳍型结构的两侧分别依次进行。
6.如权利要求4所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，在所述步骤S1032之后还包括步骤S1033：
进行热氧化工艺处理，以提高锗原子在位于所述PMOS区的所述鳍型结构的内部的靠近表面的位置的浓度。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S102包括：
步骤S1021：在所述半导体衬底上沉积介电材料；
步骤S1022：通过CMP工艺去除所述介电材料高于所述鳍型结构的部分，以形成浅沟槽隔离；
步骤S1023：对所述浅沟槽隔离进行回刻蚀，以暴露出所述鳍型结构的至少一部分侧壁。
8.如权利要求7所述的半导体器件的制造方法，其特征在于，在所述步骤S1021中，所述沉积采用的方法为可流动的化学气相沉积法。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，形成所述鳍型结构的方法包括刻蚀法。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S104中，所述叠层结构在所述NMOS区与所述PMOS区的结构相同。
11.一种半导体器件，其特征在于，包括半导体衬底以及位于所述半导体衬底的NMOS区与PMOS区的鳍型结构，还包括位于所述PMOS区的所述鳍型结构的内部的用于调节PMOS的功函数的锗硅层。
12.如权利要求11所述的半导体器件，其特征在于，所述锗硅层位于所述PMOS区的所述鳍型结构的内部靠近表面的位置。
13.如权利要求11所述的半导体器件，其特征在于，所述半导体器件还包括位于所述半导体衬底之上且位于所述鳍型结构的两侧的浅沟槽隔离。
14.如权利要求11所述的半导体器件，其特征在于，所述半导体器件还包括位于所述PMOS区与所述NMOS区的包括功函数层与金属栅极的叠层结构，其中，所述叠层结构在所述NMOS区与所述PMOS区的结构相同。
15.一种电子装置，其特征在于，包括如权利要求11所述的半导体器件。
CN201410166586.9A 2014-04-24 2014-04-24 一种半导体器件的制造方法、半导体器件和电子装置 Active CN105097513B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410166586.9A CN105097513B (zh) 2014-04-24 2014-04-24 一种半导体器件的制造方法、半导体器件和电子装置
US14/593,917 US20150311125A1 (en) 2014-04-24 2015-01-09 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410166586.9A CN105097513B (zh) 2014-04-24 2014-04-24 一种半导体器件的制造方法、半导体器件和电子装置

Publications (2)

Publication Number Publication Date
CN105097513A true CN105097513A (zh) 2015-11-25
CN105097513B CN105097513B (zh) 2019-09-03

Family

ID=54335463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410166586.9A Active CN105097513B (zh) 2014-04-24 2014-04-24 一种半导体器件的制造方法、半导体器件和电子装置

Country Status (2)

Country Link
US (1) US20150311125A1 (zh)
CN (1) CN105097513B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102204072B1 (ko) * 2014-03-27 2021-01-18 인텔 코포레이션 게르마늄 주석 채널 트랜지스터들
US9559205B2 (en) * 2015-05-29 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device structure
CN107492496B (zh) * 2016-06-12 2019-12-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
US10515969B2 (en) 2016-11-17 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11094826B2 (en) 2018-09-27 2021-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090416A1 (en) * 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US20140048888A1 (en) * 2012-08-17 2014-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained Structure of a Semiconductor Device
CN103681329A (zh) * 2012-09-10 2014-03-26 中国科学院微电子研究所 半导体器件及其制造方法
CN103730370A (zh) * 2012-10-15 2014-04-16 台湾积体电路制造股份有限公司 提升mosfet性能和nbti的方法和结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184993A (ja) * 2000-12-11 2002-06-28 Sony Corp 半導体装置
US7629220B2 (en) * 2006-06-30 2009-12-08 Freescale Semiconductor, Inc. Method for forming a semiconductor device and structure thereof
US9184100B2 (en) * 2011-08-10 2015-11-10 United Microelectronics Corp. Semiconductor device having strained fin structure and method of making the same
US8853037B2 (en) * 2012-03-14 2014-10-07 GlobalFoundries, Inc. Methods for fabricating integrated circuits
US9142650B2 (en) * 2013-09-18 2015-09-22 Taiwan Semiconductor Manufacturing Company Limited Tilt implantation for forming FinFETs
US9406547B2 (en) * 2013-12-24 2016-08-02 Intel Corporation Techniques for trench isolation using flowable dielectric materials
US20150214339A1 (en) * 2014-01-24 2015-07-30 Varian Semiconductor Equipment Associates, Inc. Techniques for ion implantation of narrow semiconductor structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090416A1 (en) * 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US20140048888A1 (en) * 2012-08-17 2014-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained Structure of a Semiconductor Device
CN103681329A (zh) * 2012-09-10 2014-03-26 中国科学院微电子研究所 半导体器件及其制造方法
CN103730370A (zh) * 2012-10-15 2014-04-16 台湾积体电路制造股份有限公司 提升mosfet性能和nbti的方法和结构

Also Published As

Publication number Publication date
US20150311125A1 (en) 2015-10-29
CN105097513B (zh) 2019-09-03

Similar Documents

Publication Publication Date Title
KR102005225B1 (ko) 저전력 반도체 트랜지스터 구조 및 그 제조 방법
CN105097513A (zh) 一种半导体器件的制造方法、半导体器件和电子装置
US10026659B2 (en) Methods of forming fin isolation regions under tensile-strained fins on FinFET semiconductor devices
CN102157380B (zh) 制造半导体装置的方法
US8835209B2 (en) Complementary transistors comprising high-k metal gate electrode structures and epitaxially formed semiconductor materials in the drain and source areas
US20150340365A1 (en) Semiconductor device and method of manufacturing the same
CN104425384A (zh) 一种半导体器件及其制造方法
CN105870019A (zh) 一种半导体器件的制造方法和电子装置
US9680023B1 (en) Method of manufacturing a dual-gate FinFET
CN106601678A (zh) 一种半导体器件及其制备方法、电子装置
CN105826197A (zh) 一种半导体器件及其制造方法、电子装置
CN106601688A (zh) 一种半导体器件及其制备方法、电子装置
CN102931058A (zh) 半导体结构的形成方法，pmos晶体管的形成方法
CN103531540B (zh) 半导体器件制造方法
CN106601687B (zh) 一种半导体器件及其制备方法、电子装置
CN105097954A (zh) 一种半导体器件的制造方法和电子装置
CN102884630A (zh) 电子设备和系统及其生产和使用方法
CN104851911A (zh) 一种半导体器件及其制造方法和电子装置
CN106601675B (zh) 一种半导体器件及其制备方法、电子装置
CN105448683A (zh) 一种半导体器件的制造方法和电子装置
CN104681439A (zh) 一种半导体器件及其制造方法和电子装置
CN105990151A (zh) 一种半导体器件及其制备方法、电子装置
CN102376646B (zh) 改善双应力氮化物表面形态的方法
CN105990430A (zh) 一种半导体器件及其制备方法、电子装置
CN106601620B (zh) 一种半导体器件及其制备方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant