CN104681439A - 一种半导体器件及其制造方法和电子装置 - Google Patents

一种半导体器件及其制造方法和电子装置 Download PDF

Info

Publication number
CN104681439A
CN104681439A CN201310616492.2A CN201310616492A CN104681439A CN 104681439 A CN104681439 A CN 104681439A CN 201310616492 A CN201310616492 A CN 201310616492A CN 104681439 A CN104681439 A CN 104681439A
Authority
CN
China
Prior art keywords
gallium
semiconductor device
arsenic
doping
compressive stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310616492.2A
Other languages
English (en)
Other versions
CN104681439B (zh
Inventor
于书坤
韦庆松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310616492.2A priority Critical patent/CN104681439B/zh
Publication of CN104681439A publication Critical patent/CN104681439A/zh
Application granted granted Critical
Publication of CN104681439B publication Critical patent/CN104681439B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件的制造方法，通过在PMOS器件的沟道区域的两侧形成包括镓化硅、镓砷掺杂的硅、镓掺杂的锗硅或砷镓掺杂的锗硅中至少一种的嵌入式压应力层，可以在为PMOS器件提供足够的压应力的同时最大程度地减小扩展电阻和接触电阻，提高半导体器件的性能。本发明的半导体器件，PMOS器件的沟道两侧具有包括镓化硅、镓砷掺杂的硅、镓掺杂的锗硅或砷镓掺杂的锗硅中至少一种的嵌入式压应力层，可以在为PMOS器件提供足够压应力的同时最大程度地减小扩展电阻和接触电阻，相对于现有的半导体器件，具有更好的性能。本发明的电子装置，使用了上述半导体器件，同样具有上述优点。

Description

一种半导体器件及其制造方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。 
背景技术
在半导体技术领域中，对于先进的半导体技术，应力工程成为器件性能提升的最重要的因素之一。对于PMOS，锗硅（SiGe）技术可以通过给沟道施加压应力来提高载流子迁移率。对于NMOS，碳硅（SiC）技术可以通过给沟道施加张应力来提高载流子迁移率。 
现有技术中，为减小扩展电阻（extension resistance）和接触电阻（contact resistance），通常需要在锗硅工艺（外延生长形成嵌入式锗硅层的工艺）中进行硼（B）掺杂，形成掺杂有B的锗硅层（也称B掺杂的锗硅层）。在掺杂有硼的锗硅的晶体结构中，锗（Ge）原子占据硅（Si）原子本来的位置，属于置换缺陷；硼（B）原子占据硅（Si）原子之间的空间，属于间隙缺陷。由于Si和Ge为同族元素并且它们的均具有4个价电子，SiGe不带电。由于Ge原子的体积比Si原子大，因此SiGe晶体会对相邻的晶体产生压应力。这就是嵌入式锗硅（SiGe）层可以对PMOS的沟道施加压应力进而提高载流子迁移率的原因。在嵌入式SiGe层中，Ge的浓度越高，提高压应力的作用越明显。而在B掺杂的锗硅层中，B的浓度越高，越有利于降低扩展电阻和接触电阻。因此，在锗硅层中高浓度的Ge和高浓度的B有利于提高PMOS器件的性能。 
然而，发明人发现，在硼掺杂的锗硅工艺中，形成高浓度的Ge与高浓度的B是冲突的。一旦B掺杂的浓度升高，Ge的浓度就会大幅下降。也就是说，同时在B掺杂的SiGe（即，B-SiGe）中获得高浓度的Ge和高浓度的B是非常困难的，这严重制约了PMOS器件的性能的提升。因此，硼（B）掺杂的锗硅工艺往往无法满足制造更高 性能的PMOS器件的要求。 
因此，为解决上述问题，有必要提出一种新的半导体器件的制造方法。 
发明内容
针对现有技术的不足，本发明提供一种半导体器件及其制造方法和电子装置。 
本发明实施例一提供一种半导体器件的制造方法，所述方法包括： 
步骤S101：提供包括半导体衬底以及位于其上的PMOS器件的伪栅极和栅极间隙壁的前端器件； 
步骤S102：在所述半导体衬底位于所述PMOS器件的栅极间隙壁两侧的部分之中形成沟槽； 
步骤S103：形成至少一部分位于所述沟槽内的嵌入式压应力层，所述嵌入式压应力层包括镓化硅、镓砷掺杂的硅、镓掺杂的锗硅、砷镓掺杂的锗硅中的至少一种。 
可选地，在所述步骤S103中，在所述嵌入式压应力层中还掺杂有硼。 
其中，在所述步骤S103中，形成所述嵌入式压应力层的方法为外延生长法，在外延生长工艺中，用于对锗硅进行镓掺杂或砷掺杂的前驱气体为无机物或有机物。 
其中，用作镓掺杂的前驱气体为有机物，所述前驱气体包括GaH4、Ga2H6、GaCl4和GaF4中的至少一种。 
其中，用作镓掺杂的前驱气体为无机物，所述前驱气体包括Ga(OC2H5)4。 
其中，用作砷掺杂的前驱气体为有机物，所述前驱气体包括AsH4、As2H6、AsCl4或AsF4中的至少一种。 
其中，用作砷掺杂的前驱气体为无机物，所述前驱气体包括As(OC2H5)4。 
其中，在所述步骤S103中，通过控制前驱气体中镓和砷的比率控制所述嵌入式压应力层中镓和砷的比率。 
其中，所述嵌入式压应力层中镓或砷的掺杂浓度为原子百分比0%-50%。 
本发明实施例二提供一种半导体器件，该半导体器件包括半导体衬底以及位于所述半导体衬底上的PMOS器件，还包括位于所述PMOS器件的沟道区域两侧的至少一部分嵌入所述半导体衬底的嵌入式压应力层，其中，所述嵌入式压应力层包括镓化硅、镓砷掺杂的硅、镓掺杂的锗硅、砷镓掺杂的锗硅中的至少一种。 
其中，所述嵌入式压应力层中还掺杂有硼。 
其中，所述嵌入式压应力层中镓或砷的浓度为原子百分比0%-50%。 
本发明实施例三提供一种电子装置，其包括上述的半导体器件。 
本发明的半导体器件的制造方法，通过在PMOS器件的沟道区域的两侧形成包括镓掺杂的锗硅（SiGeGa）、砷镓掺杂的锗硅（SiGeGaAs）、镓砷掺杂的硅（SiAsGa）或镓化硅（SiGa）中至少一种的嵌入式压应力层，可以在为PMOS器件的沟道区域提供足够的压应力的同时，最大程度地减小扩展电阻和接触电阻，提高了半导体器件的性能。本发明的半导体器件，PMOS器件的沟道两侧具有包括镓掺杂的锗硅（SiGeGa）、砷镓掺杂的锗硅（SiGeGaAs）、镓砷掺杂的硅（SiAsGa）或镓化硅（SiGa）中至少一种的嵌入式压应力层，可以在为沟道区域提供足够压应力的同时最大程度地减小扩展电阻和接触电阻，因而相对于现有技术中的半导体器件，具有更好的性能。本发明的电子装置，使用了上述半导体器件，同样具有上述优点。 
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。 
附图中： 
图1A-1C为本发明实施例一的半导体器件的制造方法的关键步骤形成的图形的示意性剖视图； 
图2为本发明实施例一的半导体器件的制造方法的一种示意性流程图； 
图3为本发明实施例二的一种半导体器件的示意性剖视图。 
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。 
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。 
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。 
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它 取向)并且在此使用的空间描述语相应地被解释。 
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。 
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。 
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。 
实施例一 
本发明实施例的半导体器件的制造方法，主要用于改善半导体器件（例如：SRAM，以及其他需要高性能PMOS的集成电路）中的PMOS器件的性能。该半导体器件的制造方法，通过在PMOS器件的沟道区域的两侧形成包括镓掺杂的锗硅（SiGeGa）、砷镓掺杂的锗硅（SiGeGaAs）、镓砷掺杂的硅（SiAsGa）或镓化硅（SiGa）中至少一种的嵌入式压应力层，可以在为PMOS器件的沟道区域提供足够的压应力的同时，最大程度地减小扩展电阻和接触电阻，提高了半导体器件的性能。 
下面，参照图1A至图1C以及图2来描述本发明实施例的半导体器件的制造方法。其中，图1A-1C为本发明实施例的半导体器件的制造方法的关键步骤形成的图形的示意性剖视图；图2为本发明实施例的半导体器件的制造方法的一种示意性流程图。 
本实施例的半导体器件的制造方法，包括如下步骤： 
步骤A1：提供前端器件，所述前端器件包括半导体衬底100、位于半导体衬底100上的PMOS器件的伪栅极1021和栅极间隙壁1022，如图1A所示。 
其中，前端器件还可以包括位于半导体衬底100上的NMOS器件的伪栅极1021和栅极间隙壁1022，以及位于半导体衬底100内的阱区、浅沟槽隔离（STI）、轻掺杂源漏（LDD）等组件，这些组件均可根据现有技术进行制备，此处不再赘述。 
步骤A2：在半导体衬底100位于PMOS器件的栅极间隙壁1022两侧的部分之中形成沟槽1023，如图1B所示。 
在本实施例中，沟槽1023位于半导体衬底100位于PMOS器件的栅极间隙壁1022两侧的部分之中，也就是说，沟槽1023位于半导体衬底111内且位于PMOS器件的源极和漏极区域。其中，沟槽1023的形状，可以为碗状、∑形或其他合适的形状。 
形成沟槽1023的方法，可以为干法刻蚀、湿法刻蚀、先干法刻蚀再湿法刻蚀、或先湿法刻蚀再干法刻蚀等，本实施例并不对此进行限定。示例性地，在本实施例中，先通过干法刻蚀在半导体衬底100上PMOS器件的栅极间隙壁1022两侧形成碗状的初步沟槽，再通过湿法刻蚀形成Sigma形的沟槽1023。最终形成的沟槽1023，如图1B所示。 
步骤A3：形成至少一部分位于沟槽1023内的嵌入式压应力层1024，如图1C所示。其中，嵌入式压应力层1024的材料包括镓掺杂的锗硅（SiGeGa）、砷镓掺杂的锗硅（SiGeGaAs）、镓砷掺杂的硅（SiAsGa）、或镓化硅（SiGa）中的至少一种。 
在本实施例中，为解决在硼掺杂的锗硅工艺中形成高浓度的Ge与高浓度的B相冲突的问题，可以采用镓（Ga）掺杂的锗硅（SiGeGa） 或砷镓（GaAs）掺杂的锗硅（SiGeGaAs）形成嵌入式压应力层1024。砷镓（GaAs）是III-V族化合物，Ga的原子序数比Ge的原子序数小1，As的原子序数比Ge大1。在砷镓（GaAs）掺杂的锗硅，即SiGeGaAs中，Ga和As均属于置换缺陷，占据Si原子本来的位置。由于Ga原子和As原子的尺寸均比Si原子大，因此，在Ga掺杂的锗硅（即，SiGeGa）的晶体之中，或GaAs掺杂的锗硅（即，SiGeGaAs）的晶体之中，可以产生像锗硅（SiGe）一样产生相似的压应力。同时，Ga是与硼（B）相似的典型的P型掺杂材料，As是与硼（B）相反的的典型的N型掺杂材料，通过控制SiGeGaAs中的Ga和As的比率，且保持SiGeGaAs中的Ga的比率高于As，或SiGeGa中Ga的含量，可以很好地降低扩展电阻和接触电阻。并且，在SiGeGaAs中，Ga浓度的提高并不会与Ge浓度的提高相冲突，在SiGeGa中，Ga浓度的提高也不会与Ge浓度的提高相冲突。因此，可以采用SiGeGaAs或SiGeGa作为PMOS器件的嵌入式压应力层，通过合理控制SiGeGaAs中Ga和As浓度与Ge浓度或SiGeGa中Ga和Ge的浓度，在提高压应力的同时尽可能的降低扩展电阻和接触电阻，提高PMOS器件的性能，进而提高整个半导体器件（例如SRAM）的性能。本申请的发明人发现，镓化硅（即，SiGa）以及镓砷掺杂的硅（即，SiAsGa）也具有与上述SiGeGaAs或SiGeGa相似的性能，可以用于形成PMOS器件的嵌入式压应力层。因此，本实施例的嵌入式压应力层1024可以采用SiGa、SiAsGa、SiGeGaAs或SiGeGa中的一种或两种以上的组合来实现。当然，嵌入式压应力层1024中还可以包括与SiGa、SiAsGa、SiGeGaAs或SiGeGa等的性能相似（指提高压应力的同时降低扩展电阻和接触电阻，且二者不冲突）的其他物质。 
与现有技术中的采用硼（B）掺杂的锗硅作为嵌入式压应力层的技术方案相比，本发明实施例可以在为PMOS器件的沟道区域提供足够的压应力的同时最大程度地减小扩展电阻和接触电阻，提高了半导体器件的性能。 
需要说明的是，在本实施例中，嵌入式压应力层1024中一般不再掺杂硼（B），以避免B的浓度与Ge的浓度之间的冲突。然而，在不影响Ge元素在嵌入式压应力层1024中的浓度要求，可以对PMOS 沟道施加足够的压应力的前提下，也可以在嵌入式压应力层1024掺杂一定的硼（B）。 
在本实施例中，形成嵌入式压应力层1024的方法可以采用外延生长法，而在外延生长工艺中，用作镓掺杂或砷掺杂的前驱气体可以为无机物，也可以为有机物。 
示例性地，用作镓掺杂的前驱气体为有机物，所述前驱气体包括GaH4、Ga2H6、GaCl4和GaF4中的至少一种。 
示例性地，用作镓掺杂的前驱气体为无机物，所述前驱气体包括Ga(OC2H5)4。 
其示例性地，用作砷掺杂的前驱气体为有机物，所述前驱气体包括AsH4、As2H6、AsCl4或AsF4中的至少一种。 
示例性地，用作砷掺杂的前驱气体为无机物，所述前驱气体包括As(OC2H5)4。 
在本实施例中，一般通过控制前驱气体中镓和砷的比率控制形成的嵌入式压应力层1024中镓和砷的比率。 
其中，嵌入式压应力层1024中镓或砷的掺杂浓度一般控制在原子百分比0%-50%。 
至此，完成了本发明实施例的半导体器件的制造方法的关键步骤的介绍。在步骤A3之后，本实施例的半导体器件的制造方法，还可以包括如下步骤： 
步骤A4：形成PMOS器件的主侧壁和NMOS器件的主侧壁； 
步骤A5：通过离子注入工艺形成PMOS器件的源极、漏极和NMOS器件的源极、漏极； 
步骤A6：形成位于PMOS器件的源极、漏极和NMOS器件的源极、漏极之上的金属硅化物，形成层间介电层，并形成PMOS器件的金属栅极以及NMOS器件的金属栅极； 
步骤A7：在所述层间介电层中形成接触孔； 
步骤A8：形成位于所述层间介电层之上的金属层和互连结构。 
其中，在步骤A1与A2之间、或步骤A3与A4之间，还可以包括：在NMOS区形成嵌入式碳硅层的步骤。 
上述步骤A4至A8以及在NMOS区形成嵌入式碳硅层的步骤，均可以采用现有技术中的各种常规方法来实现，在此对该各个步骤的具体实现方法不再赘述。 
本发明实施例的半导体器件的制造方法，通过在PMOS器件的沟道区域的两侧形成包括镓掺杂的锗硅（SiGeGa）、砷镓掺杂的锗硅（SiGeGaAs）、镓砷掺杂的硅（SiAsGa）或镓化硅（SiGa）中至少一种的嵌入式压应力层，可以在为PMOS器件的沟道区域提供足够的压应力的同时，最大程度地减小扩展电阻和接触电阻，提高半导体器件的性能。 
图2示出了本发明实施例提出的一种半导体器件的制造方法的一种典型流程图，用于简要示出该制造方法的典型流程。具体包括： 
步骤S101：提供包括半导体衬底（100）以及位于其上的PMOS器件的伪栅极（1021）和栅极间隙壁（1022）的前端器件； 
步骤S102：在所述半导体衬底（100）位于所述PMOS器件的栅极间隙壁（1022）两侧的部分之中形成沟槽（1023）； 
步骤S103：形成至少一部分位于所述沟槽（1023）内的嵌入式压应力层（1024），其中，所述嵌入式压应力层（1024）包括镓掺杂的锗硅、砷镓掺杂的锗硅、镓砷掺杂的硅、或镓化硅中的至少一种。 
实施例二 
本发明实施例二提供一种半导体器件，该半导体器件可以采用实施例一的半导体器件的制造方法进行制造。 
下面，参照图3来描述本发明实施例的半导体器件的结构。其中，图3为本发明实施例的一种半导体器件的示意性剖视图。 
如图3所示，本实施例的半导体器件包括半导体衬底100以及位于半导体衬底100上的PMOS器件，还包括位于PMOS器件的沟道区域两侧的至少一部分嵌入半导体衬底100的嵌入式压应力层1024；其中，嵌入式压应力层1024包括镓掺杂的锗硅（SiGeGa）、砷镓掺杂的锗硅（SiGeGaAs）、镓砷掺杂的硅（SiAsGa）或镓化硅（SiGa） 中的至少一种。 
示例性地，嵌入式压应力层1024中还掺杂有硼。 
示例性地，嵌入式压应力层1024中镓或砷的浓度为原子百分比0%-50%。 
本发明实施例的半导体器件，还可以包括NMOS器件，如图3所示。此外，该半导体器件还可以包括浅沟槽隔离、LDD等其他组件。本实施例的半导体器件，可以为SRAM、DRAM以及其他包括PMOS器件的集成电路。关于本实施例的半导体器件的具体结构等内容，可以参考实施例一所述的半导体器件的制造方法，此处不再一一赘述。 
本发明实施例的半导体器件，PMOS器件的沟道两侧具有包括镓掺杂的锗硅（SiGeGa）、砷镓掺杂的锗硅（SiGeGaAs）、镓砷掺杂的硅（SiAsGa）或镓化硅（SiGa）中至少一种的嵌入式压应力层，可以在为沟道区域提供足够压应力的同时最大程度地减小扩展电阻和接触电阻，因而相对于现有技术中的半导体器件，具有更好的性能。。 
实施例三 
本发明实施例提供一种电子装置，其使用了根据实施例一所述的半导体器件的制造方法制造的半导体器件，或使用了实施例二所述的半导体器件。由于使用了上述半导体器件，该电子装置同样具有上述半导体器件的优点，可以具有更好的性能。 
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备。 
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。 

Claims (13)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤S101：提供包括半导体衬底以及位于其上的PMOS器件的伪栅极和栅极间隙壁的前端器件；
步骤S102：在所述半导体衬底位于所述PMOS器件的栅极间隙壁两侧的部分之中形成沟槽；
步骤S103：形成至少一部分位于所述沟槽内的嵌入式压应力层，其中，所述嵌入式压应力层包括镓化硅、镓砷掺杂的硅、镓掺杂的锗硅、砷镓掺杂的锗硅中的至少一种。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，在所述嵌入式压应力层中还掺杂有硼。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，形成所述嵌入式压应力层的方法为外延生长法，在外延生长工艺中，用作镓掺杂或砷掺杂的前驱气体为无机物或有机物。
4.如权利要求3所述的半导体器件的制造方法，其特征在于，用作镓掺杂的前驱气体为有机物，所述前驱气体包括GaH4、Ga2H6、GaCl4和GaF4中的至少一种。
5.如权利要求3所述的半导体器件的制造方法，其特征在于，用作镓掺杂的前驱气体为无机物，所述前驱气体包括Ga(OC2H5)4。
6.如权利要求3所述的半导体器件的制造方法，其特征在于，用作砷掺杂的前驱气体为有机物，所述前驱气体包括AsH4、As2H6、AsCl4或AsF4中的至少一种。
7.如权利要求3所述的半导体器件的制造方法，其特征在于，用作砷掺杂的前驱气体为无机物，所述前驱气体包括As(OC2H5)4。
8.如权利要求3所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，通过控制前驱气体中镓和砷的比率控制形成的所述嵌入式压应力层中镓和砷的比率。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，所述嵌入式压应力层中镓或砷的浓度为原子百分比0%-50%。
10.一种半导体器件，其特征在于，包括半导体衬底以及位于所述半导体衬底上的PMOS器件，还包括位于所述PMOS器件的沟道区域两侧的至少一部分嵌入所述半导体衬底的嵌入式压应力层，其中，所述嵌入式压应力层包括镓化硅、镓砷掺杂的硅、镓掺杂的锗硅、砷镓掺杂的锗硅中的至少一种。
11.如权利要求10所述的半导体器件，其特征在于，所述嵌入式压应力层中还掺杂有硼。
12.如权利要求10所述的半导体器件，其特征在于，所述嵌入式压应力层中镓或砷的浓度为原子百分比0%-50%。
13.一种电子装置，其特征在于，包括权利要求10至12任一项所述的半导体器件。
CN201310616492.2A 2013-11-27 2013-11-27 一种半导体器件及其制造方法和电子装置 Active CN104681439B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310616492.2A CN104681439B (zh) 2013-11-27 2013-11-27 一种半导体器件及其制造方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310616492.2A CN104681439B (zh) 2013-11-27 2013-11-27 一种半导体器件及其制造方法和电子装置

Publications (2)

Publication Number Publication Date
CN104681439A true CN104681439A (zh) 2015-06-03
CN104681439B CN104681439B (zh) 2018-05-04

Family

ID=53316330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310616492.2A Active CN104681439B (zh) 2013-11-27 2013-11-27 一种半导体器件及其制造方法和电子装置

Country Status (1)

Country Link
CN (1) CN104681439B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799736B1 (en) 2016-07-20 2017-10-24 International Business Machines Corporation High acceptor level doping in silicon germanium
CN110752254A (zh) * 2019-10-25 2020-02-04 上海华力集成电路制造有限公司 一种应力沟道晶体管及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080220574A1 (en) * 2007-03-05 2008-09-11 United Microelectronics Corp. Method of fabricating semiconductor device
CN103066122A (zh) * 2011-10-20 2013-04-24 中国科学院微电子研究所 Mosfet及其制造方法
CN103377923A (zh) * 2012-04-28 2013-10-30 中芯国际集成电路制造(上海)有限公司 Mos晶体管及形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080220574A1 (en) * 2007-03-05 2008-09-11 United Microelectronics Corp. Method of fabricating semiconductor device
CN103066122A (zh) * 2011-10-20 2013-04-24 中国科学院微电子研究所 Mosfet及其制造方法
CN103377923A (zh) * 2012-04-28 2013-10-30 中芯国际集成电路制造(上海)有限公司 Mos晶体管及形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799736B1 (en) 2016-07-20 2017-10-24 International Business Machines Corporation High acceptor level doping in silicon germanium
US10361306B2 (en) 2016-07-20 2019-07-23 International Business Machines Corporation High acceptor level doping in silicon germanium
CN110752254A (zh) * 2019-10-25 2020-02-04 上海华力集成电路制造有限公司 一种应力沟道晶体管及其制造方法
CN110752254B (zh) * 2019-10-25 2023-09-19 上海华力集成电路制造有限公司 一种应力沟道晶体管及其制造方法

Also Published As

Publication number Publication date
CN104681439B (zh) 2018-05-04

Similar Documents

Publication Publication Date Title
CN101114673B (zh) 半导体器件及其制造方法
US20130234203A1 (en) Semiconductor Devices and Methods of Manufacture Thereof
CN101908543B (zh) 集成电路结构
CN104810396A (zh) 一种半导体器件及其制造方法
CN102157380B (zh) 制造半导体装置的方法
CN103904116B (zh) 金属氧化物半导体器件和制作方法
CN102214684A (zh) 一种具有悬空源漏的半导体结构及其形成方法
CN104752423A (zh) 一种半导体器件及其制造方法和电子装置
CN102184954A (zh) 应变Ge沟道器件及其形成方法
CN105448983A (zh) 一种半导体器件及其制造方法和电子装置
CN105097513A (zh) 一种半导体器件的制造方法、半导体器件和电子装置
CN102931058B (zh) 半导体结构的形成方法,pmos晶体管的形成方法
US9263345B2 (en) SOI transistors with improved source/drain structures with enhanced strain
CN104681439A (zh) 一种半导体器件及其制造方法和电子装置
CN102214685B (zh) 具有悬空源漏的半导体结构及其形成方法
CN106601677A (zh) 一种半导体器件及其制备方法、电子装置
CN104851911A (zh) 一种半导体器件及其制造方法和电子装置
CN102412156A (zh) 一种提高pmos器件中空穴迁移率的多晶硅栅附加样本填充方法
CN103681868A (zh) 带有源漏应变源的GeSn n沟道金属氧化物半导体场效应晶体管
CN102214683B (zh) 具有悬空源漏的半导体结构及其形成方法
CN102214681B (zh) 半导体结构及其形成方法
CN103000523B (zh) Pmos晶体管结构及其制造方法
CN102208440B (zh) 半导体结构及其形成方法
CN106816406A (zh) 一种半导体器件及其制造方法和电子装置
CN104658909A (zh) 一种半导体器件及其制造方法和电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant