CN106816406A - 一种半导体器件及其制造方法和电子装置 - Google Patents
一种半导体器件及其制造方法和电子装置 Download PDFInfo
- Publication number
- CN106816406A CN106816406A CN201510846048.9A CN201510846048A CN106816406A CN 106816406 A CN106816406 A CN 106816406A CN 201510846048 A CN201510846048 A CN 201510846048A CN 106816406 A CN106816406 A CN 106816406A
- Authority
- CN
- China
- Prior art keywords
- high tension
- tension apparatus
- region
- layer
- apparatus region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000009434 installation Methods 0.000 title claims abstract description 12
- 238000002955 isolation Methods 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000926 separation method Methods 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 117
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 239000011241 protective layer Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000011469 building brick Substances 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims 1
- 239000000126 substance Substances 0.000 abstract description 5
- 230000008901 benefit Effects 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 229940090044 injection Drugs 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该方法首先对有源区边角做圆滑处理，然后在高压器件区域和浅沟槽隔离结构靠近高压器件区域的部分形成衬垫氧化层，以及形成覆盖半导体衬底的隔离层，然后再去除高压器件区域中的衬垫氧化层和隔离层，这样在高压器件区域形成栅极氧化层时可以增加高压器件有源区边界的栅极氧化层厚度，而且有源区侧壁的隔离层可以抑制随后生长高压器件栅氧化层的热预算造成的掺杂元素扩散到有源区外部。该电子装置该电子装置包括上述的半导体器件，同样具有上述优点。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。
背景技术
在集成电路中通常包含多种器件，比如高压器件和低压器件，而对于高压器件通常使用较厚的栅极氧化层来维持较高的工作电压，但是高压器件的有源区角落/边界(active corner，即高压器件与诸如STI的隔离结构的边界)很难生长和平坦表面一样厚的氧化层。如图1所示，通常STI101会比有源区100高出一部分(图1中出于清楚的目的，尺寸进行了放大，不代表真实的STI相对有源区的尺寸)，这样有源区100与STI 101边界处形成夹角A，由于该角度的存在使得有源区边界区域较尖锐，当在有源区100形成栅极氧化层时，靠近边界处的氧化层厚度无法和平坦部分一样厚，而高压器件工作时高电场作用于有源区边界处容易引起栅氧化层的可靠性问题。为了克服该问题，可以通过增加栅极氧化层的厚度以提高栅极氧化层的可靠性，但是这会引入更多的热预算(thermal budget)，可能导致高压器件的稳定性和均匀性变差。
因此，为解决上述技术问题，有必要提出一种新的半导体器件及其制造方法。
发明内容
针对现有技术的不足，本发明提出一种半导体器件及其制造方法和电子装置，可以增加高压器件有源区边界的栅极氧化层厚度，且不会造成掺杂元素扩散到有源区外部。
本发明的一个实施例提供一种半导体器件的制造方法，所述方法包括：步骤S101：提供半导体衬底，在所述半导体衬底中形成有浅沟槽隔离结构，所述浅沟槽隔离结构将所述半导体衬底分为高压器件区域和非高压器件区域，且在所述半导体衬底上形成有垫氧化层和保护层；步骤S102：去除所述高压器件区域和浅沟槽隔离结构靠近所述高压器件区域的部分中的保护层，并对所述高压器件区域进行阈值电压调整离子注入；步骤S103：去除所述高压器件区域和浅沟槽隔离结构靠近所述高压器件区域的部分中的垫氧化层；步骤S104：对所述高压器件区域与浅沟槽隔离结构的边界区域进行圆滑处理，以使所述高压器件区域与浅沟槽隔离结构的边界区域光滑；步骤S105：在所述高压器件区域和浅沟槽隔离结构靠近所述高压器件区域的部分形成衬垫氧化层，以及形成覆盖所述半导体衬底的隔离层；步骤S106：去除所述高压器件区域中有源区的衬垫氧化层和隔离层；步骤S107：在所述高压器件区域形成栅极氧化层。
示例性地，所述步骤S104包括：步骤S1041：在所述高压器件区域和浅沟槽隔离结构靠近所述高压器件区域的部分形成牺牲氧化层；步骤S1042：去除所述牺牲氧化层。
示例性地，所述高压器件区域与浅沟槽隔离结构的边界区域的光滑度基于所述高压器件区域边界的露出量和所述牺牲氧化层的厚度进行优化。
示例性地，所述隔离层为硅层。
示例性地，所述硅层为非晶硅层或多晶硅层。
示例性地，所述硅层的厚度基于所述高压器件区域的栅极氧化层厚度确定。
本发明的另一个实施例提供一种半导体器件，所述半导体器件包括半导体衬底，在所述半导体衬底中形成有浅沟槽隔离结构，所述浅沟槽隔离结构将所述半导体衬底分为高压器件区域和非高压器件区域，所述非高压器件区域的栅极氧化层在平坦区域和边界区域的厚度均匀。
示例性地，所述非高压器件区域的栅极氧化层通过上述方法形成。
本发明的再一个实施例提供一种电子装置，包括上述半导体器件以及与所述半导体器件相连接的电子组件。
本发明的半导体器件制造方法，可以增加高压器件区域有源区边界的栅极氧化层厚度，而且有源区侧壁的隔离层可以抑制随后生长高压器件栅氧化层的高热预算造成的掺杂元素扩散到有源区外部。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1用于说明现有技术中高压器件有源区边界栅极氧化层较薄的原因；
图2示出根据本发明的一个实施例的半导体器件的制造方法的流程图；
图3A～图3H示出本发明一个实施例的半导体器件的制造方法依次实施各步骤所获得器件的剖面示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
本发明的半导体器件制造方法通过暴露高压器件区域的边界部分，并通过成形成牺牲氧化层和去除牺牲氧化层来使高压器件区域的边界部分光滑，即使高压器件区域与浅沟槽隔离结构的边界处圆滑，改变常规制造方法中由于浅沟槽隔离结构与高压器件区域的边界部分呈如图1所示的锐角而导致高压器件区域的栅极氧化层厚度在高压器件区域的边界部分薄于所要形成的栅极氧化层的厚度，或者说高压器件区域的栅极氧化层厚度在高压器件区域的边界部分薄于高压器件区域的平坦部分，从而克服由此引起的栅极氧化层可靠性降低的问题，同时通过在浅沟槽隔离结构靠近高压器件区域的部分形成衬垫氧化层和隔离层来防止由于之前进行阈值电压调整而注入的离子从高压器件有源区侧壁向外扩散，进而影响器件性能。
本发明提出的半导体器件制造方法，无需增加栅极氧化层的设计厚度即可增加高压器件区域有源区边界的栅极氧化层厚度，因此不带来更多的热预算，也就不会出现因热预算增加而导致器件伤害问题，并且由于在形成高压器件栅极氧化层的过程中，会在浅沟槽隔离结构靠近高压器件区域的部分形成衬垫氧化层和隔离层来防止由于之前进行阈值电压调整而注入的离子从高压器件区域向外扩散，进而影响器件性能。
下面结合具体实施例，描述本发明的优选实施方式。
实施例一
下面，参照图2以及图3A～图3H来具体描述本发明的一个实施例的一种半导体器件的制造方法。其中，图2示出根据本发明的一个实施例的半导体器件的制造方法的流程图，图3A～图3H为本发明的一个实施例的一种半导体器件的制造方法的相关步骤形成的结构的剖视图。
本发明实施例一的半导体器件的制造方法，包括如下步骤：
步骤S101：提供半导体衬底300，在所述半导体衬底300中形成用于形成浅沟槽隔离结构301，所述浅沟槽隔离结构301将所述半导体衬底分为高压器件区域A和非高压器件区域B，且在所述半导体衬底300上形成有垫氧化层(pad oxide)302和保护层303，形成的结构如图3A所示。
其中，半导体衬底300可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底300的构成材料选用单晶硅。
浅沟槽隔离结构301通过本领域常用方法形成，示例性性，沟槽301的形成包括下述步骤：在所述半导体衬底300上垫底氧化层，所述垫底氧化层示例性地为二氧化硅层，其通过热氧化法形成，厚度为作为后续氮化硅层的应力缓冲层；在所述垫底氧化层上形成氮化硅层，所述氮化硅层通过CVD方法形成，厚度为在后续STI隔离材料填充中保护有源区，并可作为后续CMP的阻挡层；刻蚀所述垫底氧化层和氮化硅层，即通过光刻技术图形化有源区，并通过合适的诸如干法刻蚀或湿法刻蚀的方法刻蚀所述垫底氧化层、氮化硅层以及半导体衬底形成沟槽；在所述沟槽的侧壁和底部上形成阻挡氧化层，用于防止后续STI隔离材料填填充中对半导体衬底300的污染；在所述沟槽中填充隔离材料，比如硅的氧化物以形成浅沟槽隔离结构301。
所述浅沟槽隔离结构301将所述半导体衬底分为高压器件区域A和非高压器件区域B，其中高压器件区域A为用于形成高压器件的有源区(active area)，非高压器件区域B为用于形成非高压器件的有源区，图3A中示意性画出一个被STI分隔的高压器件区域A和非高压器件区域B，实际上其可以包括多个STI以及相应的高压器件区域A和非高压器件区域B。
垫氧化层(pad oxide)302示例性地为二氧化硅层，其通过热氧化法、CVD、ALD等方法形成，厚度为作为后续保护层的应力缓冲层和离子注入的保护层。
保护层303示例性地位氮化硅层，所述氮化硅层通过CVD方法形成，厚度为在形成高压器件区域的栅极氧化层的过程中保护非高压器件区域B。
步骤S402：去除所述高压器件区域A和浅沟槽隔离结构301靠近所述高压器件区A的部分中的保护层303，形成的结构如图3B所示，并对所述高压器件区域A进行阈值电压调整离子注入。
示例性地，去除所述高压器件区域A和浅沟槽隔离结构301靠近所述高压器件区A的部分中的保护层303可以通过本领域常用的光刻刻蚀方法去除，比如如图3B所示，在半导体衬底300上形成光刻胶层304，通过曝光和显影使所述高压器件区域A和浅沟槽隔离结构301靠近所述高压器件区A的部分中的保护层303露出，然后以光刻胶层304为掩膜通过合适的干法或湿法刻蚀去除所述高压器件区域A和浅沟槽隔离结构301靠近所述高压器件区A的部分中的保护层303。
当去除所述高压器件区域A和浅沟槽隔离结构301靠近所述高压器件区A的部分中的保护层303后，以光刻胶层304为掩膜进行离子注入，在本实施中进行阈值电压调整离子注入中注入离子为诸如B、BF2、Ph等。其注入剂量和注入能量根据高压器件的设计要求确定，在此不再赘述。
当完成离子注入后，通过本领域常用的方法，比如灰化法去除以光刻胶层304。
步骤S403：去除所述高压器件区域A和浅沟槽隔离结构301靠近所述高压器件区域A的部分中的垫氧化层302，形成的结构如图3C所示。
示例性，在本实施中以保护层303为掩膜，通过湿法，比如DHF等去除所述高压器件区域A和浅沟槽隔离结构301靠近所述高压器件区域A的部分中的垫氧化层302，且由于在本实施例中STI 301中的隔离材料和垫氧化层302均为硅的氧化物，因而在去除所述高压器件区域A和浅沟槽隔离结构301靠近所述高压器件区域A的部分中的垫氧化层302时，也会去除STI 301中的一部分隔离材料，形成的结构如图3C所示。
步骤S404：对所述高压器件区域A与浅沟槽隔离结构301的边界区域进行圆滑处理，以使所述高压器件区域A与浅沟槽隔离结构301的边界区域光滑。
示例性地，在本实施例中所述步骤S104通过下述步骤完成：
步骤S1041：在所述高压器件区域A和浅沟槽隔离结构301靠近所述高压器件区域A的部分形成牺牲氧化层305，形成的结构如图3D所示。牺牲氧化层305可以通过热氧化法形成，牺牲氧化层305的厚度示例性地位
步骤S1042：去除所述牺牲氧化层305，形成的结构如图3E所示。
通过形成牺牲氧化层305可以使所述高压器件区域A与浅沟槽隔离结构301的边界区域光滑，比如通过热氧化法形成牺牲氧化层305，在形成过程中高压器件区域A与浅沟槽隔离结构301的边界中的硅逐步转变为硅的氧化物，同时高压器件区域A与浅沟槽隔离结构301的边界由尖锐形状逐步变为光滑或圆滑形状。此后，通过去除牺牲氧化层305即可得到光滑的高压器件区域A与浅沟槽隔离结构301的边界区域，如图3E所示中C区域所示，与图3C中的C区域相比，其由尖锐形状转变为光滑/圆滑形状。
需要说明的是，在本实施例中，出于简便目的，在图3C中并未示出光滑的高压器件区域A与浅沟槽隔离结构301的边界区域，但其并不影响本领域技术人员对本发明的理解。
进一步地，所述高压器件区域A与浅沟槽隔离结构301的边界区域光滑度可以通过调整所述高压器件区域A边界的露出量和所述牺牲氧化层305的厚度来进行优化，比如当需要较大的光滑度时，可使所述高压器件区域A与浅沟槽隔离结构301的边界区域暴露的部分更多，且形成的牺牲氧化层厚度较厚。反之，则使所述高压器件区域A与浅沟槽隔离结构301的边界区域暴露的部分较少，且形成的牺牲氧化层厚度较薄。
步骤S105：在所述高压器件区域A和浅沟槽隔离结构301靠近所述高压器件区域A的部分形成衬垫氧化层306，以及形成覆盖所述半导体衬底的隔离层307，形成的结构如图3F所示。
在本实施中，衬垫氧化层(liner oxide)306作为后续去除隔离层时的刻蚀停止层。其通过热氧化法形成，厚度较薄，示例性地为
隔离层307为非晶硅层或多晶硅层，其通过PVD、CVD、ALD等常用方法形成，在此不再赘述。
示例性地，隔离层307的厚度基于所述高压器件区域A的栅极氧化层厚度确定。即在后续形成栅极氧化层时通过热氧化法形成生长，这样只要隔离层307厚度设置适当，即可在栅极氧化层热氧化法生长过程中完全消耗掉，使浅沟槽隔离结构301中不存在非晶硅层或多晶硅层，而只是诸如硅的氧化物的隔离材料。
在本实施例中，通过在衬垫氧化层(liner oxide)306上形成隔离层307，从而可以防止高压器件区域中注入的诸如硼的离子由于STI301在前述牺牲氧化层形成或去除过程中，STI 301靠近高压器件区域A的部分被去除，而使高压器件区域A靠近STI 301的部分暴露，从而导致注入离子在随后高温栅氧化层生长时容易向外扩散的问题。
步骤S106：去除所述高压器件区域A中有源区的衬垫氧化层306和隔离层307，形成的结构如图3G所示。
在本实施中，所述高压器件区域A中的衬垫氧化层306和隔离层307可以通过本领域常用的光刻、刻蚀方法去除。示例性，如图3G所示，在半导体衬底300上形成光刻胶层308，通过曝光和显影使所述高压器件区域A中的衬垫氧化层306和隔离层307露出，然后以光刻胶层304为掩膜通过合适的干法或湿法刻蚀去除所述高压器件区域A中的衬垫氧化层306和隔离层307。
当去除所述高压器件区域A中的衬垫氧化层306和隔离层307后，通过本领域常用的方法，比如灰化法去除以光刻胶层308。
步骤S107：在所述高压器件区域A形成栅极氧化层309，形成的结构如图3H所示。
在本实施例中通过热氧化法和/或CVD法形成高压器件区域A的栅极氧化层309，其厚度根据高压器件的设计要求确定。在本实施中，由于高压器件区域A与浅沟槽隔离结构301的边界变得圆滑/光滑，因而在形成栅极氧化层309时，在高压器件区域A与浅沟槽隔离结构301的边界处于高压器件区域A的平坦处所形成的栅极氧化层309的厚度一致，这样可以防止由于高压器件区域A与浅沟槽隔离结构301的边界处的栅极氧化层厚度较薄而使可靠性下降。
至此完成了本实施半导体器件的所有步骤，可以理解的是，在上述步骤之前、之中或之后还可以包括其它步骤。比如去除非高压区域B上方的栅极氧化层、保护层和垫氧化层的步骤，在非高压区域B中形成栅极氧化层的步骤，以及形成源漏的步骤等等，其都包括在本发明的范围内。
本实施的半导体器件制造方法，无需增加栅极氧化层的设计厚度即可增加高压器件区域有源区边界的栅极氧化层厚度，因此不带来更多的热预算，也就不会出现因热预算增加而影响器件稳定性和均匀性的问题，并且由于在形成高压器件栅极氧化层的过程中，会在浅沟槽隔离结构靠近高压器件区域的部分形成隔离层来防止由于之前进行阈值电压调整而注入的离子从高压器件区域向外扩散，进而提高器件可靠性。
实施例二
本发明的另一个实施例提供一种半导体器件，其可以采用如上所述的方法制备。本发明实施例的包括半导体衬底，在所述半导体衬底中形成有浅沟槽隔离结构，所述浅沟槽隔离结构将所述半导体衬底分为高压器件区域和非高压器件区域，所述非高压器件区域的栅极氧化层在平坦区域和有源区边界区域的厚度均匀。
本实施例半导体器件，在高压器件区域与浅沟槽隔离结构的边界处于高压器件区域的平坦处所形成的栅极氧化层的厚度接近一致，这样可以防止由于高压器件区域与浅沟槽隔离结构的边界处的栅极氧化层厚度较薄而使可靠性下降。
实施例三
本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件为根据上述的半导体器件的制造方法所制得的半导体器件，或者为如上所述的半导体器件。
其中，该电子组件，可以为分立器件、集成电路等任何电子组件。
示例性地，所述半导体器件包括半导体衬底，所述半导体衬底中形成有浅沟槽隔离结构，所述浅沟槽隔离结构将所述半导体衬底分为高压器件区域和非高压器件区域，所述非高压器件区域的栅极氧化层在平坦区域和有源区边界区域的厚度均匀。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
本发明实施例的电子装置，由于使用了上述的半导体器件，因而同样具有上述优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (9)
1.一种半导体器件的制造方法，其特征在于，包括：
步骤S101：提供半导体衬底，在所述半导体衬底中形成有浅沟槽隔离结构，所述浅沟槽隔离结构将所述半导体衬底分为高压器件区域和非高压器件区域，且在所述半导体衬底上形成有垫氧化层和保护层；
步骤S102：去除所述高压器件区域和浅沟槽隔离结构靠近所述高压器件区域的部分中的保护层，并对所述高压器件区域进行阈值电压调整离子注入；
步骤S103：去除所述高压器件区域和浅沟槽隔离结构靠近所述高压器件区域的部分中的垫氧化层；
步骤S104：对所述高压器件区域与浅沟槽隔离结构的边界区域进行圆滑处理，以使所述高压器件区域与浅沟槽隔离结构的边界区域光滑；
步骤S105：在所述高压器件区域和浅沟槽隔离结构靠近所述高压器件区域的部分形成衬垫氧化层，以及形成覆盖所述半导体衬底的隔离层；
步骤S106：去除所述高压器件区域中有源区上的衬垫氧化层和隔离层；
步骤S107：在所述高压器件区域形成栅极氧化层。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S104包括：
步骤S1041：在所述高压器件区域和浅沟槽隔离结构靠近所述高压器件区域的部分形成牺牲氧化层；
步骤S1042：去除所述牺牲氧化层。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述高压器件区域与浅沟槽隔离结构的边界区域的光滑度基于所述高压器件区域边界的露出量和所述牺牲氧化层的厚度进行优化。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述隔离层为硅层。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，所述硅层为非晶硅层或多晶硅层。
6.如权利要求4或5所述的半导体器件的制造方法，其特征在于，所述硅层的厚度基于所述高压器件区域的栅极氧化层厚度确定。
7.一种半导体器件，其特征在于，所述半导体器件包括半导体衬底，在所述半导体衬底中形成有浅沟槽隔离结构，所述浅沟槽隔离结构将所述半导体衬底分为高压器件区域和非高压器件区域，所述非高压器件区域的栅极氧化层在平坦区域和边界区域的厚度均匀。
8.如权利要求7所述的半导体器件，其特征在于，所述非高压器件区域的栅极氧化层通过如权利要求1-6之一的方法形成。
9.一种电子装置，其特征在于，包括如权利要求7或8所述的半导体器件以及与所述半导体器件相连接的电子组件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510846048.9A CN106816406B (zh) | 2015-11-27 | 2015-11-27 | 一种半导体器件及其制造方法和电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510846048.9A CN106816406B (zh) | 2015-11-27 | 2015-11-27 | 一种半导体器件及其制造方法和电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106816406A true CN106816406A (zh) | 2017-06-09 |
| CN106816406B CN106816406B (zh) | 2019-12-24 |
Family
ID=59102795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510846048.9A Active CN106816406B (zh) | 2015-11-27 | 2015-11-27 | 一种半导体器件及其制造方法和电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106816406B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110993559A (zh) * | 2019-12-23 | 2020-04-10 | 上海华力微电子有限公司 | 半导体器件的形成方法 |
| CN111987044A (zh) * | 2019-05-21 | 2020-11-24 | 无锡华润微电子有限公司 | 半导体器件的制造方法及半导体器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060148197A1 (en) * | 2004-12-30 | 2006-07-06 | Chia-Wei Wu | Method for forming shallow trench isolation with rounded corners by using a clean process |
| CN101383325A (zh) * | 2007-09-07 | 2009-03-11 | 东部高科股份有限公司 | 半导体器件及其制造方法 |
| CN102569159A (zh) * | 2010-12-21 | 2012-07-11 | 无锡华润上华半导体有限公司 | 高压半导体器件制造方法 |
-
2015
- 2015-11-27 CN CN201510846048.9A patent/CN106816406B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060148197A1 (en) * | 2004-12-30 | 2006-07-06 | Chia-Wei Wu | Method for forming shallow trench isolation with rounded corners by using a clean process |
| CN101383325A (zh) * | 2007-09-07 | 2009-03-11 | 东部高科股份有限公司 | 半导体器件及其制造方法 |
| CN102569159A (zh) * | 2010-12-21 | 2012-07-11 | 无锡华润上华半导体有限公司 | 高压半导体器件制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111987044A (zh) * | 2019-05-21 | 2020-11-24 | 无锡华润微电子有限公司 | 半导体器件的制造方法及半导体器件 |
| CN111987044B (zh) * | 2019-05-21 | 2023-12-01 | 无锡华润微电子有限公司 | 半导体器件的制造方法及半导体器件 |
| CN110993559A (zh) * | 2019-12-23 | 2020-04-10 | 上海华力微电子有限公司 | 半导体器件的形成方法 |
| CN110993559B (zh) * | 2019-12-23 | 2023-08-18 | 上海华力微电子有限公司 | 半导体器件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106816406B (zh) | 2019-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8513106B2 (en) | Pseudo butted junction structure for back plane connection | |
| CN103871893A (zh) | 具有超陡逆行阱的体鳍片fet及其制造方法 | |
| CN106158831B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN109300789A (zh) | 半导体结构及其形成方法 | |
| TW201539667A (zh) | 通過矽磊晶提升性能 | |
| CN104576501B (zh) | 一种半导体器件及其制造方法 | |
| CN1971945A (zh) | Fet器件及其制造方法 | |
| CN106816406A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN106601688A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| US9112012B2 (en) | Transistor device and fabrication method | |
| CN106328505B (zh) | 半导体结构的形成方法 | |
| WO2016124110A1 (zh) | 半导体器件及其制造方法、电子装置 | |
| CN108695158A (zh) | 一种半导体器件及其制造方法 | |
| CN103794501B (zh) | 晶体管及其形成方法 | |
| CN107799472B (zh) | 一种半导体器件的制造方法 | |
| CN106601686B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN109979993A (zh) | 高压mos器件及其制作方法、电子装置 | |
| CN106328590A (zh) | Nmos器件及其集成工艺方法 | |
| CN107170704A (zh) | 半导体结构及其形成方法 | |
| CN107919368B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN107275400A (zh) | 半导体结构及其形成方法 | |
| CN106601620B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105990151A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601675A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN107564817B (zh) | 一种FinFET器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |