CN102931058A - 半导体结构的形成方法，pmos晶体管的形成方法 - Google Patents
半导体结构的形成方法，pmos晶体管的形成方法 Download PDFInfo
- Publication number
- CN102931058A CN102931058A CN2011102263474A CN201110226347A CN102931058A CN 102931058 A CN102931058 A CN 102931058A CN 2011102263474 A CN2011102263474 A CN 2011102263474A CN 201110226347 A CN201110226347 A CN 201110226347A CN 102931058 A CN102931058 A CN 102931058A
- Authority
- CN
- China
- Prior art keywords
- sige
- germanium
- source gas
- flow
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体结构形成方法，以及一种PMOS晶体管形成方法，本发明所提供的PMOS晶体管形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有栅极结构，所述栅极结构两侧的半导体衬底内形成有凹槽；在所述凹槽表面形成硅锗种子层；形成所述硅锗种子层后，将锗源气体和选择性气体的流量同步逐渐增加，直至形成第一硅锗渐变层；在所述第一硅锗渐变层表面形成硅锗体层，且所述硅锗体层表面低于半导体衬底表面，或者与所述半导体衬底表面齐平，并在栅极结构两侧的硅锗体层内分别形成源、漏极。利用本发明可以提高PMOS晶体管的性能。
Description
技术领域
本发明涉及半导体领域，特别涉及一种半导体结构的形成方法，一种PMOS晶体管的形成方法。
背景技术
现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子(NMOS晶体管中的电子，PMOS晶体管中的空穴)迁移率，进而提高驱动电流，以此极大地提高MOS晶体管的性能。
目前，采用嵌入式锗硅(Embedded GeSi)技术，即在需要形成源区和漏区的区域先形成锗硅材料，然后再进行掺杂形成PMOS晶体管的源区和漏区；形成所述锗硅材料是为了引入硅和锗硅(SiGe)之间晶格失配形成的压应力，以提高PMOS晶体管的性能。
在专利号US7569443的美国专利中公开了一种在PMOS晶体管的源、漏区形成外延硅锗源、漏区的方法，包括：提供半导体衬底，所述半导体衬底表面形成有栅极结构；然后在栅极结构两侧形成凹槽，并在所述凹槽内外延形成硅锗层，并对所述硅锗层进行p型掺杂以形成PMOS晶体管的源漏区。
因为在形成源、漏区之后，会进行高温处理以激活掺杂离子，为了防止由于源、漏区的掺杂离子扩散到半导体衬底中而引起源、漏区电阻率发生偏移，一般会先在所述栅极结构两侧的凹槽底部形成一层硅锗种子层；然后在所述硅锗种子层表面形成硅锗体层，所述硅锗体层的锗含量高于硅锗种子层中的锗含量；再在所述硅锗体层表面形成硅锗覆盖层或硅覆盖层，所述硅锗覆盖层或硅覆盖层用于提供后续在源、漏表面形成的金属硅化物层的硅源。
但是，随着器件小型化的发展趋势和对器件性能的要求的不断提高，所述硅锗体层中锗的含量越来越高，这样就会导致硅锗种子层中的锗含量和硅锗体层中锗含量的偏差越来越大，并因此导致硅锗体层发生错位。硅锗体层发生错位会导致硅锗体层的应力释放，从而不能对沟道区产生压应力，以至于不能增加沟道区空穴的迁移率。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，以及一种PMOS晶体管的形成方法，以解决现有PMOS晶体管中硅锗体层发生错位的问题。
为解决上述问题，本发明提供一种半导体结构形成方法，包括：提供半导体衬底，所述半导体衬底内具有凹槽；在所述凹槽底部形成第一硅锗层；在形成所述第一硅锗层后，将锗源气体的流量和选择性气体的流量同步逐渐增加，直至形成第一硅锗渐变层；在所述第一硅锗渐变层表面形成第二硅锗层。
可选地，所述第一硅锗层的锗含量小于第二硅锗层的锗含量。
可选地，所述第一硅锗渐变层的形成工艺为温度600-1100摄氏度，压强1-500Torr，硅源气体为SiH4或SiH2Cl2，锗源气体为GeH4，选择性气体为HCl或氯气，工艺气体还包括H2，其中，H2的流量是0.1slm-50slm，硅源气体、锗源气体、硼源气体、选择性气体中任意一种的流量是1sccm-1000sccm，锗源气体的流量和选择性气体的流量逐渐增加。
可选地，所述第一硅锗渐变层的锗含量沿第一硅锗层到第二硅锗层的方向逐渐增加。
本发明还提供一种PMOS晶体管形成方法，包括：
提供半导体衬底，所述半导体衬底表面形成有栅极结构，所述栅极结构两侧的半导体衬底内形成有凹槽；
在所述凹槽表面形成硅锗种子层；
形成所述硅锗种子层后，将锗源气体和选择性气体的流量同步逐渐增加，直至形成第一硅锗渐变层；
在所述第一硅锗渐变层表面形成硅锗体层，且所述硅锗体层表面低于半导体衬底表面，或者与所述半导体衬底表面齐平，并在栅极结构两侧硅锗体层内分别形成源、漏极。
可选地，所述硅锗种子层的锗含量小于硅锗体层的锗含量。
可选地，所述第一硅锗渐变层的锗含量沿硅锗种子层到硅锗体层的方向逐渐增加。
可选地，还包括：在形成所述硅锗体层之后，逐渐减小锗源气体和选择性气体的流量，直至在所述硅锗体层表面形成第二硅锗渐变层。
可选地，还包括：在所述第二硅锗渐变层表面形成覆盖层。
可选地，在硅锗体层形成之后，还包括：在所述硅锗体层表面形成覆盖层。
可选地，所述覆盖层的材料是硅锗，所述覆盖层中的锗含量小于硅锗体层中锗含量。
可选地，所述覆盖层的材料是硅。
可选地，所述第一硅锗渐变层的形成工艺为温度600-1100摄氏度，压强1-500Torr，硅源气体为SiH4或SiH2Cl2，锗源气体为GeH4，选择性气体为HCl或氯气，工艺气体还包括H2，其中，H2的流量是0.1slm-50slm，硅源气体、锗源气体、硼源气体、选择性气体中任意一种的流量是1sccm-1000sccm，锗源气体的流量和选择性气体的流量逐渐增加。
可选地，所述工艺气体还包括硼源气体，所述硼源气体为B2H6、BH3、BCl3中的任意一种，所述硼源气体的流量是1sccm-1000sccm。
可选地，所述第一硅锗渐变层的厚度是10-200埃。
可选地，所述硅锗体层的形成工艺为，温度600-1100摄氏度，压强1-500torr，硅源气体为SiH4或SiH2Cl2，锗源气体为GeH4，硼源气体为B2H6、BH3、BCl3中的任意一种，工艺气体还包括H2和选择性气体，选择性气体是氯气或HCl，H2的流量是0.1slm-50slm，硅源气体、锗源气体、硼源气体、选择性气体中任意一种的流量是1sccm-1000sccm。
与现有技术相比，本发明的技术方法具有以下优点：在硅锗种子层与硅锗体层之间形成第一硅锗渐变层，在形成所述第一硅锗渐变层的过程中，工艺气体中锗源气体的流量与选择性气体的流量逐渐增加，因为选择性气体流量与锗源气体的流量匹配提高了所形成的PMOS晶体管的性能；
进一步，在本发明的实施例中，在形成所述硅锗体层之后，逐步减小工艺气体中锗源气体和选择性气体的流量，形成锗含量沿从硅锗体层到覆盖层的方向减小的第二硅锗渐变层，避免了在形成所述第二硅锗渐变层的过程中，因为锗源气体流量与选择性气体的流量不匹配问题，而造成所形成第二硅锗渐变层、甚至前面步骤中形成的硅锗体层被刻蚀，从而进一步提高了PMOS晶体管的性能。
附图说明
图1是本发明的实施例所提供的PMOS晶体管形成方法的流程示意图；
图2至图5，图10是本发明第一实施例所提供的PMOS晶体管形成过程的剖面结构示意图；
图6至图9是本发明的实施例中锗源气体和选择性气体的流量增加方式的示例性的示意图；
图11是本发明第二实施例所提供的PMOS晶体管形成过程的剖面结构示意图。
具体实施方式
由背景得知，现有的PMOS晶体管中，为了增加空穴在沟道区的迁移率，会通过嵌入式锗硅技术在需要形成源区和漏区的区域形成锗硅材料层，以形成外延的硅锗源、漏区，但是构成硅锗源、漏区的硅锗体层会发生错位。
发明人针对上述问题进行研究，认为硅锗体层发生错位，是因为硅锗体层中的锗含量与毗邻的硅锗种子层和/或覆盖层中锗的含量(比如原子百分比含量)相差过大，而锗原子的半径要大于硅原子的半径，所以引起界面处晶格不匹配并造成错位，针对这一现象，发明人在形成硅锗种子层后，逐渐减小工艺气体中的锗源气体的流量，以在硅锗种子层表面形成锗含量沿从硅锗种子层到硅锗体层的方向逐渐增加的第一硅锗渐变层，以避免因为硅锗种子层和硅锗体层界面处晶格不匹配而造成错位。
但是在实际工艺中却发现，采用上述方法形成第一硅锗渐变层会使凹槽的形状发生变化，并且所形成的位于凹槽内的硅锗种子层、第一硅锗渐变层以及硅锗体层的质量都不够好，造成所形成的PMOS晶体管的性能不够好。
发明人经过进一步研究认为，所述凹槽的形状发生变化是因为在形成所述第一硅锗渐变层的过程中，锗源气体的流量逐渐增加，而选择性气体的流量保持不变，造成锗源气体与选择性气体的流量不匹配，过多的选择性气体会刻蚀前面步骤所形成的硅锗种子层以及第一硅锗渐变层，从而影响硅锗种子层以及第一硅锗渐变层的质量，并且刻蚀后的表面不光滑，不利于后续工艺中形成高质量的硅锗体层；选择性气体甚至会刻蚀凹槽，使凹槽的形貌发生变化，并因此使后续形成的源漏区的形貌发生变化，造成所形成的PMOS晶体管的性能不够好。
同样的道理，在形成第二硅锗渐变层的过程中，锗源气体的流量逐渐减小，选择性气体的流量不变也会导致锗源气体的流量与选择性气体的流量不匹配，如果选择性气体过多会对所形成的第二硅锗渐变层，以及前面步骤中形成的硅锗体层造成刻蚀，甚至也会刻蚀硅锗种子层、以及凹槽侧壁等，从而影响硅锗体层以及第二硅锗渐变层的质量，并且不利于形成高质量的覆盖层。
针对上述原因，发明人在本发明中提出一种半导体结构形成方法，以及一种PMOS晶体管的形成方法。
本发明的实施例所提供的半导体结构形成方法包括：提供半导体衬底，所述半导体衬底内具有凹槽；在所述凹槽表面形成第一硅锗层；在形成所述第一硅锗层后，将锗源气体的流量和选择性气体的流量同步逐渐增加，直至形成第一硅锗渐变层；在所述第一硅锗渐变层表面形成第二硅锗层。
图1是本发明的第一实施例所提供的PMOS晶体管的形成方法的流程示意图，包括：
步骤S101，提供半导体衬底，所述半导体衬底表面形成有栅极结构，所述栅极结构两侧的半导体衬底内形成有凹槽；
步骤S102，在所述凹槽表面形成硅锗种子层；
步骤S103，形成所述硅锗种子层后，将锗源气体和选择性气体的流量同步逐渐增加，直至形成第一硅锗渐变层；
步骤S104，在所述第一硅锗渐变层表面形成硅锗体层，且所述硅锗体层表面低于半导体衬底表面，或者与所述半导体衬底表面齐平，并在栅极结构两侧硅锗体层内分别形成源、漏极。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和实施例对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
第一实施例
参考图2，提供半导体衬底100，所述半导体衬底100表面形成有栅极结构120，所述栅极结构120两侧半导体衬底100内形成有凹槽110。
所述栅极结构120包括栅介质层(未标示)和位于所述栅介质层表面的栅电极层(未标示)。所述衬底100可以是硅、锗硅、绝缘体上硅等，所述衬底100包含隔离结构(未标示)，所述隔离结构可以是氧化硅浅凹槽隔离结构，所述隔离结构用于隔离半导体衬底100表面所形成的器件。栅介质层的材料可以是氧化硅或氧化铪等高k介质材料，栅极的材料可以是掺杂多晶硅、金属、金属硅化物或其他导电材料。所述栅极结构120还可以包括侧墙结构(未标示)。
形成所述位于所述栅极结构两侧的凹槽110的步骤可以是，在所述半导体衬底表面形成硬掩膜层，所述硬掩膜层具有与后续形成的凹槽的位置及宽度对应的开口，然后沿所述开口刻蚀半导体衬底，形成凹槽110，所形成的凹槽的形状可以是U型、方形，或者∑(sigma)。因为在栅极结构两侧形成凹槽的工艺已为本领域技术人员所熟知，在此不再详述。
参考图3，在所述凹槽110表面形成硅锗种子层130。
第一，因为在形成源、漏区之后，会进行高温处理以激活掺杂离子，为了防止由于源、漏区的掺杂离子扩散到半导体衬底100中而引起源、漏区电阻率发生偏移，先在所述栅极结构120两侧的凹槽的底部形成一层硅锗种子层130，所述硅锗种子层130可以起到防止源、漏区的掺杂离子向半导体衬底100扩散的作用。
第二，所述硅锗种子层130的材料是硅锗，如果直接在凹槽表面形成锗含量比较高的硅锗体层，会因为锗的晶格常数远大于硅的晶格常数，而造成晶格不匹配，影响到硅锗体层与半导体衬底100之间的晶格匹配，并且可能会导致硅锗体层的应力释放，所以在硅锗体层与半导体衬底100之间形成锗含量比较低的硅锗种子层130。
第三，在采用刻蚀工艺形成所述凹槽110后，凹槽110的表面受到损伤，硅锗种子层130可以修复凹槽110表面的损伤，并得到光滑的凹槽110表面。
在本实施例中，所述硅锗种子层130采用外延沉积工艺形成。根据工艺需要，可以通过控制工艺参数，使得所述硅锗种子层130只形成在凹槽110的底部；也可以使所述硅锗种子层130同时形成在凹槽的底部和侧壁。所述硅锗种子层130不会形成在栅极结构表面，也不会形成在半导体衬底100表面。
本实施例中，所述硅锗种子层130的厚度是10-200埃。
本实施例中的硅锗种子层130相当于本发明的实施例所提供的半导体结构形成方法中的第一硅锗层。
参考图4，形成所述硅锗种子层130后，将锗源气体和选择性气体的流量同步逐渐增加，直至形成第一硅锗渐变层140。
本实施例中，所述第一硅锗渐变层140的形成工艺为选择性外延沉积工艺，温度600-1100摄氏度，压强1-500Torr。硅源气体为SiH4或SiH2Cl2，锗源气体为GeH4，工艺气体还包括H2和选择性气体，其中H2是载体气体，选择性气体是HCl或者氯气，用于增加沉积的选择性。其中，H2的流量是0.1slm-50slm，硅源气体、锗源气体、硼源气体、选择性气体中任意一种的流量是lsccm-1000sccm。
在本实施例中，在形成所述第一硅锗渐变层140的工艺中，锗源气体的流量逐渐增加，目的是使形成的第一硅锗渐变层140中锗的含量沿着从所述硅锗种子层130到后续形成的硅锗体层的方向逐渐增加；在形成第一硅锗渐变层140之后，锗源气体的流量开始固定，开始形成硅锗体层。
在形成第一硅锗渐变层140的过程中，如果选择性气体的流量过大而与锗源气体的流量不匹配，过多的选择性气体会刻蚀所形成的第一硅锗渐变层140，以及前面步骤中所形成的硅锗种子层130，甚至是凹槽，所述刻蚀会降低第一硅锗渐变层140的质量，还会使得第一硅锗渐变层140的表面很粗糙，不利于后续形成高质量的硅锗体层，甚至所述刻蚀还会使凹槽的形貌发生变化，以至于后续形成的源、漏极的形貌不符合工艺的需要；如果所述选择性气体的流量过小而与锗源气体的流量不匹配，会使得所形成的第一硅锗渐变层140的外延选择性不好。
针对上述问题，在本实施例中，在形成第一硅锗渐变层140的过程中，所述选择性气体的流量也同步逐渐增加，并且使锗源气体的流量与选择性气体的流量保持一个最佳比值，或进行微小的调节，而其他工艺气体的流量基本保持不变，锗源气体和选择性气体在所有工艺气体中占的比例也逐渐增加，以使形成第一硅锗渐变层140的速度稳定，在保证第一硅锗渐变层140生长的外延选择性的同时，避免选择性气体刻蚀第一硅锗渐变层140。
在一个实施例中，所述锗源气体的流量与选择性气体的流量的比值是1：4。在其他实施例中，还可以根据工艺的需要，调节锗源气体的流量与选择性气体的流量的比值。
在本发明的其他实施例中，在形成所述第一硅锗渐变层140的过程中，还可以通入硼源气体，硼源气体为B2H6、BH3以及BCl3中的任意一种，硼源气体的流量是1sccm-1000sccm。硼源气体的流量也可以与锗源气体和选择性气体一样，逐渐增加。选择性气体的流量可以根据硼源气体的流量进行微调。
在本发明的实施例中，在形成第一硅锗渐变层140的工艺中，工艺气体中的锗源气体的流量逐渐增加，所以所形成的第一硅锗渐变层140中锗的含量沿着图4中箭头所示的生长方向(即从硅锗种子层130到后续形成的硅锗体层的方向)逐渐增加。通过这种方法，所述第一硅锗渐变层140中锗的含量从硅锗种子层130到后续形成的硅锗体层逐渐增加，所以避免了因为晶格的不匹配而造成硅锗种子层130与后续形成的硅锗体层发生错位，所形成的第一硅锗渐变层140的厚度可以根据工艺需要进行调整，只需要提供足够的缓冲，避免硅锗体层错位即可。
本领域技术人员应当明白，形成所述第一硅锗渐变层是为了避免硅锗种子层和硅锗体层界面处晶格不匹配而造成错位，所以所述第一硅锗渐变层的作用是避免从硅锗种子层到硅锗体层发生锗含量突然有较大幅度的增加，比如锗含量突然增加10％以上。为了实现上述目的，所述第一硅锗渐变层中锗的含量整体上是增加的趋势即可，所述第一硅锗渐变层中锗含量沿从硅锗种子层到硅锗体层可以是呈直线增加，也可以是呈曲线增加，甚至在增加的过程中会有一个沿时间的缓慢下降。作为一个实施例，所述第一硅锗渐变层140中锗的含量还可以呈波浪线增加。
为了实现所述第一硅锗渐变层中锗的含量整体上是增加的趋势，形成所述第一硅锗渐变层的工艺中，工艺气体中锗源气体和选择性气体的流量整体上有增加的趋势，并且锗源气体和选择性气体的流量匹配即可，所述匹配指的是既不会因为选择性气体相对于锗源气体过多，导致选择性气体刻蚀所形成结构，也不会因为选择性气体相对于锗源气体过少，导致所述第一硅锗渐变层的外延选择性不好。而不需要以锗源气体和选择性气体的流量的增加方式限制本发明的保护范围。
具体地，锗源气体和选择性气体的流量可以沿直线发生变化，比如如图5所示沿y＝kx+b的轨迹发生变化，其中y代表锗源气体和选择性气体的流量，x代表时间，k是大于零的常数，b为一常数，b可以为零；锗源气体和选择性气体的流量还可以如图6所示沿y＝ax+b的轨迹增加，其中a是一大于1的常数；锗源气体和选择性气体的流量还可以如图7所示沿着y＝xn+b的轨迹增加，其中n是一大于零的常数(图7中n小于1，在其他情况中n也可以大于1)；锗源气体和选择性气体的流量还可以如图8所示在某一时间段有一缓慢的下降沿(图5至图8示例性地说明了锗源气体和选择性气体的流量可以以一定的方式逐渐增加，在本发明的实施例中，锗源气体和选择性气体的流量的增加方式可以不同于图5至图8所示出的方式，也可以以图5至图8所示出的方式的组合增加，需要满足的是锗源气体和选择性气体的流量匹配)。
本实施例中，所述第一硅锗渐变层140的厚度是10-200埃。所述第一硅锗渐变层140的厚度过小可能因为锗含量增加过快而造成错位，如果所述第一硅锗渐变层140厚度过大，会减小后续形成的硅锗体层的厚度(源、漏极)。
参考图9，在所述第一硅锗渐变层140表面形成硅锗体层150，且所述硅锗体层150表面低于半导体衬底100表面，或者与所述半导体衬底100表面齐平，并在栅极结构两侧的硅锗体层150内分别形成源、漏极。
所述硅锗体层150表面低于半导体衬底100表面的目的是在后续工艺中形成覆盖层，所述覆盖层可以提供后续形成金属硅化物的硅源。
在本发明的一个实施例中，所述硅锗体层150的形成工艺为，温度600-1100摄氏度，压强1-500torr，硅源气体为SiH4或SiH2Cl2，锗源气体为GeH4，硼源气体为B2H6、BH3、BCl3中的任意一种，工艺气体还包括H2和选择性气体，选择性气体是氯气或者HCl气体，H2的流量是0.1slm-50slm，硅源气体、锗源气体、硼源气体、选择性气体中任意一种的流量是lsccm-1000sccm。
在本发明的其他实施例中，所述硅锗体层150的形成工艺中可以不通入硼源气体，在形成硅锗体层之后，通过离子注入的方法，在硅锗体层中掺入硼离子。
本实施例中，所形成的硅锗体层150的厚度是100-500埃，锗的原子百分比是20％-40％，所掺入的硼原子的剂量为2E20/立方厘米。
后续步骤中还包括进行退火处理以激活所掺入的硼离子，形成源、漏区。
本实施例中的硅锗体层150相当于本发明的实施例所提供的半导体结构形成方法中的第二硅锗层。
参考图10，在所述硅锗体层150表面形成覆盖层160。
本实施例中，所述覆盖层160的材料是硅或者硅锗。所述覆盖层160的作用是在后续形成金属硅化物的工艺中提供硅源。所述覆盖层160的厚度是50-250埃，锗含量是0-20％。
本实施例中，在硅锗种子层与硅锗体层之间形成第一硅锗渐变层，在形成所述第一硅锗渐变层的过程中，工艺气体中锗源气体的流量与选择性气体的流量逐渐增加，避免了因为选择性气体流量过高而导致所形成的第一硅锗渐变层以及前面步骤中形成的硅锗种子层被刻蚀，并避免了因为刻蚀而造成凹槽变形，从而在保持凹槽形状不变的同时，提高了所形成硅锗种子层、硅锗体层以及第一硅锗渐变层的质量。
第二实施例
请参考图11，本发明的第二实施例所提供的PMOS晶体管的形成方法与第一实施例所提供的PMOS晶体管的形成方法的区别包括：
第二实施例所提供的PMOS晶体管的形成方法还包括，在所述硅锗体层150表面与所述覆盖层360之间，形成第二硅锗渐变层370。形成所述第二硅锗渐变层370的过程中，锗源气体的流量与选择性气体的流量逐渐减小，所形成的第二硅锗渐变层370中，锗的含量沿从硅锗体层150到覆盖层360的方向减小。
作为一个实施例，所述覆盖层360的材料是硅锗，所述覆盖层360中锗的含量低于从硅锗体层150中锗的含量。在形成所述第二硅锗渐变层370的过程中，锗源气体的流量逐渐减小。
作为一个实施例，所述覆盖层360的材料是硅，在形成所述第二硅锗渐变层370的过程中，锗源气体的流量逐渐减小，直到为零，然后开始形成所述覆盖层360。
其他工艺可以参见第一实施例。
在本发明的第二实施例中，所形成的第一硅锗渐变层140中锗的含量沿着从硅锗种子层130到硅锗体层锗150的方向逐渐增加，所以有助于提高晶格的匹配程度，避免因为从硅锗种子层130到硅锗体层150锗含量变化过大而造成硅锗体层错位；同时，所形成的第二硅锗渐变层370中锗的含量沿着从硅锗体层150到覆盖层360的方向逐渐减小，从而避免了因为从硅锗体层150到覆盖层360锗含量变化过大而造成的错位。
同时，因为形成第二硅锗渐变层370的过程中，锗源气体的流量与选择性的气体的流量同时逐渐减小，避免了因为锗源气体的流量与选择性的气体的流量不匹配而对PMOS晶体管的性能造成影响。
综上，本发明的技术方案在硅锗种子层与硅锗体层之间形成第一硅锗渐变层，在形成所述第一硅锗渐变层的过程中，工艺气体中锗源气体的流量与选择性气体的流量逐渐增加，避免了因为选择性气体流量过高而导致所形成的第一硅锗渐变层以及前面步骤中形成的硅锗种子层被刻蚀，并避免了因为刻蚀而造成凹槽变形，从而在提高空穴迁移率的同时，保持凹槽形状不变，并提高了所形成硅锗种子层、硅锗体层以及第一硅锗渐变层的质量，从而提高了PMOS晶体管的性能；
进一步，在本发明的实施例中，在形成所述硅锗体层之后，逐步减小工艺气体中锗源气体和选择性气体的流量，形成锗含量沿从硅锗体层到覆盖层的方向减小的第二硅锗渐变层，避免了在形成所述第二硅锗渐变层的过程中，因为锗源气体流量与选择性气体的流量不匹配而造成所形成第二硅锗渐变层、甚至前面步骤中形成硅锗体层被刻蚀，从而进一步提高了PMOS晶体管的性能。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (16)
1.一种半导体结构形成方法，包括：
提供半导体衬底，所述半导体衬底内具有凹槽；
在所述凹槽表面形成第一硅锗层；
其特征在于，还包括：在形成所述第一硅锗层后，将锗源气体的流量和选择性气体的流量同步逐渐增加，直至形成第一硅锗渐变层；
在所述第一硅锗渐变层表面形成第二硅锗层。
2.如权利要求1所述的半导体结构形成方法，其特征在于，所述第一硅锗层的锗含量小于第二硅锗层的锗含量。
3.如权利要求1所述的半导体结构形成方法，其特征在于，所述第一硅锗渐变层的形成工艺为温度600-1100摄氏度，压强1-500Torr，硅源气体为SiH4或SiH2Cl2，锗源气体为GeH4，选择性气体为HCl或氯气，工艺气体还包括H2，其中，H2的流量是0.1slm-50slm，硅源气体、锗源气体、硼源气体、选择性气体中任意一种的流量是lsccm-1000sccm，锗源气体的流量和选择性气体的流量逐渐增加。
4.如权利要求1所述的半导体结构形成方法，其特征在于，所述第一硅锗渐变层的锗含量沿第一硅锗层到第二硅锗层的方向逐渐增加。
5.一种PMOS晶体管形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面形成有栅极结构，所述栅极结构两侧的半导体衬底内形成有凹槽；
在所述凹槽表面形成硅锗种子层；
形成所述硅锗种子层后，将锗源气体的流量和选择性气体的流量同步逐渐增加，直至形成第一硅锗渐变层；
在所述第一硅锗渐变层表面形成硅锗体层，且所述硅锗体层表面低于半导体衬底表面，或者与所述半导体衬底表面齐平，并在栅极结构两侧硅锗体层内分别形成源、漏极。
6.如权利要求5所述的PMOS晶体管形成方法，其特征在于，所述硅锗种子层的锗含量小于硅锗体层的锗含量。
7.如权利要求5所述的PMOS晶体管形成方法，其特征在于，所述第一硅锗渐变层的锗含量沿硅锗种子层到硅锗体层的方向逐渐增加。
8.如权利要求5所述的PMOS晶体管形成方法，其特征在于，还包括：在形成所述硅锗体层之后，逐渐减小锗源气体和选择性气体的流量，直至在所述硅锗体层表面形成第二硅锗渐变层。
9.如权利要求8所述的PMOS晶体管形成方法，其特征在于，还包括：在所述第二硅锗渐变层表面形成覆盖层。
10.如权利要求5所述的PMOS晶体管形成方法，其特征在于，在硅锗体层形成之后，还包括：在所述硅锗体层表面形成覆盖层。
11.如权利要求9或者10所述的PMOS晶体管形成方法，其特征在于，所述覆盖层的材料是硅锗，所述覆盖层中的锗含量小于硅锗体层中锗含量。
12.如权利要求9或者10所述的PMOS晶体管形成方法，其特征在于，所述覆盖层的材料是硅。
13.如权利要求5所述的PMOS晶体管形成方法，其特征在于，所述第一硅锗渐变层的形成工艺为温度600-1100摄氏度，压强1-500Torr，硅源气体为SiH4或SiH2Cl2，锗源气体为GeH4，选择性气体为HCl或氯气，工艺气体还包括H2，其中，H2的流量是0.1slm-50slm，硅源气体、锗源气体、硼源气体、选择性气体中任意一种的流量是lsccm-1000sccm，锗源气体的流量和选择性气体的流量逐渐增加。
14.如权利要求13所述的PMOS晶体管形成方法，其特征在于，所述工艺气体还包括硼源气体，所述硼源气体为B2H6、BH3、BCl3中的任意一种，所述硼源气体的流量是1sccm-1000sccm。
15.如权利要求5所述的PMOS晶体管形成方法，其特征在于，所述第一硅锗渐变层的厚度是10-200埃。
16.如权利要求5所述的PMOS晶体管形成方法，其特征在于，所述硅锗体层的形成工艺为，温度600-1100摄氏度，压强1-500torr，硅源气体为SiH4或SiH2Cl2，锗源气体为GeH4，硼源气体为B2H6、BH3、BCl3中的任意一种，工艺气体还包括H2和选择性气体，选择性气体是氯气或HCl，H2的流量是0.1slm-50slm，硅源气体、锗源气体、硼源气体、选择性气体中任意一种的流量是1sccm-1000sccm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110226347.4A CN102931058B (zh) | 2011-08-08 | 2011-08-08 | 半导体结构的形成方法,pmos晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110226347.4A CN102931058B (zh) | 2011-08-08 | 2011-08-08 | 半导体结构的形成方法,pmos晶体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102931058A true CN102931058A (zh) | 2013-02-13 |
| CN102931058B CN102931058B (zh) | 2015-06-03 |
Family
ID=47645832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110226347.4A Active CN102931058B (zh) | 2011-08-08 | 2011-08-08 | 半导体结构的形成方法,pmos晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102931058B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104538448A (zh) * | 2014-12-24 | 2015-04-22 | 上海集成电路研发中心有限公司 | 具有SiGe源漏区的PMOS结构及其制造方法 |
| CN105244263A (zh) * | 2015-10-21 | 2016-01-13 | 上海集成电路研发中心有限公司 | 一种提高SiGe源/漏区质量的制造方法 |
| CN110828300A (zh) * | 2019-11-25 | 2020-02-21 | 上海华力集成电路制造有限公司 | 外延工艺方法 |
| CN113140462A (zh) * | 2021-03-29 | 2021-07-20 | 上海华力集成电路制造有限公司 | 嵌入式外延层的制造方法 |
| WO2023133980A1 (zh) * | 2022-01-17 | 2023-07-20 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1602371A (zh) * | 2001-12-11 | 2005-03-30 | 美商·应用材料股份有限公司 | 诸如锗硅碳化物波导的波导及其制作方法 |
| CN1875461A (zh) * | 2003-10-10 | 2006-12-06 | 应用材料股份有限公司 | 选择性沉积重掺杂外延硅锗的方法 |
| CN1988110A (zh) * | 2005-12-22 | 2007-06-27 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
| CN101087002A (zh) * | 2006-06-09 | 2007-12-12 | 国际商业机器公司 | 具有应力器件沟道的半导体结构及其形成方法 |
| US20080079024A1 (en) * | 2002-08-23 | 2008-04-03 | Richard Westhoff | Semiconductor heterostructures having reduced dislocation pile-ups and related methods |
| US20100148217A1 (en) * | 2008-12-11 | 2010-06-17 | Danielle Simonelli | Graded high germanium compound films for strained semiconductor devices |
-
2011
- 2011-08-08 CN CN201110226347.4A patent/CN102931058B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1602371A (zh) * | 2001-12-11 | 2005-03-30 | 美商·应用材料股份有限公司 | 诸如锗硅碳化物波导的波导及其制作方法 |
| US20080079024A1 (en) * | 2002-08-23 | 2008-04-03 | Richard Westhoff | Semiconductor heterostructures having reduced dislocation pile-ups and related methods |
| CN1875461A (zh) * | 2003-10-10 | 2006-12-06 | 应用材料股份有限公司 | 选择性沉积重掺杂外延硅锗的方法 |
| CN1988110A (zh) * | 2005-12-22 | 2007-06-27 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
| CN101087002A (zh) * | 2006-06-09 | 2007-12-12 | 国际商业机器公司 | 具有应力器件沟道的半导体结构及其形成方法 |
| US20100148217A1 (en) * | 2008-12-11 | 2010-06-17 | Danielle Simonelli | Graded high germanium compound films for strained semiconductor devices |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104538448A (zh) * | 2014-12-24 | 2015-04-22 | 上海集成电路研发中心有限公司 | 具有SiGe源漏区的PMOS结构及其制造方法 |
| CN105244263A (zh) * | 2015-10-21 | 2016-01-13 | 上海集成电路研发中心有限公司 | 一种提高SiGe源/漏区质量的制造方法 |
| WO2017067157A1 (zh) * | 2015-10-21 | 2017-04-27 | 上海集成电路研发中心有限公司 | 一种提高锗硅源漏区质量的制造方法 |
| CN110828300A (zh) * | 2019-11-25 | 2020-02-21 | 上海华力集成电路制造有限公司 | 外延工艺方法 |
| CN113140462A (zh) * | 2021-03-29 | 2021-07-20 | 上海华力集成电路制造有限公司 | 嵌入式外延层的制造方法 |
| CN113140462B (zh) * | 2021-03-29 | 2024-03-08 | 上海华力集成电路制造有限公司 | 嵌入式外延层的制造方法 |
| WO2023133980A1 (zh) * | 2022-01-17 | 2023-07-20 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102931058B (zh) | 2015-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7101742B2 (en) | Strained channel complementary field-effect transistors and methods of manufacture | |
| JP5141029B2 (ja) | 半導体装置とその製造方法 | |
| US6946371B2 (en) | Methods of fabricating semiconductor structures having epitaxially grown source and drain elements | |
| US20170098547A1 (en) | Method of modifying epitaxial growth shape on source drain area of transistor | |
| CN102938377B (zh) | 半导体结构及其形成方法,pmos晶体管及其形成方法 | |
| US7175709B2 (en) | Epitaxy layer and method of forming the same | |
| US8476169B2 (en) | Method of making strained silicon channel semiconductor structure | |
| US9147753B2 (en) | FinFET having uniform doping profile and method of forming the same | |
| US20130134481A1 (en) | Split-Channel Transistor and Methods for Forming the Same | |
| US20100025743A1 (en) | Transistor with embedded si/ge material having enhanced boron confinement | |
| CN105448991A (zh) | 晶体管及其形成方法 | |
| CN102931058B (zh) | 半导体结构的形成方法,pmos晶体管的形成方法 | |
| CN103426926B (zh) | 半导体结构及其形成方法、pmos晶体管及其形成方法 | |
| US9773812B2 (en) | Integrated circuit with heterogeneous CMOS integration of strained silicon germanium and group III-V semiconductor materials and method to fabricate same | |
| US8334569B2 (en) | Transistor with embedded Si/Ge material having enhanced across-substrate uniformity | |
| US20100301416A1 (en) | Strain transformation in biaxially strained soi substrates for performance enhancement of p-channel and n-channel transistors | |
| US9673295B2 (en) | Contact resistance optimization via EPI growth engineering | |
| US9356019B2 (en) | Integrated circuit with on chip planar diode and CMOS devices | |
| US7585773B2 (en) | Non-conformal stress liner for enhanced MOSFET performance | |
| US20120032231A1 (en) | Mos transistor structure with in-situ doped source and drain and method for forming the same | |
| US20200020599A1 (en) | Vertical field-effect transistor (vfet) devices and methods of forming the same | |
| US7495266B2 (en) | Strained silicon-on-silicon by wafer bonding and layer transfer | |
| US8853752B2 (en) | Performance enhancement in transistors by providing a graded embedded strain-inducing semiconductor region with adapted angles with respect to the substrate surface | |
| US20210057579A1 (en) | Transistor with strained superlattice as source/drain region | |
| CN102856202A (zh) | 半导体结构及其形成方法，pmos晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |