WO2018113542A1 - 可重构环形天线中基于台状有源区pin二极管串的制备方法 - Google Patents

可重构环形天线中基于台状有源区pin二极管串的制备方法 Download PDF

Info

Publication number
WO2018113542A1
WO2018113542A1 PCT/CN2017/115358 CN2017115358W WO2018113542A1 WO 2018113542 A1 WO2018113542 A1 WO 2018113542A1 CN 2017115358 W CN2017115358 W CN 2017115358W WO 2018113542 A1 WO2018113542 A1 WO 2018113542A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
pin diode
active region
protective layer
depositing
Prior art date
Application number
PCT/CN2017/115358
Other languages
English (en)
French (fr)
Inventor
尹晓雪
张亮
Original Assignee
西安科锐盛创新科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 西安科锐盛创新科技有限公司 filed Critical 西安科锐盛创新科技有限公司
Priority to JP2019534816A priority Critical patent/JP2020503683A/ja
Priority to US15/854,054 priority patent/US10665689B2/en
Publication of WO2018113542A1 publication Critical patent/WO2018113542A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop

Definitions

  • the present invention relates to the field of semiconductor device manufacturing technology, and in particular, to a method for fabricating a PIN diode string based on a mesa active region in a reconfigurable loop antenna.
  • the researchers proposed a new antenna concept - a plasma antenna, which is a radio frequency antenna that directs plasma as a medium for electromagnetic radiation.
  • the plasma antenna can change the plasma density to change the instantaneous bandwidth of the antenna and has a large dynamic range.
  • the antenna frequency, beam width, power, gain, and direction can also be adjusted by changing the plasma resonance, impedance, and density.
  • the plasma antenna is negligible in the state of no excitation, and the antenna is only excited in the short time of communication transmission or reception, which improves the concealability of the antenna.
  • Solid-state plasmas are generally present in semiconductor devices and do not need to be wrapped with a dielectric tube like gaseous plasma for better safety and stability.
  • Theoretical studies have found that when a PIN diode is applied with a DC bias, the DC current forms a solid-state plasma composed of free carriers (electrons and holes) on the surface.
  • the plasma has a metal-like characteristic, that is, it has a reflection on the electromagnetic wave. Its reflection characteristics are closely related to the microwave transmission characteristics, concentration and distribution of surface plasmons.
  • the present invention provides a method for preparing a PIN diode string based on a mesa active region in a reconfigurable loop antenna.
  • a method for fabricating a PIN diode string based on a field-shaped active region in a reconfigurable loop antenna the PIN diode is used to fabricate a reconfigurable loop antenna
  • the loop antenna includes: a semiconductor Substrate (1); dielectric plate (2); first PIN diode ring (3), second PIN diode ring (4), first DC bias line (5) and second DC bias line (6) Both are disposed on the semiconductor substrate (1); a coupled feed (7) is disposed on the dielectric plate (2).
  • the preparation method comprises the steps of:
  • step (b) comprises:
  • step (b) the method further includes:
  • step (c) comprises:
  • step (c4) comprises:
  • step (c8) comprises:
  • step (g) comprises:
  • the first plasma PIN diode ring (3) comprises a first plasma PIN diode string (8)
  • the second plasma PIN diode ring (4) comprises a second plasma PIN diode string ( 9)
  • the circumference of the first plasma PIN diode ring (3) and the second plasma PIN diode ring (4) is equal to the wavelength of the electromagnetic wave of the signal to be received.
  • a first DC bias line (5) and a second portion are disposed at both ends of the first plasma PIN diode string (8) and the second plasma PIN diode string (9).
  • a DC bias line (6), the first DC bias line (5) and the second DC bias line (6) are fabricated on the semiconductor substrate using heavily doped polysilicon (1).
  • the coupled feed (7) is fabricated on the dielectric plate (2) and has a metal microstrip patch (10) on its upper surface and a metal ground plate on the lower surface (11).
  • the metal microstrip patch (10) includes a main branch section (12), a first branching section (13), and a second branching section (14).
  • the PIN diode plasma reconfigurable antenna may be an array of SOI-based PIN diodes arranged in an array, and selectively connected by a PIN diode in an external control array to form a dynamic solid-state plasma stripe and have an antenna function.
  • the antenna has a transmitting and receiving function for a specific electromagnetic wave, and the antenna can change the shape and distribution of the solid plasma strip by selective conduction of the PIN diode in the array, thereby realizing antenna reconstruction, and is important in defense communication and radar technology. Application prospects.
  • FIG. 1 is a schematic structural diagram of a reconfigurable loop antenna according to an embodiment of the present invention.
  • FIG. 2 is a flow chart of a method for fabricating a PIN diode string based on a mesa active region in a reconfigurable loop antenna according to an embodiment of the present invention
  • FIG. 3 is a schematic structural diagram of a semiconductor substrate of a reconfigurable loop antenna according to an embodiment of the present invention.
  • FIG. 4 is a schematic structural diagram of a dielectric board of a loop antenna according to an embodiment of the present invention.
  • FIG. 5 is a schematic structural diagram of a PIN diode based on a mesa active region in a reconfigurable loop antenna according to an embodiment of the present invention
  • FIG. 6 is a schematic structural diagram of a PIN diode string based on a mesa active region in a reconfigurable loop antenna according to an embodiment of the present invention
  • FIGS. 7a-7s are schematic diagrams showing a method of fabricating a PIN diode based on a mesa active region in another reconfigurable loop antenna according to an embodiment of the present invention
  • FIG. 8 is a schematic structural diagram of a device of a PIN diode based on a mesa active region in another reconfigurable loop antenna according to an embodiment of the present invention.
  • the present invention proposes a method of fabricating a PIN diode based on a mesa active region suitable for forming a reconfigurable loop antenna.
  • the PIN diode may be a lateral PIN diode formed by silicon-on-insulator (SOI) on an insulating substrate.
  • SOI silicon-on-insulator
  • a direct current may form free carriers on the surface (electron and empty).
  • FIG. 2 is a flowchart of a method for fabricating a PIN diode string based on a mesa active region in a reconfigurable loop antenna according to an embodiment of the present invention.
  • the method is applicable to preparing a SOI-based lateral PIN diode, and the method is applicable to A PIN diode based on a mesa active region is mainly used to fabricate a reconfigurable loop antenna.
  • the method comprises the following steps:
  • the reason why the SOI substrate is used is that for the solid plasma antenna, since it requires good microwave characteristics, the PIN diode needs to have a good carrier, that is, a solid plasma, in order to meet this demand.
  • silica SiO 2
  • SOI is capable of confining carriers, ie, solid state plasma, to the top layer of silicon, it is preferred to use SOI as the substrate for the PIN diode.
  • step (b) comprises:
  • step (b) the method further includes:
  • step (c) comprises:
  • the preparation process of the P zone and the N zone of the conventional PIN diode is formed by an implantation process, which requires a large injection dose and energy, is high in equipment requirements, and is incompatible with the existing process;
  • Using the diffusion process although the junction depth is deep, the area of the P region and the N region is large, the integration degree is low, and the doping concentration is not uniform, which affects the electrical properties of the PIN diode, resulting in poor controllability of the concentration and distribution of the solid plasma. .
  • In-situ doping can avoid the adverse effects caused by ion implantation, etc., and can control the doping concentration of the material by controlling the gas flow rate, which is more favorable for obtaining a steep doping interface, thereby obtaining better device performance.
  • step (c4) comprises:
  • step (c8) comprises:
  • step (g) comprises:
  • Embodiments of the present invention are capable of fabricating and providing a high performance mesa based active region based PIN diode suitable for use in forming a solid state plasma antenna using an in situ doping process.
  • FIG. 7 is a schematic diagram of a method for fabricating a PIN diode based on a mesa active region in another reconfigurable loop antenna according to an embodiment of the present invention.
  • a PIN diode based on a mesa active region having a solid plasma region length of 100 ⁇ m is prepared as an example for detailed description. The specific steps are as follows:
  • the crystal orientation of the SOI substrate 101 is (100).
  • the doping type of the SOI substrate 101 is p-type
  • the doping concentration is 10 14 cm -3
  • the thickness of the top Si is, for example, 20 ⁇ m.
  • a silicon nitride layer 201 is deposited on the SOI substrate 101 by a chemical vapor deposition (CVD) method.
  • a mesa active area pattern is formed on the silicon nitride layer by a photolithography process, and the protective layer is etched at a specified position of the active area pattern by a dry etching process.
  • the top layer of silicon forms a mesa active region 301. See Figure 7c-2 for a top view.
  • FIG. 7d-1 the sidewalls of the active area of the mesa are oxidized to form an oxide layer 401 on the sidewalls of the active area of the mesa, and FIG. 7d-2 is a top view;
  • the sidewall oxidation layer of the active area of the mesa is etched by a wet etching process to complete the planarization of the sidewalls of the active area of the mesa.
  • a wet etching process for the top view, please refer to 7e-2.
  • a layer of silicon dioxide 601 is deposited on the substrate by a CVD method.
  • P regions are formed using a photolithography process on the SiO 2 pattern layer, using a wet etch process to remove the SiO 2 pattern layer P region.
  • the method may be: using a method of in-situ doping, depositing p-type silicon on the P-region pattern on the surface of the SOI substrate to form a P region 801, and controlling the doping of the P region by controlling the gas flow rate. Miscellaneous concentration.
  • the surface of the P region may be planarized by a dry etching process, and then the SiO 2 layer on the surface of the substrate may be removed by a wet etching process.
  • the silicon oxide layer 1001 may be deposited on the surface of the substrate by a CVD method.
  • N region is formed using a photolithography process on the SiO 2 pattern layer; using a wet etching process to remove the SiO 2 layer N region.
  • an n-type silicon is formed on the N-region pattern on the surface of the SOI substrate by an in-situ doping method to form an N region 1201, and the doping concentration of the N region is controlled by controlling the gas flow rate.
  • the surface of the N region is planarized by a dry etching process, and the SiO 2 layer on the surface of the substrate is removed by a wet etching process.
  • the metal layer 1401 can be sputtered in the trench by CVD.
  • a silicon oxide (SiO 2 ) layer 1501 may be deposited on the surface by a CVD method to a thickness of 500 nm.
  • the surface silicon dioxide and silicon nitride (SiN) layer can be removed by CMP to make the surface flat.
  • Annealing at 950-1150 ° C for 0.5 to 2 minutes activates ion-implanted impurities and promotes impurities in the active region.
  • the lead holes 1701 are photolithographically formed on the silicon dioxide (SiO 2 ) layer.
  • a metal may be sputtered on the surface of the substrate, alloyed to form a metal silicide, and the metal on the surface is etched away; and then metal 1801 is sputtered on the surface of the substrate to lithographically lead.
  • a passivation layer 1901 can be formed by depositing silicon nitride (SiN) to photolithographically PAD.
  • SiN silicon nitride
  • a PIN diode is finally formed as a material for preparing a solid plasma antenna.
  • FIG. 8 is a schematic structural diagram of a device for a PIN diode based on a mesa active region in another reconfigurable loop antenna according to an embodiment of the present invention.
  • the PIN diode was fabricated by the above-described preparation method as shown in Fig. 2. Specifically, the PIN diode is formed on the SOI substrate 301, and the P region 303, the N region 304 of the PIN diode, and the I region laterally located between the P region 303 and the N region 304 are both located on the SOI substrate. Inside the top silicon 302.
  • the embodiment of the invention can avoid the adverse effects caused by ion implantation and the like by using in-situ doping, and can control the doping concentration of the material by controlling the gas flow rate, and is more favorable for obtaining a steep doping interface, thereby obtaining better.
  • the PIN diode plasma reconfigurable antenna may be an array of SOI-based PIN diodes arranged in an array, and selectively connected by a PIN diode in an external control array to form a dynamic solid-state plasma stripe and have an antenna function.
  • the antenna has a transmitting and receiving function for a specific electromagnetic wave, and the antenna can change the shape and distribution of the solid plasma strip by selective conduction of the PIN diode in the array, thereby realizing antenna reconstruction, and is important in defense communication and radar technology. Application prospects.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Waveguide Aerials (AREA)

Abstract

一种可重构环形天线中基于台状有源区PIN二极管串的制备方法。该制备方法包括：(a)选取SOI衬底（101）；(b)刻蚀SOI衬底（101）形成台状有源区；(c)对所述台状有源区四周利用原位掺杂工艺分别淀积P型Si材料和N型Si材料形成P区（801）和N区（1201）；(d)在所述台状有源区四周淀积多晶Si材料；(e)在所述多晶Si材料表面制作引线并光刻PAD以形成所述PIN二极管。利用原位掺杂工艺能够制备并提供适用于形成固态等离子天线的高性能基于台状有源区的PIN二极管串。

Description

可重构环形天线中基于台状有源区PIN二极管串的制备方法 技术领域
本发明涉及半导体器件制造技术领域，特别涉及一种可重构环形天线中基于台状有源区PIN二极管串的制备方法。
背景技术
传统金属天线由于其重量和体积都相对较大，设计制作不灵活，自重构性和适应性较差，严重制约了雷达与通信系统的发展和性能的进一步提高。因此，近年来，研究天线宽频带、小型化、以及重构与复用的理论日趋活跃。
在这种背景下，研究人员提出了一种新型天线概念-等离子体天线，该天线是一种将等离子体作为电磁辐射导向媒质的射频天线。等离子体天线的可利用改变等离子体密度来改变天线的瞬时带宽、且具有大的动态范围；还可以通过改变等离子体谐振、阻抗以及密度等，调整天线的频率、波束宽度、功率、增益和方向性动态参数；另外，等离子体天线在没有激发的状态下，雷达散射截面可以忽略不计，而天线仅在通信发送或接收的短时间内激发，提高了天线的隐蔽性，这些性质可广泛的应用于各种侦察、预警和对抗雷达，星载、机载和导弹天线，微波成像天线，高信噪比的微波通信天线等领域，极大地引起了国内外研究人员的关注，成为了天线研究领域的热点。
但是当前绝大多数的研究只限于气态等离子体天线，对固态等离子体天线的研究几乎还是空白。而固态等离子体一般存在于半导体器件中，无需像气态等离子那样用介质管包裹，具有更好的安全性和稳定性。经理论研究发现，PIN二极管在加直流偏压时，直流电流会在其表面形成自由载流子(电子和空穴)组成的固态等离子体，该等离子体具有类金属特性，即对电磁波具有反射作用，其反射特性与表面等离子体的微波传输特性、浓度及分布密切相 关。
因此，如何制作一种PIN二极管来应用于可重构环形天线就变得尤为重要。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种可重构环形天线中基于台状有源区PIN二极管串的制备方法。
具体地，本发明实施例提出的一种可重构环形天线中基于台状有源区PIN二极管串的制备方法，所述PIN二极管用于制作可重构环形天线，所述环形天线包括：半导体基片(1)；介质板(2)；第一PIN二极管环(3)、第二PIN二极管环(4)、第一直流偏置线(5)及第二直流偏置线(6)，均设置于所述半导体基片(1)上；耦合式馈源(7)，设置于所述介质板(2)上。
所述制备方法包括步骤：
(a)选取SOI衬底；
(b)刻蚀SOI衬底形成台状有源区；
(c)对所述台状有源区四周利用原位掺杂工艺分别淀积P型Si材料和N型Si材料形成P区和N区；
(d)利用CVD工艺，在所述台状有源区四周淀积所述多晶Si材料；
(e)利用CVD工艺，在整个衬底表面淀积第四保护层；
(f)利用退火工艺激活所述P区和所述N区中的杂质；
(g)在所述多晶Si材料表面制作引线并光刻PAD以形成所述PIN二极管串。
在本发明的一个实施例中，步骤(b)包括：
(b1)利用CVD工艺，在所述SOI衬底表面形成第一保护层；
(b2)采用第一掩膜版，利用光刻工艺在所述第一保护层上形成有源区图 形；
(b3)利用干法刻蚀工艺，对所述有源区图形的指定位置四周刻蚀所述第一保护层及所述SOI衬底的顶层Si层从而形成有所述台状有源区。
在本发明的一个实施例中，步骤(b)之后，还包括：
(x1)利用氧化工艺，对所述台状有源区的侧壁进行氧化以在所述台状有源区侧壁形成氧化层；
(x2)利用湿法刻蚀工艺刻蚀所述氧化层以完成对所述台状有源区侧壁的平整化处理。
在本发明的一个实施例中，步骤(c)包括：
(c1)在整个衬底表面淀积第二保护层；
(c2)采用第二掩膜板，利用光刻工艺在所述第二保护层表面形成P区图形；
(c3)利用湿法刻蚀工艺去除P区图形上的所述第二保护层；
(c4)利用原位掺杂工艺，在所述台状有源区侧壁淀积P型Si材料形成所述P区；
(c5)在整个衬底表面淀积第三保护层；
(c6)采用第三掩膜板，利用光刻工艺在所述第三保护层表面形成N区图形；
(c7)利用湿法刻蚀工艺去除N区图形上的所述第三保护层；
(c8)利用原位掺杂工艺，在所述台状有源区侧壁淀积N型Si材料形成所述N区。
在本发明的一个实施例中，步骤(c4)包括：
(c41)利用原位掺杂工艺，在所述台状有源区侧壁淀积P型Si材料；
(c42)采用第四掩膜版，利用干法刻蚀工艺刻蚀所述P型Si材料以在所述台状有源区的侧壁形成所述P区；
(c43)利用选择性刻蚀工艺去除整个衬底表面的所述第二保护层。
在本发明的一个实施例中，步骤(c8)包括：
(c81)利用原位掺杂工艺，在所述台状有源区侧壁淀积N型Si材料；
(c82)采用第五掩膜版，利用干法刻蚀工艺刻蚀所述N型Si材料以在所述台状有源区的另一侧壁形成所述N区；
(c83)利用选择性刻蚀工艺去除整个衬底表面的所述第三保护层。
在本发明的一个实施例中，步骤(g)包括：
(g1)采用第六掩膜版，利用光刻工艺在所述第四保护层表面形成引线孔图形；
(g2)利用各向异性刻蚀工艺刻蚀所述第四保护层漏出部分所述多晶Si材料以形成所述引线孔；
(g3)对所述引线孔溅射金属材料以形成金属硅化物；
(g4)钝化处理并光刻PAD，最终互连以形成所述PIN二极管串。
在本发明的一个实施例中，所述第一等离子PIN二极管环(3)包括第一等离子PIN二极管串(8)，所述第二等离子PIN二极管环(4)包括第二等离子PIN二极管串(9)，且所述第一等离子PIN二极管环(3)及所述第二等离子PIN二极管环(4)的周长等于其所要接收信号的电磁波波长。
在本发明的一个实施例中，在所述第一等离子PIN二极管串(8)及所述第二等离子PIN二极管串(9)两端设置有第一直流偏置线(5)及第二直流偏置线(6)，所述第一直流偏置线(5)及所述第二直流偏置线(6)采用重掺杂多晶硅制作在所述半导体基片上(1)。
在本发明的一个实施例中，所述耦合式馈源(7)制作在所述介质板(2)上且其上表面为金属微带贴片(10)，下表面为金属接地板(11)，所述金属微带贴片(10)包括主枝节(12)、第一分枝节(13)及第二分枝节(14)。
由上可知，本发明实施例通过采用原位掺杂能够避免离子注入等方式带 来的不利影响，且能够通过控制气体流量来控制材料的掺杂浓度，更有利于获得陡峭的掺杂界面，从而获得更好的器件性能。该PIN二极管等离子可重构天线可以是由SOI基PIN二极管按阵列排列组合而成，利用外部控制阵列中的PIN二极管选择性导通，使该阵列形成动态固态等离子体条纹、具备天线的功能，对特定电磁波具有发射和接收功能，并且该天线可通过阵列中PIN二极管的选择性导通，改变固态等离子体条纹形状及分布，从而实现天线的重构，在国防通讯与雷达技术方面具有重要的应用前景。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图概述
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例的一种可重构环形天线的结构示意图；
图2为本发明实施例的一种可重构环形天线中基于台状有源区的PIN二极管串的制作方法流程图；
图3为本发明实施例提供的一种可重构环形天线的半导体基片结构示意图；
图4为本发明实施例提供的一种环形天线的介质板结构示意图；
图5为本发明实施例提供的一种可重构环形天线中基于台状有源区的PIN二极管的结构示意图；
图6为本发明实施例提供的一种可重构环形天线中基于台状有源区的PIN二极管串的结构示意图；
图7a-图7s为本发明实施例的另一种可重构环形天线中基于台状有源区 的PIN二极管的制备方法示意图；
图8为本发明实施例的另一种可重构环形天线中基于台状有源区的PIN二极管的器件结构示意图。
本发明的较佳实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明提出了一种适用于形成可重构环形天线的基于台状有源区的PIN二极管的制备方法。该PIN二极管可以是基于绝缘衬底上的硅(Silicon-On-Insulator，简称SOI)形成横向PIN二极管，其在加直流偏压时，直流电流会在其表面形成自由载流子(电子和空穴)组成的固态等离子体，该等离子体具有类金属特性，即对电磁波具有反射作用，其反射特性与表面等离子体的微波传输特性、浓度及分布密切相关。
以下，将对本发明制备的可重构环形天线中基于台状有源区的PIN二极管串的工艺流程作进一步详细描述。在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。
请参见图2，图2为本发明实施例的一种可重构环形天线中基于台状有源区的PIN二极管串的制作方法流程图，该方法适用于制备基于SOI横向PIN二极管，且该基于台状有源区的PIN二极管主要用于制作可重构环形天线。该方法包括如下步骤：
(a)选取SOI衬底；
其中，对于步骤(a)，采用SOI衬底的原因在于，对于固态等离子天线由于其需要良好的微波特性，而PIN二极管为了满足这个需求，需要具备良好的载流子即固态等离子体的限定能力，而二氧化硅(SiO 2)能够将载流子即固态等离子体限定在顶层硅中，所以优选采用SOI作为PIN二极管的衬底。
(b)刻蚀SOI衬底形成台状有源区；
(c)对所述台状有源区四周利用原位掺杂工艺分别淀积P型Si材料和N型Si材料形成P区和N区；
(d)利用CVD工艺，在所述台状有源区四周淀积所述多晶Si材料；
(e)利用CVD工艺，在整个衬底表面淀积第四保护层；
(f)利用退火工艺激活所述P区和所述N区中的杂质；
(g)在所述多晶Si材料表面制作引线并光刻PAD以形成所述PIN二极管串。
在本发明的一个实施例中，步骤(b)包括：
(b1)利用CVD工艺，在所述SOI衬底表面形成第一保护层；
(b2)采用第一掩膜版，利用光刻工艺在所述第一保护层上形成有源区图形；
(b3)利用干法刻蚀工艺，对所述有源区图形的指定位置四周刻蚀所述第一保护层及所述SOI衬底的顶层Si层从而形成有所述台状有源区。
在本发明的一个实施例中，步骤(b)之后，还包括：
(x1)利用氧化工艺，对所述台状有源区的侧壁进行氧化以在所述台状有源区侧壁形成氧化层；
(x2)利用湿法刻蚀工艺刻蚀所述氧化层以完成对所述台状有源区侧壁的平整化处理。
这样做的好处在于：可以防止沟槽侧壁的突起形成电场集中区域，造成Pi和Ni结击穿。
在本发明的一个实施例中，步骤(c)包括：
(c1)在整个衬底表面淀积第二保护层；
(c2)采用第二掩膜板，利用光刻工艺在所述第二保护层表面形成P区图形；
(c3)利用湿法刻蚀工艺去除P区图形上的所述第二保护层；
(c4)利用原位掺杂工艺，在所述台状有源区侧壁淀积P型Si材料形成所述P区；
(c5)在整个衬底表面淀积第三保护层；
(c6)采用第三掩膜板，利用光刻工艺在所述第三保护层表面形成N区图形；
(c7)利用湿法刻蚀工艺去除N区图形上的所述第三保护层；
(c8)利用原位掺杂工艺，在所述台状有源区侧壁淀积N型Si材料形成所述N区。
需要说明的是：常规制作PIN二极管的P区与N区的制备工艺中，均采用注入工艺形成，此方法要求注入剂量和能量较大，对设备要求高，且与现有工艺不兼容；而采用扩散工艺，虽结深较深，但同时P区与N区的面积较大，集成度低，掺杂浓度不均匀，影响PIN二极管的电学性能，导致固态等离子体浓度和分布的可控性差。
采用原位掺杂能够避免离子注入等方式带来的不利影响，且能够通过控制气体流量来控制材料的掺杂浓度，更有利于获得陡峭的掺杂界面，从而获得更好的器件性能。
在本发明的一个实施例中，步骤(c4)包括：
(c41)利用原位掺杂工艺，在所述台状有源区侧壁淀积P型Si材料；
(c42)采用第四掩膜版，利用干法刻蚀工艺刻蚀所述P型Si材料以在所述台状有源区的侧壁形成所述P区；
(c43)利用选择性刻蚀工艺去除整个衬底表面的所述第二保护层。
在本发明的一个实施例中，步骤(c8)包括：
(c81)利用原位掺杂工艺，在所述台状有源区侧壁淀积N型Si材料；
(c82)采用第五掩膜版，利用干法刻蚀工艺刻蚀所述N型Si材料以在所 述台状有源区的另一侧壁形成所述N区；
(c83)利用选择性刻蚀工艺去除整个衬底表面的所述第三保护层。
在本发明的一个实施例中，步骤(g)包括：
(g1)采用第六掩膜版，利用光刻工艺在所述第四保护层表面形成引线孔图形；
(g2)利用各向异性刻蚀工艺刻蚀所述第四保护层漏出部分所述多晶Si材料以形成所述引线孔；
(g3)对所述引线孔溅射金属材料以形成金属硅化物；
(g4)钝化处理并光刻PAD，最终互连以形成所述PIN二极管串。
本发明实施例利用原位掺杂工艺能够制备并提供适用于形成固态等离子天线的高性能基于台状有源区的PIN二极管。
请参见图7a-图7s，图7a-图7s为本发明实施例的另一种可重构环形天线中基于台状有源区的PIN二极管的制备方法示意图，在上述实施例的基础上，以制备固态等离子区域长度为100微米的基于台状有源区的PIN二极管为例进行详细说明，具体步骤如下：
S10、选取SOI衬底。
请参见图7a，该SOI衬底101的晶向为(100)，另外，该SOI衬底101的掺杂类型为p型，掺杂浓度为10 14cm -3的，顶层Si的厚度例如为20μm。
S20、在所述SOI衬底表面淀积一层氮化硅。
请参见图7b，采用化学气相沉积(Chemical vapor deposition，简称CVD)的方法，在SOI衬底101上淀积氮化硅层201。
S30、刻蚀SOI衬底形成有源区沟槽。
请参见图7c-1，利用光刻工艺在所述氮化硅层上形成台面有源区图形，利用干法刻蚀工艺在所述有源区图形的指定位置处刻蚀所述保护层及顶层硅从而形成台面有源区301，俯视图请参见图7c-2。
S40、台面的有源区四周平坦化处理。
请参见图7d-1，氧化所述台面有源区的四周侧壁以使所述台面有源区的四周侧壁形成氧化层401，俯视图请参见图7d-2；
请参见图7e-1，利用湿法刻蚀工艺刻蚀所述台面有源区的四周侧壁氧化层以完成所述台面有源区的四周侧壁平坦化，俯视图请参见7e-2。
S50、在所述衬底表面淀积一层SiO 2。
请参见图7f，利用CVD方法在所述衬底上淀积一层二氧化硅601。
S60、光刻所述SiO 2层。
请参见图7g，利用光刻工艺在所述SiO 2层上形成P区图形，利用湿法刻蚀工艺去除P区图形上的SiO 2层。
S70、形成P区。
请参见图7h，具体做法可以是：利用原位掺杂的方法，在所述SOI衬底表面的P区图形上淀积p型硅形成P区801，通过控制气体流量来控制P区的掺杂浓度。
S80、平整化衬底表面。
请参见图7i，具体做法可以是：先利用干法刻蚀工艺使P区表面平整化，再利用湿法刻蚀工艺去除衬底表面的SiO 2层。
S90、在所述衬底表面淀积一层SiO 2。
请参见图7j，具体做法可以是：利用CVD方法在所述衬底表面淀积二氧化硅层1001。
S100、光刻所述SiO 2层。
请参见图7k，利用光刻工艺在所述SiO 2层上形成N区图形；利用湿法刻蚀工艺去除N区上的SiO 2层。
S110、形成N区。
请参见图7l，利用原位掺杂的方法，在所述SOI衬底表面的N区图形上 淀积n型硅形成N区1201，通过控制气体流量来控制N区的掺杂浓度。
S120、平整化衬底表面。
请参见图7m，先利用干法刻蚀工艺使N区表面平整化，再利用湿法刻蚀工艺去除衬底表面的SiO 2层。
S130、淀积多晶硅层。
请参见图7n，可以利用CVD的方法，在沟槽里溅射金属层1401。
S140、在表面形成二氧化硅(SiO 2)层。
请参照图7o，可以利用CVD的方法，在表面淀积二氧化硅(SiO 2)层1501，厚度为500nm。
S150、平整表面。
请参照图7p，可以采用CMP方法去除表面二氧化硅与氮化硅(SiN)层，使表面平整。
S160、杂质激活。
在950-1150℃，退火0.5～2分钟，使离子注入的杂质激活、并且推进有源区中杂质。
S170、光刻引线孔。
请参照图7q，在二氧化硅(SiO 2)层上光刻引线孔1701。
S180、形成引线。
请参照图7r，可以在衬底表面溅射金属，合金化形成金属硅化物，并刻蚀掉表面的金属；再在衬底表面溅射金属1801，光刻引线。
S190、钝化处理，光刻PAD。
请参照图7s，可以通过淀积氮化硅(SiN)形成钝化层1901，光刻PAD。最终形成PIN二极管，作为制备固态等离子天线材料。
请参照图8，图8为本发明实施例的另一种可重构环形天线中基于台状有源区的PIN二极管的器件结构示意图。该PIN二极管采用上述如图2所示 的制备方法制成。具体地，该PIN二极管在SOI衬底301上制备形成，且PIN二极管的P区303、N区304以及横向位于该P区303和该N区304之间的I区均位于该SOI衬底的顶层硅302内。
综上所述，本文中应用了具体个例对本发明PIN二极管及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
工业实用性
本发明实施例通过采用原位掺杂能够避免离子注入等方式带来的不利影响，且能够通过控制气体流量来控制材料的掺杂浓度，更有利于获得陡峭的掺杂界面，从而获得更好的器件性能。该PIN二极管等离子可重构天线可以是由SOI基PIN二极管按阵列排列组合而成，利用外部控制阵列中的PIN二极管选择性导通，使该阵列形成动态固态等离子体条纹、具备天线的功能，对特定电磁波具有发射和接收功能，并且该天线可通过阵列中PIN二极管的选择性导通，改变固态等离子体条纹形状及分布，从而实现天线的重构，在国防通讯与雷达技术方面具有重要的应用前景。

Claims (10)

  1. 一种可重构环形天线中基于台状有源区PIN二极管串的制备方法，其特征在于，所述PIN二极管用于制作可重构环形天线，所述环形天线包括：半导体基片；介质板；第一PIN二极管环、第二PIN二极管环、第一直流偏置线及第二直流偏置线，均设置于所述半导体基片上；耦合式馈源，设置于所述介质板上。
    所述制备方法包括步骤：
    (a)选取SOI衬底；
    (b)刻蚀SOI衬底形成台状有源区；
    (c)对所述台状有源区四周利用原位掺杂工艺分别淀积P型Si材料和N型Si材料形成P区和N区；
    (d)利用CVD工艺，在所述台状有源区四周淀积所述多晶Si材料；
    (e)利用CVD工艺，在整个衬底表面淀积第四保护层；
    (f)利用退火工艺激活所述P区和所述N区中的杂质；
    (g)在所述多晶Si材料表面制作引线并光刻PAD以形成所述PIN二极管串。
  2. 如权利要求1所述的制备方法，其特征在于，步骤(b)包括：
    (b1)利用CVD工艺，在所述SOI衬底表面形成第一保护层；
    (b2)采用第一掩膜版，利用光刻工艺在所述第一保护层上形成有源区图形；
    (b3)利用干法刻蚀工艺，对所述有源区图形的指定位置四周刻蚀所述第一保护层及所述SOI衬底的顶层Si层从而形成有所述台状有源区。
  3. 如权利要求1所述的制备方法，其特征在于，步骤(b)之后，还包括：
    (x1)利用氧化工艺，对所述台状有源区的侧壁进行氧化以在所述台状有源区侧壁形成氧化层；
    (x2)利用湿法刻蚀工艺刻蚀所述氧化层以完成对所述台状有源区侧壁的平整化处理。
  4. 如权利要求1所述的制备方法，其特征在于，步骤(c)包括：
    (c1)在整个衬底表面淀积第二保护层；
    (c2)采用第二掩膜板，利用光刻工艺在所述第二保护层表面形成P区图形；
    (c3)利用湿法刻蚀工艺去除P区图形上的所述第二保护层；
    (c4)利用原位掺杂工艺，在所述台状有源区侧壁淀积P型Si材料形成所述P区；
    (c5)在整个衬底表面淀积第三保护层；
    (c6)采用第三掩膜板，利用光刻工艺在所述第三保护层表面形成N区图形；
    (c7)利用湿法刻蚀工艺去除N区图形上的所述第三保护层；
    (c8)利用原位掺杂工艺，在所述台状有源区侧壁淀积N型Si材料形成所述N区。
  5. 如权利要求4所述的制备方法，其特征在于，步骤(c4)包括：
    (c41)利用原位掺杂工艺，在所述台状有源区侧壁淀积P型Si材料；
    (c42)采用第四掩膜版，利用干法刻蚀工艺刻蚀所述P型Si材料以在所述台状有源区的侧壁形成所述P区；
    (c43)利用选择性刻蚀工艺去除整个衬底表面的所述第二保护层。
  6. 如权利要求4所述的制备方法，其特征在于，步骤(c8)包括：
    (c81)利用原位掺杂工艺，在所述台状有源区侧壁淀积N型Si材料；
    (c82)采用第五掩膜版，利用干法刻蚀工艺刻蚀所述N型Si材料以在所述台状有源区的另一侧壁形成所述N区；
    (c83)利用选择性刻蚀工艺去除整个衬底表面的所述第三保护层。
  7. 如权利要求1所述的制备方法，其特征在于，步骤(g)包括：
    (g1)采用第六掩膜版，利用光刻工艺在所述第四保护层表面形成引线孔图形；
    (g2)利用各向异性刻蚀工艺刻蚀所述第四保护层漏出部分所述多晶Si材料以形成所述引线孔；
    (g3)对所述引线孔溅射金属材料以形成金属硅化物；
    (g4)钝化处理并光刻PAD，最终互连以形成所述PIN二极管串。
  8. 如权利要求1所述的制备方法，其特征在于，所述第一等离子PIN二极管环包括第一等离子PIN二极管串，所述第二等离子PIN二极管环包括第二等离子PIN二极管串，且所述第一等离子PIN二极管环及所述第二等离子PIN二极管环的周长等于其所要接收信号的电磁波波长。
  9. 如权利要求1所述的制备方法，其特征在于，在所述第一等离子PIN二极管串及所述第二等离子PIN二极管串两端设置有第一直流偏置线及第二直流偏置线，所述第一直流偏置线及所述第二直流偏置线采用重掺杂多晶硅制作在所述半导体基片上。
  10. 根据权利要求1所述的环形天线，其特征在于，所述耦合式馈源制作在所述介质板上且其上表面为金属微带贴片，下表面为金属接地板，所述金属微带贴片包括主枝节、第一分枝节及第二分枝节。
PCT/CN2017/115358 2016-12-20 2017-12-09 可重构环形天线中基于台状有源区pin二极管串的制备方法 WO2018113542A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019534816A JP2020503683A (ja) 2016-12-20 2017-12-09 リファクタリングが可能な環状アンテナの台状アクティブリージョンによるｐｉｎダイオード組の製造方法
US15/854,054 US10665689B2 (en) 2016-12-20 2017-12-26 Preparation method for platform-shaped active region based P-I-N diode string in reconfigurable loop antenna

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201611184336.3A CN107068560B (zh) 2016-12-20 2016-12-20 可重构环形天线中基于台状有源区pin二极管串的制备方法
CN201611184336.3 2016-12-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/854,054 Continuation US10665689B2 (en) 2016-12-20 2017-12-26 Preparation method for platform-shaped active region based P-I-N diode string in reconfigurable loop antenna

Publications (1)

Publication Number Publication Date
WO2018113542A1 true WO2018113542A1 (zh) 2018-06-28

Family

ID=59619132

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/115358 WO2018113542A1 (zh) 2016-12-20 2017-12-09 可重构环形天线中基于台状有源区pin二极管串的制备方法

Country Status (3)

Country Link
JP (1) JP2020503683A (zh)
CN (1) CN107068560B (zh)
WO (1) WO2018113542A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068560B (zh) * 2016-12-20 2018-11-27 西安科锐盛创新科技有限公司 可重构环形天线中基于台状有源区pin二极管串的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010049180A1 (en) * 2000-03-20 2001-12-06 Taylor Gordon C. Surface pin device
US20050218397A1 (en) * 2004-04-06 2005-10-06 Availableip.Com NANO-electronics for programmable array IC
CN102956993A (zh) * 2012-11-14 2013-03-06 华南理工大学 基于s-pin二极管的方向图可重构圆盘型微带天线
CN103682610A (zh) * 2013-12-06 2014-03-26 中国科学院深圳先进技术研究院 可重构天线及其系统
CN107068560A (zh) * 2016-12-20 2017-08-18 西安科锐盛创新科技有限公司 可重构环形天线中基于台状有源区pin二极管串的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010049180A1 (en) * 2000-03-20 2001-12-06 Taylor Gordon C. Surface pin device
US20050218397A1 (en) * 2004-04-06 2005-10-06 Availableip.Com NANO-electronics for programmable array IC
CN102956993A (zh) * 2012-11-14 2013-03-06 华南理工大学 基于s-pin二极管的方向图可重构圆盘型微带天线
CN103682610A (zh) * 2013-12-06 2014-03-26 中国科学院深圳先进技术研究院 可重构天线及其系统
CN107068560A (zh) * 2016-12-20 2017-08-18 西安科锐盛创新科技有限公司 可重构环形天线中基于台状有源区pin二极管串的制备方法

Also Published As

Publication number Publication date
CN107068560A (zh) 2017-08-18
JP2020503683A (ja) 2020-01-30
CN107068560B (zh) 2018-11-27

Similar Documents

Publication Publication Date Title
WO2018113542A1 (zh) 可重构环形天线中基于台状有源区pin二极管串的制备方法
CN107046163A (zh) 用于制备全息天线的台状有源区固态等离子二极管制造方法
CN106783600B (zh) 一种固态等离子体PiN二极管及其制备方法
CN112993045B (zh) 异质GeSn基固态等离子体PiN二极管的制备方法及其器件
WO2018113452A1 (zh) 多层全息天线中AlAs-Ge-AlAs结构基等离子pin二极管的制造方法
CN106653867B (zh) 基于台状有源区的固态等离子体PiN二极管及其制备方法
CN106783595B (zh) 一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法
CN106876269A (zh) 偶极子天线中的具备SiO2保护层的SPiN二极管的制备方法
CN106783593B (zh) 应用于环形天线的Ge基异质固态等离子二极管的制备方法
CN106847899B (zh) 用于可重构偶极子天线的GaAs/Ge/GaAs SPiN二极管串的制备方法
WO2018113454A1 (zh) 用于套筒天线的异质SiGe基等离子pin二极管串的制备方法
US10665689B2 (en) Preparation method for platform-shaped active region based P-I-N diode string in reconfigurable loop antenna
CN112993052B (zh) 具有台面结构的异质GeSn基固态等离子体PiN二极管及制备方法
CN112993043B (zh) 一种Si-GeSn-Si异质GeSn基固态等离子体PiN二极管及制备方法
CN112992676B (zh) 一种AlAs-GeSn-AlAs结构的高注入比异质PiN二极管的制备方法及其器件
CN112993049B (zh) AlSb-GeSn-AlSb异质结构固态等离子体PiN二极管的制备方法及其器件
US20180175481A1 (en) PREPARATION METHOD FOR GaAs/Ge/GaAs HETEROGENEOUS SPiN DIODE FOR LOOP ANTENNA
CN112993050B (zh) 一种台面PiN二极管、制备方法及可重构隐身天线
CN112993044B (zh) CdTe-GeSn-CdTe异质横向PiN二极管的制备方法及其器件
CN113013258B (zh) SiGe-GeSn-SiGe异质结构高注入比PiN二极管阵列的制备方法及其器件
CN112992677B (zh) 异质InP-GeSn-InP深槽保护PiN二极管阵列的制备方法及其器件
CN112993046B (zh) 一种SiGe-GeSn-SiGe结构的深槽保护PiN二极管及其制备方法
CN112993047B (zh) 一种异质GeSn基深槽保护PiN二极管及其制备方法
CN106847902B (zh) 用于套筒天线具有台状有源区的pin二极管串的制备方法
CN112993053B (zh) 一种横向PiN二极管的制备方法、器件及高集成隐身天线

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17883811

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019534816

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17883811

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 10/12/2019)

122 Ep: pct application non-entry in european phase

Ref document number: 17883811

Country of ref document: EP

Kind code of ref document: A1