CN112993046B - 一种SiGe-GeSn-SiGe结构的深槽保护PiN二极管及其制备方法 - Google Patents
一种SiGe-GeSn-SiGe结构的深槽保护PiN二极管及其制备方法 Download PDFInfo
- Publication number
- CN112993046B CN112993046B CN202110168699.2A CN202110168699A CN112993046B CN 112993046 B CN112993046 B CN 112993046B CN 202110168699 A CN202110168699 A CN 202110168699A CN 112993046 B CN112993046 B CN 112993046B
- Authority
- CN
- China
- Prior art keywords
- region
- sige
- gesn
- forming
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 69
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 229910005898 GeSn Inorganic materials 0.000 claims abstract description 61
- 238000011065 in-situ storage Methods 0.000 claims abstract description 25
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 21
- 239000000956 alloy Substances 0.000 claims abstract description 21
- 238000002347 injection Methods 0.000 claims abstract description 20
- 239000007924 injection Substances 0.000 claims abstract description 20
- 239000000969 carrier Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 102
- 238000000034 method Methods 0.000 claims description 81
- 230000008569 process Effects 0.000 claims description 57
- 239000000377 silicon dioxide Substances 0.000 claims description 51
- 235000012239 silicon dioxide Nutrition 0.000 claims description 51
- 238000000151 deposition Methods 0.000 claims description 28
- 238000001039 wet etching Methods 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 238000001259 photo etching Methods 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 15
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 66
- 239000007787 solid Substances 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 230000000694 effects Effects 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000009826 distribution Methods 0.000 description 7
- 230000005855 radiation Effects 0.000 description 7
- 230000010354 integration Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000005670 electromagnetic radiation Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 206010063385 Intellectualisation Diseases 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种SiGe‑GeSn‑SiGe结构的深槽保护PiN二极管及其制备方法，包括步骤：选取GeOI衬底，并在GeOI衬底内掺杂形成顶层GeSn区；刻蚀衬底顶层GeSn区形成有源区深槽；有源区四周平坦化处理并利用原位掺杂形成P区和N区；在所述衬底上形成GeSn合金引线，以完成所述制备；本发明通过深槽结构的引入，极大的改善了固态等离子体PiN二极管的微波特性；SiGe半导体材料中引入Ge使基区能带变窄，大大提高了载流子的注入效率，本征GeSn区通过动态控制顶层Ge中Sn组分的含量使得本征区禁带宽度进一步降低，SiGe‑GeSn‑SiGe异质结构的引入极大提高了载流子注入效率和迁移率。
Description
技术领域
本发明涉及半导体材料以及器件制造技术领域，特别涉及一种SiGe-GeSn-SiGe结构的深槽保护PiN二极管及其制备方法。
背景技术
基于横向PiN二极管的硅基固态等离子体可重构天线，具有集成度高、动态可重构能力强、隐身性能良好、能够与传统半导体硅工艺相兼容等优点，已经引起国内外信息通信、系统隐身、雷达与天线设计等行业的广泛重视。此外，等离子体天线尺寸远小于传统金属天线尺寸，更有利于现代天线系统的小型化和集成化。PiN二极管作为天线基本辐射单元，通过外加足够的正向偏置电压在本征区内部产生高浓度的固态等离子体，固态等离子体与外界电磁波或高频交流电信号相互耦合引起等离子体的振荡，外界电磁波与特定频率的电信号相互转换，从而实现天线的辐射、接收以及传输功能。
然而目前所研究的PiN二极管均采用传统IV族半导体硅材料制备，且二极管以及硅基天线内部采用了大量的金属，禁带宽度大，载流子注入效率和迁移率较低，且多个二极管串联形成阵列时，易相互串扰，使其微波特性降低，限制了其在直升机、军事通信以及无线终端领域的应用。
因此，选择何种材料和工艺以提高PiN二极管的微波特性来应用于硅基高集成可重构天线就变得尤为重要。
发明内容
为解决上述现有技术存在的技术缺陷和不足，本发明提供一种SiGe-GeSn-SiGe结构的深槽保护PiN二极管及其制备方法，深槽结构的引入形成了二极管之间的完整隔离，减弱了二极管互联的相互串扰，改善了二极管的级联效应，提升了单个辐射单元PiN二极管对天线电磁辐射性能的增强作用，极大的改善了固态等离子体PiN二极管的微波特性；同时，SiGe半导体材料中由于Ge的引入，使基区能带变窄，从而大大提高了载流子的注入效率，本征GeSn区通过动态控制顶层Ge中Sn组分的含量使得本征区禁带宽度进一步降低，SiGe-GeSn-SiGe异质结构的引入可极大的提高载流子注入效率和迁移率，使得固态等离子体PiN二极管微波特性得到极大的提升。
本发明的第一个目的是提供一种SiGe-GeSn-SiGe结构的深槽保护PiN二极管的制备方法，所述PiN二极管用于制作硅基高集成可重构天线，所述PiN二极管的制备方法包括以下步骤：
(a)选取GeOI衬底，并在GeOI衬底内掺杂Sn，形成顶层GeSn区；
(b)刻蚀顶层GeSn区形成有源区深槽；
(c)将有源区深槽的四周侧壁平坦化处理，并利用原位掺杂形成P区和N区；
(d)在衬底上形成GeSn合金引线，即制得所述SiGe-GeSn-SiGe结构的深槽保护PiN二极管。
优选地，所述步骤(a)具体包括以下步骤：
(a1)光刻所述GeOI衬底；
(a2)对所述GeOI衬底进行Sn组分掺杂，形成顶层GeSn区，通过动态的控制顶层GeSn区中Sn组分的含量；GeSn区中的Sn组分质量百分比为1％-30％；
(a3)去除光刻胶。
优选地，所述步骤(b)具体包括以下步骤：
(b1)在顶层GeSn区表面利用CVD淀积一层厚度为500-600nm的氮化硅；
(b2)利用光刻工艺在氮化硅层上形成有源区图形；
(b3)利用干法刻蚀工艺在所述有源区图形的指定位置处刻蚀氮化硅层及顶层GeSn区从而形成有源区深槽。
优选地，所述步骤(c)具体包括以下步骤：
(c1)有源区深槽的四周侧壁平坦化处理；
(c2)利用原位掺杂淀积p型SiGe形成P区；
(c3)利用原位掺杂淀积n型SiGe形成N区。
优选地，所述步骤(c1)具体包括以下步骤：
(c11)氧化所述有源区深槽的四周侧壁，在所述有源区深槽的四周侧壁形成二氧化硅层；
(c12)利用湿法刻蚀工艺刻蚀步骤(c11)的二氧化硅层，以完成所述有源区深槽的四周侧壁平坦化。
优选地，所述步骤(c2)具体包括以下步骤：
(c21)利用CVD在所述衬底表面淀积一层二氧化硅；
(c22)利用光刻工艺在步骤(c21)中的二氧化硅层上形成P区图形；
(c23)利用湿法刻蚀工艺去除P区图形上的二氧化硅层；
(c24)利用原位掺杂淀积p型SiGe形成P区；
(c25)先利用干法刻蚀工艺使P区表面平整化，再利用湿法刻蚀工艺去除步骤(c21)形成的二氧化硅层。
优选地，所述步骤(c3)具体包括以下步骤：
(c31)利用CVD在所述衬底表面淀积二氧化硅层；
(c32)利用光刻工艺在步骤(c31)中的所述二氧化硅层上形成N区图形；
(c33)利用湿法刻蚀工艺去除N区图形上的二氧化硅层；
(c34)利用原位掺杂淀积n型SiGe形成N区；
(c35)先利用干法刻蚀工艺使N区表面平整化，再利用湿法刻蚀工艺去除步骤(c31)形成的二氧化硅层。
优选地，所述步骤(d)具体包括以下步骤：
(d1)在衬底上生成二氧化硅层并将所述有源区深槽填满；
(d2)利用退火工艺激活所述P区和N区中的杂质；
所述退火工艺为950-1150℃，退火0.5-2min；
(d3)在P区和N区的二氧化硅层上光刻引线孔，并在引线孔中采用RPCVD技术形成GeSn合金，在步骤(d1)形成的二氧化硅层表面采用RPCVD的技术形成GeSn合金引线；
所述GeSn合金中Sn组分的含量为1％-30％；
(d4)钝化处理并光刻PAD，即形成所述SiGe-GeSn-SiGe结构的深槽保护PiN二极管。
本发明的第二个目的是提供由上述制备方法制得的SiGe-GeSn-SiGe结构的深槽保护PiN二极管，所述SiGe-GeSn-SiGe结构的深槽保护PiN二极管，用于制作硅基高集成可重构天线。
本发明的有益效果：
本发明提供了一种SiGe-GeSn-SiGe结构的深槽保护PiN二极管，深槽结构的引入形成了二极管之间的完整隔离，减弱了二极管互联的相互串扰，改善了二极管的级联效应，提升了单个辐射单元PiN二极管对天线电磁辐射性能的增强作用，极大的改善了固态等离子体PiN二极管的微波特性；同时，SiGe半导体材料中由于Ge的引入，使基区能带变窄，从而大大提高了载流子的注入效率，本征GeSn区通过动态控制顶层Ge中Sn组分的含量使得本征区禁带宽度进一步降低，SiGe-GeSn-SiGe异质结构的引入可极大的提高载流子注入效率和迁移率，使得固态等离子体PiN二极管微波特性得到极大的提升；在GeOI衬底内掺杂Sn并利用动态控制顶层Ge中Sn组分的含量，得到禁带宽度比SiGe材料要窄的GeSn合金，从而进一步的提高载流子从源区到本征区的注入比，使得二极管内部固态等离子体浓度以及分布均匀性得到极大的提高；采用原位掺杂能够避免离子注入等方式带来的不利影响，且能够通过控制气体流量来控制材料的掺杂浓度，更有利于获得陡峭的掺杂界面，从而获得更好的器件性能；采用RPCVD的技术形成GeSn合金引线，取代传统二极管中的金属电极，极大的提高了天线系统集成度和隐身性能，提高了其在直升机、军事通信以及无线终端领域的应用前景。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例1的SiGe-GeSn-SiGe结构的深槽保护PiN二极管的制作备法流程图。
图2a-图2s为本发明实施例2的SiGe-GeSn-SiGe结构的深槽保护PiN二极管的制备方法示意图。
图3为本发明实施例3的SiGe-GeSn-SiGe结构的深槽保护PiN二极管的器件结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明，但应当理解本发明的保护范围并不受具体实施方式的限制。
本发明提出了一种SiGe-GeSn-SiGe结构的深槽保护PiN二极管及其制备方法，该二极管可以是基于绝缘衬底上的锗(Germanium-On-Insulator，简称GeOI)通过掺杂Sn组分形成GeSn基异质横向PiN二极管，深槽结构的引入形成了二极管之间的完整隔离，减弱了二极管互联的相互串扰，改善了二极管的级联效应，提升了单个辐射单元PiN二极管对天线电磁辐射性能的增强作用，极大的改善了固态等离子体PiN二极管的微波特性；同时，SiGe半导体材料中由于Ge的引入，使基区能带变窄，从而大大提高了载流子的注入效率，本征GeSn区通过动态控制顶层Ge中Sn组分的含量使得本征区禁带宽度进一步降低，SiGe-GeSn-SiGe异质结构的引入可极大的提高载流子注入效率和迁移率，使得固态等离子体PiN二极管微波特性得到极大的提升，其在加直流偏压时，直流电流会在其表面形成自由载流子(电子和空穴)组成的固态等离子体，该等离子体具有类金属特性，即对电磁波具有反射作用，其反射特性与表面等离子体的微波传输特性、浓度及分布密切相关。
硅基高集成可重构天线可以是由SiGe-GeSn-SiGe结构的深槽保护PiN二极管按阵列排列组合而成，利用外部控制阵列中的二极管选择性导通，使该阵列形成动态固态等离子体条纹、具备天线的功能，对特定电磁波具有发射和接收功能，并且该天线可通过阵列中二极管的选择性导通，改变固态等离子体条纹形状及分布，从而实现天线的重构，在直升机与雷达技术方面具有重要的应用前景。
以下，将对本发明制备的SiGe-GeSn-SiGe结构的深槽保护PiN二极管的工艺流程作进一步详细描述。在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。
实施例1
请参见图1，图1为本发明实施例的一种SiGe-GeSn-SiGe结构的深槽保护PiN二极管的制作方法流程图，该方法适用于制备SiGe-GeSn-SiGe结构的深槽保护PiN二极管，且该二极管主要用于制作硅基高集成固态等离子天线。该方法包括如下步骤：
(a)选取GeOI衬底，并在GeOI衬底内掺杂Sn元素形成顶层GeSn区；
(b)刻蚀衬底顶层GeSn区形成有源区深槽；
(c)将有源区深槽的四周侧壁平坦化处理，并利用原位掺杂形成P区和N区；
(d)在所述衬底上形成GeSn合金引线，以完成所述SiGe-GeSn-SiGe结构的深槽保护PiN二极管的制备。
其中，对于步骤(a)，在GeOI衬底内掺杂形成顶层GeSn区的原因在于，对于硅基固态等离子天线由于其需要良好的微波特性，其辐射单元二极管需要具备高浓度的固态等离子体。而异质GeSn基固态等离子体PiN二极管通过在顶层Ge中掺杂Sn组分动态控制顶层Ge中Sn组分的含量得到禁带宽度比SiGe材料要窄的GeSn合金，从而进一步的提高载流子从源区到本征区的注入比，使得二极管内部固态等离子体浓度以及分布均匀性得到极大的提高。此外，埋氧层以及深槽隔离技术的引入进一步提高载流子的限定能力，所以在GeOI衬底内掺杂Sn以便形成顶层GeSn区。
对于步骤(a)，在GeOI衬底内掺杂形成顶层GeSn区，可以包括步骤：
(a1)光刻所述GeOI衬底；
(a2)对所述GeOI衬底进行Sn组分掺杂，形成顶层GeSn区，通过动态的控制顶层Ge中Sn组分的含量以实现载流子最大注入比；
(a3)去除光刻胶。
另外，对于步骤(b)，刻蚀衬底顶层GeSn区形成有源区深槽，可以包括步骤：
(b1)在所述GeSn区表面利用CVD淀积一层氮化硅；
淀积氮化硅层的目的在于：光刻有源区后，可以利用氮化硅作为顶层GeSn的掩膜，从而刻蚀掉深槽里面的GeSn材料。
(b2)利用光刻工艺在所述氮化硅层上形成有源区图形；
(b3)利用干法刻蚀工艺在所述有源区图形的指定位置处刻蚀所述保护层及顶层GeSn区从而形成有源区深槽。
再者，对于步骤(c)，有源区四周平坦化处理并利用原位掺杂形成P区和N区，具体可以包括如下步骤：
(c1)有源区四周平坦化处理；
(c2)利用原位掺杂淀积p型SiGe形成P区；
(c3)利用原位掺杂淀积n型SiGe形成N区；
对于步骤(c1)，平坦化所述有源区深槽，具体可以包括如下步骤：
(c11)氧化所述有源区的四周侧壁以使所述有源区的四周侧壁形成一层二氧化硅；
(c12)利用湿法刻蚀工艺刻蚀所述有源区的四周侧壁氧化层以完成所述有源区的四周侧壁平坦化。
再者，对于步骤(c2)，利用原位掺杂淀积p型SiGe形成P区，具体可以包括如下步骤：
(c21)利用CVD在所述衬底表面淀积一层二氧化硅；
(c22)利用光刻工艺在所述二氧化硅层上形成P区图形；
(c23)利用湿法刻蚀工艺去除P区上的二氧化硅层；
(c24)利用原位掺杂淀积p型SiGe形成P区；
(c25)先利用干法刻蚀工艺使P区表面平整化，再利用湿法刻蚀工艺去除衬底表面的二氧化硅层。
对于步骤(c3)，利用原位掺杂淀积n型SiGe形成N区，具体可以包括如下步骤：
(c31)利用CVD在所述衬底表面淀积一层二氧化硅；
(c32)利用光刻工艺在所述二氧化硅层上形成N区图形；
(c33)利用湿法刻蚀工艺去除N区上的二氧化硅层；
(c34)利用原位掺杂淀积n型SiGe形成N区；
(c35)先利用干法刻蚀工艺使N区表面平整化，再利用湿法刻蚀工艺去除衬底表面的二氧化硅层。
对于步骤(d)，在所述衬底上形成GeSn合金引线，以完成所述SiGe-GeSn-SiGe结构的深槽保护PiN二极管的制备，具体可以包括如下步骤：
(d1)在所述衬底上生成二氧化硅；
(d2)利用退火工艺激活所述P区和N区中的杂质；
(d3)在P区和N区光刻引线孔并采用RPCVD的技术形成GeSn合金引线；
(d4)钝化处理并光刻PAD以形成所述SiGe-GeSn-SiGe结构的深槽保护PiN二极管。
常规制作固态等离子pin二极管的P区与N区的制备工艺中，均采用注入工艺形成，此方法要求注入剂量和能量较大，对设备要求高，且与现有工艺不兼容；而采用扩散工艺，虽结深较深，但同时P区与N区的面积较大，集成度低，掺杂浓度不均匀，影响二极管的电学性能，导致固态等离子体浓度和分布的可控性差。
本发明采用原位掺杂能够避免离子注入等方式带来的不利影响，且能够通过控制气体流量来控制材料的掺杂浓度，更有利于获得陡峭的掺杂界面，从而获得更好的器件性能。
实施例2
请参见图2a-图2s，图2a-图2s为本发明实施例的一种SiGe-GeSn-SiGe结构的深槽保护PiN二极管的制备方法示意图，在上述实施例一的基础上，以制备固态等离子区域长度为100微米的SiGe-GeSn-SiGe结构的深槽保护PiN二极管为例进行详细说明，本征区长度可以在50微米～150微米之间，具体步骤如下：
S10、选取GeOI衬底。
请参见图2a，该GeOI衬底101的晶向可以是(100)或者(110)或者(111)，此处不做任何限制。另外，该GeOI衬底101的掺杂类型可以为n型，也可以是为p型，掺杂浓度例如为0.5×1014～1×1015cm-3，顶层Ge的厚度例如为30～120μm。。
S20、在所述GeOI衬底内掺杂形成顶层GeSn区。
请参见图2b，具体做法可以是：光刻所述GeOI衬底，对所述GeOI衬底进行Sn组分掺杂，使衬底上形成顶层GeSn区201，GeSn区中的Sn组分例如为1％～30％，去除光刻胶。
S30、在所述顶层GeSn区表面淀积一层氮化硅。
请参见图2c，采用化学气相沉积(Chemical vapor deposition，简称CVD)的方法，在衬底101上淀积一层厚度在500～600nm的氮化硅层301。
S40、刻蚀衬底顶层GeSn区形成有源区深槽。
请参见图2d，利用光刻工艺在所述氮化硅层上形成有源区图形，利用干法刻蚀工艺在所述有源区图形的指定位置处刻蚀所述保护层及顶层GeSn区从而形成有源区深槽401。
S50、有源区四周平坦化处理。
请参见图2e和2f，具体做法可以是：氧化所述有源区的四周侧壁以使所述有源区的四周侧壁形成5～60nm厚度的氧化层501，利用湿法刻蚀工艺刻蚀所述有源区的四周侧壁氧化层以完成所述有源区的四周侧壁平坦化。
S60、在所述衬底表面淀积一层二氧化硅。
请参见图2g，利用CVD方法在所述衬底上淀积一层二氧化硅601。
S70、光刻所述二氧化硅层。
请参见图2h，利用光刻工艺在所述二氧化硅层上形成P区图形，利用湿法刻蚀工艺去除P区图形上的二氧化硅层。
S80、形成P区。
请参见图2i，具体做法可以是：利用原位掺杂的方法，在所述衬底表面的P区图形上淀积p型SiGe形成P区801，通过控制气体流量来控制P区的掺杂浓度，P区的掺杂浓度是5*1019cm-3～5*1020cm-3。
S90、平整化衬底表面。
请参见图2j，具体做法可以是：先利用干法刻蚀工艺使P区表面平整化，再利用湿法刻蚀工艺去除衬底表面的二氧化硅层。
S100、在所述衬底表面淀积一层二氧化硅。
请参见图2k，具体做法可以是：利用CVD方法在所述衬底表面淀积二氧化硅层1001。
S110、光刻所述二氧化硅层。
请参见图2l，利用光刻工艺在所述二氧化硅层上形成N区图形；利用湿法刻蚀工艺去除N区上的二氧化硅层。
S120、形成N区。
请参见图2m，利用原位掺杂的方法，在所述衬底表面的N区图形上淀积n型SiGe形成N区1201，通过控制气体流量来控制N区的掺杂浓度，N区的掺杂浓度是5*1019cm-3～5*1020cm-3。
S130、平整化衬底表面。
请参见图2n，先利用干法刻蚀工艺使N区表面平整化，再利用湿法刻蚀工艺去除衬底表面的二氧化硅层。
S140、衬底表面平坦化。
请参见图2o，可以利用CMP的方法，去除所述衬底表面的氮化硅层和多晶SiGe，从而使衬底表面平整化。
S150、淀积二氧化硅。
请参见图2p，利用CVD方法在衬底表面淀积一层二氧化硅1501并将有源区沟槽填满。
S160、杂质激活。
在950-1150℃，退火0.5～2分钟，使离子注入的杂质激活、并且推进有源区中杂质。
S170、在P、N接触区光刻引线孔。
请参照图2q，在二氧化硅层上光刻引线孔1701。
S180、形成GeSn合金引线。
请参照图2r，可以在引线孔中采用RPCVD的技术形成GeSn合金，并刻蚀掉表面的合金；再在衬底表面采用RPCVD的技术形成GeSn合金1801，形成引线，GeSn合金中的Sn组分例如为1％～30％。
S190、钝化处理，光刻PAD。
请参照图2s，可以通过淀积氮化硅形成钝化层1901，光刻PAD。最终形成SiGe-GeSn-SiGe结构的深槽保护PiN二极管，作为制备高集成固态等离子天线材料。
实施例3
请参照图3，图3为本发明实施例的SiGe-GeSn-SiGe结构的深槽保护PiN二极管的器件结构示意图。该SiGe-GeSn-SiGe结构的深槽保护PiN二极管采用上述如图1所示的制备方法制成。具体地，该SiGe-GeSn-SiGe结构的深槽保护PiN二极管在GeOI衬底301上制备形成，且二极管的P区303、N区304以及横向位于该P区303和该N区304之间的本征区均位于该GeOI衬底的顶层GeSn区302内。
通过上述实施例可见，本发明提供了一种SiGe-GeSn-SiGe结构的深槽保护PiN二极管，深槽结构的引入形成了二极管之间的完整隔离，减弱了二极管互联的相互串扰，改善了二极管的级联效应，提升了单个辐射单元PiN二极管对天线电磁辐射性能的增强作用，极大的改善了固态等离子体PiN二极管的微波特性。同时，SiGe半导体材料中由于Ge的引入，使基区能带变窄，从而大大提高了载流子的注入效率，本征GeSn区通过动态控制顶层Ge中Sn组分的含量使得本征区禁带宽度进一步降低，SiGe-GeSn-SiGe异质结构的引入可极大的提高载流子注入效率和迁移率，使得固态等离子体PiN二极管微波特性得到极大的提升；在GeOI衬底内掺杂Sn并利用动态控制顶层Ge中Sn组分的含量，得到禁带宽度比SiGe材料要窄的GeSn合金，从而进一步的提高载流子从源区到本征区的注入比，使得二极管内部固态等离子体浓度以及分布均匀性得到极大的提高；常规制作固态等离子PiN二极管的P区与N区的制备工艺中，均采用注入工艺形成，此方法要求注入剂量和能量较大，对设备要求高，且与现有工艺不兼容；而采用扩散工艺，虽结深较深，但同时P区与N区的面积较大，集成度低，掺杂浓度不均匀，影响二极管的电学性能，导致固态等离子体浓度和分布的可控性差，本发明采用原位掺杂能够避免离子注入等方式带来的不利影响，且能够通过控制气体流量来控制材料的掺杂浓度，更有利于获得陡峭的掺杂界面，从而获得更好的器件性能；传统硅基天线PiN二极管中的电极采用金属制备而成，金属电极的存在可极大的影响天线系统的雷达散射截面，从而降低通信系统的隐身特性。同时，大片金属电极的存在也极大地影响等离子体区域与电磁波的相互作用，削弱了固态等离子体对天线辐射性能的影响，从而限制了硅基固态等离子体向小型化、集成化和智能化方向发展，本发明采用RPCVD的技术形成GeSn合金引线，取代传统二极管中的金属电极，极大的提高了天线系统集成度和隐身性能，提高了其在直升机、军事通信以及无线终端领域的应用前景。
本发明应用了具体个例对本发明SiGe-GeSn-SiGe结构的深槽保护PiN二极管及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。以上公开的仅为本发明的几个具体实施例，但是，本发明实施例并非局限于此，任何本领域的技术人员能思之的变化都应落入本发明的保护范围。
Claims (8)
1.一种SiGe-GeSn-SiGe结构的深槽保护PiN二极管的制备方法，其特征在于，所述PiN二极管用于制作高集成可重构天线，所述PiN二极管的制备方法包括以下步骤：
(a)选取GeOI衬底，并在GeOI衬底内掺杂Sn，形成顶层GeSn区；
GeOI衬底中，顶层Ge的厚度为30～120μm；
步骤（a）具体包括以下步骤：
(a1)光刻所述GeOI衬底；
(a2)对所述GeOI衬底进行Sn组分掺杂，形成顶层GeSn区，通过动态的控制顶层GeSn区中Sn组分的含量，以实现载流子最大注入比；GeSn区中的Sn组分为1%-30%；
(a3)去除光刻胶；
(b)刻蚀顶层GeSn区形成有源区深槽；
(c)将有源区深槽的四周侧壁平坦化处理，并利用原位掺杂淀积p型SiGe形成P区，利用原位掺杂淀积n型SiGe形成N区；
(d)在衬底上形成GeSn合金引线，即制得所述SiGe-GeSn-SiGe结构的深槽保护PiN二极管。
2.根据权利要求1所述的SiGe-GeSn-SiGe结构的深槽保护PiN二极管的制备方法，其特征在于，所述步骤（b）具体包括以下步骤：
(b1)在顶层GeSn区表面利用CVD淀积一层氮化硅；
(b2)利用光刻工艺在氮化硅层上形成有源区图形；
(b3)利用干法刻蚀工艺在所述有源区图形的指定位置处刻蚀氮化硅层及顶层GeSn区从而形成有源区深槽。
3.根据权利要求1所述的SiGe-GeSn-SiGe结构的深槽保护PiN二极管的制备方法，其特征在于，所述步骤(c)中，有源区深槽的四周侧壁平坦化处理具体包括以下步骤：
(c11)氧化所述有源区深槽的四周侧壁，在所述有源区深槽的四周侧壁形成二氧化硅层；
(c12)利用湿法刻蚀工艺刻蚀步骤（c11）的二氧化硅层，以完成所述有源区深槽的四周侧壁平坦化。
4.根据权利要求1所述的SiGe-GeSn-SiGe结构的深槽保护PiN二极管的制备方法，其特征在于，所述步骤(c)中，利用原位掺杂淀积p型SiGe形成P区具体包括以下步骤：
(c21)利用CVD在所述衬底表面淀积一层二氧化硅；
(c22)利用光刻工艺在步骤（c21）中的二氧化硅层上形成P区图形；
(c23)利用湿法刻蚀工艺去除P区图形上的二氧化硅层；
(c24)利用原位掺杂淀积p型SiGe形成P区；
(c25)先利用干法刻蚀工艺使P区表面平整化，再利用湿法刻蚀工艺去除步骤（c21）形成的二氧化硅层。
5.根据权利要求1所述的SiGe-GeSn-SiGe结构的深槽保护PiN二极管的制备方法，其特征在于，所述步骤(c)中，利用原位掺杂淀积n型SiGe形成N区具体包括以下步骤：
(c31)利用CVD在所述衬底表面淀积二氧化硅层；
(c32)利用光刻工艺在步骤(c31)中的所述二氧化硅层上形成N区图形；
(c33)利用湿法刻蚀工艺去除N区图形上的二氧化硅层；
(c34)利用原位掺杂淀积n型SiGe形成N区；
(c35)先利用干法刻蚀工艺使N区表面平整化，再利用湿法刻蚀工艺去除步骤(c31)形成的二氧化硅层。
6.根据权利要求1所述的SiGe-GeSn-SiGe结构的深槽保护PiN二极管的制备方法，其特征在于，所述步骤（d）具体包括以下步骤：
(d1)在衬底上生成二氧化硅层并将所述有源区深槽填满；
(d2)利用退火工艺激活所述P区和N区中的杂质；
所述退火工艺为950-1150℃，退火0.5-2min；
(d3)在P区和N区的二氧化硅层上光刻引线孔，并在引线孔中采用RPCVD技术形成GeSn合金，在步骤(d1)形成的二氧化硅层表面采用RPCVD的技术形成GeSn合金引线；
所述GeSn合金中Sn组分的含量为1%-30%；
(d4)钝化处理并光刻PAD，即形成所述SiGe-GeSn-SiGe结构的深槽保护PiN二极管。
7.根据权利要求1-6任一项制备方法制得的SiGe-GeSn-SiGe结构的深槽保护PiN二极管。
8.根据权利要求7所述的SiGe-GeSn-SiGe结构的深槽保护PiN二极管，其特征在于，用于制作高集成可重构天线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110168699.2A CN112993046B (zh) | 2021-02-07 | 2021-02-07 | 一种SiGe-GeSn-SiGe结构的深槽保护PiN二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110168699.2A CN112993046B (zh) | 2021-02-07 | 2021-02-07 | 一种SiGe-GeSn-SiGe结构的深槽保护PiN二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112993046A CN112993046A (zh) | 2021-06-18 |
| CN112993046B true CN112993046B (zh) | 2023-12-05 |
Family
ID=76348912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110168699.2A Active CN112993046B (zh) | 2021-02-07 | 2021-02-07 | 一种SiGe-GeSn-SiGe结构的深槽保护PiN二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112993046B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7603016B1 (en) * | 2007-04-30 | 2009-10-13 | The United States Of America As Represented By The Secretary Of The Air Force | Semiconductor photonic nano communication link apparatus |
| CN104300049A (zh) * | 2014-05-05 | 2015-01-21 | 重庆大学 | 带有应变源的GeSn量子阱红外发光器 |
| CN106449771A (zh) * | 2016-12-20 | 2017-02-22 | 西安电子科技大学 | 具有SiO2保护作用的固态等离子体PiN二极管及其制备方法 |
| CN106601616A (zh) * | 2016-12-20 | 2017-04-26 | 西安科技大学 | 可重构多层全息天线中的异质Ge基pin二极管串制备方法 |
-
2021
- 2021-02-07 CN CN202110168699.2A patent/CN112993046B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7603016B1 (en) * | 2007-04-30 | 2009-10-13 | The United States Of America As Represented By The Secretary Of The Air Force | Semiconductor photonic nano communication link apparatus |
| CN104300049A (zh) * | 2014-05-05 | 2015-01-21 | 重庆大学 | 带有应变源的GeSn量子阱红外发光器 |
| CN106449771A (zh) * | 2016-12-20 | 2017-02-22 | 西安电子科技大学 | 具有SiO2保护作用的固态等离子体PiN二极管及其制备方法 |
| CN106601616A (zh) * | 2016-12-20 | 2017-04-26 | 西安科技大学 | 可重构多层全息天线中的异质Ge基pin二极管串制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| Ge0.9Sn0.1 p-i-n Photodiode with Record-High Responsivity at Two-Micron-Wavelength;Shengqiang xu et al;《IEEE Xplore》;20181004;第1-2页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112993046A (zh) | 2021-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106847904A (zh) | 用于套筒天线的GaAs/Ge/GaAs异质结构SPiN二极管串的制备方法 | |
| CN112993050B (zh) | 一种台面PiN二极管、制备方法及可重构隐身天线 | |
| CN112993046B (zh) | 一种SiGe-GeSn-SiGe结构的深槽保护PiN二极管及其制备方法 | |
| WO2018113452A1 (zh) | 多层全息天线中AlAs-Ge-AlAs结构基等离子pin二极管的制造方法 | |
| CN112993045B (zh) | 异质GeSn基固态等离子体PiN二极管的制备方法及其器件 | |
| CN106783600B (zh) | 一种固态等离子体PiN二极管及其制备方法 | |
| CN112993047B (zh) | 一种异质GeSn基深槽保护PiN二极管及其制备方法 | |
| CN106783604B (zh) | AlAs-Ge-AlAs结构的基固态等离子体PiN二极管及其制备方法 | |
| CN112993052B (zh) | 具有台面结构的异质GeSn基固态等离子体PiN二极管及制备方法 | |
| CN112992677B (zh) | 异质InP-GeSn-InP深槽保护PiN二极管阵列的制备方法及其器件 | |
| CN112993051B (zh) | 一种异质深槽PiN阵列的制备方法、器件及硅基可重构隐身天线 | |
| CN106601616B (zh) | 可重构多层全息天线中的异质Ge基pin二极管串制备方法 | |
| CN106653867B (zh) | 基于台状有源区的固态等离子体PiN二极管及其制备方法 | |
| WO2018113454A1 (zh) | 用于套筒天线的异质SiGe基等离子pin二极管串的制备方法 | |
| CN112993049B (zh) | AlSb-GeSn-AlSb异质结构固态等离子体PiN二极管的制备方法及其器件 | |
| CN106876872A (zh) | 基于AlAs/Ge/AlAs结构的Ge基可重构偶极子天线的制备方法 | |
| CN113299765B (zh) | 具有台面结构的异质GeSn基固态等离子体PiN二极管阵列的制备方法及其器件 | |
| CN112993044B (zh) | CdTe-GeSn-CdTe异质横向PiN二极管的制备方法及其器件 | |
| CN112992676B (zh) | 一种AlAs-GeSn-AlAs结构的高注入比异质PiN二极管的制备方法及其器件 | |
| CN112993043B (zh) | 一种Si-GeSn-Si异质GeSn基固态等离子体PiN二极管及制备方法 | |
| CN112993053B (zh) | 一种横向PiN二极管的制备方法、器件及高集成隐身天线 | |
| CN113013258B (zh) | SiGe-GeSn-SiGe异质结构高注入比PiN二极管阵列的制备方法及其器件 | |
| CN106784020B (zh) | 异质SiGe基固态等离子体PiN二极管的制备方法及其器件 | |
| CN106783603B (zh) | 应用于套筒天线的异质Ge基等离子pin二极管的制备方法 | |
| CN106783602B (zh) | SiGe-Si-SiGe异质Ge基固态等离子体PiN二极管的制备方法及其器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |