CN113990825B - 一种GaN器件的制作方法及一种GaN器件 - Google Patents

一种GaN器件的制作方法及一种GaN器件 Download PDF

Info

Publication number
CN113990825B
CN113990825B CN202111232155.4A CN202111232155A CN113990825B CN 113990825 B CN113990825 B CN 113990825B CN 202111232155 A CN202111232155 A CN 202111232155A CN 113990825 B CN113990825 B CN 113990825B
Authority
CN
China
Prior art keywords
layer
insulating layer
gan
hole
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111232155.4A
Other languages
English (en)
Other versions
CN113990825A (zh
Inventor
张启华
张洁
简维廷
蒋军浩
张勇为
张洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqi Integrated Circuit Zhuhai Co ltd
Original Assignee
Hongqi Integrated Circuit Zhuhai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqi Integrated Circuit Zhuhai Co ltd filed Critical Hongqi Integrated Circuit Zhuhai Co ltd
Priority to CN202111232155.4A priority Critical patent/CN113990825B/zh
Publication of CN113990825A publication Critical patent/CN113990825A/zh
Application granted granted Critical
Publication of CN113990825B publication Critical patent/CN113990825B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种GaN器件的制作方法以及一种GaN器件。本发明所述的一种GaN器件的制作方法包括：提供半导体衬底；在所述半导体衬底上生长一层缓冲层；在所述缓冲层上生长一层第一GaN层；在所述第一GaN层上生长一层AlGaN层；在所述AlGaN层上再生长一层第二GaN层；在所述第二GaN层上生长一层金属基层；将上述步骤得到的晶圆翻转，使得所述半导体衬底朝上；依次移除所述半导体衬底和所述缓冲层；对所述第一GaN层进行减薄处理，并定义所述第一GaN层的图案；在所述第一GaN层上生长一层第一绝缘层，并对所述第一绝缘层进行平坦化处理；在所述第一绝缘层上制备电极。本发明所述的一种GaN器件的制作方法具有增强GaN器件散热能力的优点。

Description

一种GaN器件的制作方法及一种GaN器件
技术领域
本发明涉及GaN器件制备技术领域，特别是涉及一种GaN器件的制作方法以及一种GaN器件。
背景技术
第三代半导体，就是以氮化镓(GaN)、碳化硅(SiC)、氧化锌(ZnO)和金刚石为代表的半导体材料，其中技术较为成熟、应用较多的主要是氮化镓(GaN)和碳化硅(SiC)。目前，氮化镓(GaN)主要被用于光电子产品、大功率器件、高频微波器件以及通讯基站领域。第三代半导体在性能上展现出耐高温、耐高压、能源转换效率高、损耗低、导电性强、工作速度快、开关频率高、适用高频环境及高功率密度等优势。
GaN晶体管比传统硅晶体管功率密度更高，可承受的工作温度更高(～500℃)，但与所有半导体器件一样，GaN晶体管工作时也会产生多余热量，若这些芯片内产生热量不能及时散出，将会影响芯片的使用性能，从而影响其电性能，使其功能失效。
发明内容
基于此，本发明的目的在于，提供一种GaN器件的制作方法以及一种GaN器件，其具有可以增强GaN器件散热能力的优点。
第一方面，本发明提供一种GaN器件的制作方法，其步骤包括：
提供半导体衬底；
在所述半导体衬底上生长一层缓冲层；
在所述缓冲层上生长一层第一GaN层；
在所述第一GaN层上生长一层AlGaN层；
在所述AlGaN层上再生长一层第二GaN层；
在所述第二GaN层上生长一层金属基层；
将上述步骤得到的晶圆翻转，使得所述半导体衬底朝上；
依次移除所述半导体衬底和所述缓冲层；
对所述第一GaN层进行减薄处理，并定义所述第一GaN层的图案；
在所述第一GaN层上生长一层第一绝缘层，并对所述第一绝缘层进行平坦化处理；
在所述第一绝缘层上制备电极。
进一步地，蚀刻所述第一绝缘层，在所述第一绝缘层中形成第一绝缘层通孔，使得所述第一绝缘层通孔为源极通孔、栅极通孔和漏极通孔；
在所述源极通孔、所述栅极通孔和所述漏极通孔内沉积导电材料；
在所述第一绝缘层上沉积一层金属层；
定义出所述金属层的所述源极、所述栅极和所述漏极图案。
进一步地，在所述第二GaN层和所述金属基层之间生长一层第二绝缘层。
进一步地，在所述第二绝缘层上蚀刻第二绝缘层通孔，所述第二绝缘层通孔与所述第一绝缘层通孔对应，并在所述第二绝缘层通孔内沉积导电材料。
进一步地，将所述源极通孔和所述第二绝缘层上的与之对应的通孔贯穿。
进一步地，所述半导体衬底为Si衬底；
所述缓冲层的组成材料包括AlN、AlGaN、GaN等材料薄膜交叉组合而成；
所述第一绝缘层和第二绝缘层的组成材料相同，包括SiO、SiN的至少一种；
所述导电材料包括钨、铝、铜、钛的至少一种。
第二方面，本发明还提供一种GaN器件，其中，所述GaN器件结构包括：
金属基层；
第二GaN层；
AlGaN层，位于所述第二GaN层上；
第一GaN层，位于所述AlGaN层上，所述第一GaN层被刻蚀为所需要的图案；
第一绝缘层，位于所述第一GaN层上；
器件的源极、栅极和漏极，位于所述第一绝缘层上方。
进一步地，所述第一绝缘层中还包括有贯穿所述第一绝缘层的第一绝缘层通孔，所述第一绝缘层通孔上方连接所述源极、所述栅极和所述漏极的金属层，下方连接所述第一GaN层或所述AlGaN层，所述通孔内部均沉积导电材料。
进一步地，在所述第二GaN层和所述金属基层之间还包括第二绝缘层。
进一步地，在所述第二绝缘层中还包括第二绝缘层通孔，所述第二绝缘层通孔下方连接所述金属基层，所述第二绝缘层通孔与所述第一绝缘层通孔对应，所述第二绝缘层通孔内沉积导电材料；
所述第一绝缘层通孔中的源极通孔和所述第二绝缘层上的与之对应的通孔相连通。
相对于传统技术，本发明提供的一种GaN器件的制作方法，能够有效提高GaN器件的散热性，同时GaN器件的基底层和GaN功能层之间具有良好的粘合性。
为了更好地理解和实施，下面结合附图详细说明本发明。
附图说明
图1为本发明实施例一GaN器件的制作方法中步骤S1～S5对应的结构示意图；
图2为本发明实施例一GaN器件的制作方法中步骤S6对应的结构示意图；
图3为本发明实施例一GaN器件的制作方法中翻转晶圆后的结构示意图；
图4为本发明实施例一GaN器件的制作方法中移除半导体衬底和缓冲层后的结构示意图；
图5为本发明实施例一GaN器件的制作方法中第一GaN层减薄处理，并定义图案后的结构示意图；
图6为本发明实施例一GaN器件的制作方法中形第一成绝缘层的结构示意图；
图7为本发明实施例一GaN器件的制作方法中在第一绝缘层形成通孔的结构示意图；
图8为本发明实施例一GaN器件的制作方法中形成源极、栅极和漏极的结构示意图；
图9为本发明实施例一GaN器件的制作方法制成的氮化镓晶体管的结构示意图；
图10为本发明实施例二GaN器件的制作方法生长第二绝缘层的结构示意图；
图11为本发明实施例二GaN器件的制作方法制成的氮化镓晶体管的结构示意图；
图12为本发明实施例三GaN器件的制作方法在第二绝缘层制备通孔的结构示意图；
图13为本发明实施例三GaN器件的制作方法制成的氮化镓晶体管的结构示意图；
图14为本发明实施例四GaN器件的制作方法源极通孔和第二绝缘层上的与之对应的通孔贯穿的结构示意图；
图15为本发明实施例四GaN器件的制作方法制成的氮化镓晶体管的结构示意图。
其中，附图标记为：
1、半导体衬底；2、缓冲层；3、第一GaN层；31、处理后的第一GaN层；4、AlGaN层；5、第二GaN层；6、金属基层；7、第一绝缘层；71、第一绝缘层通孔；81、源极；82、栅极；83、漏极；9、第二绝缘层；91、第二绝缘层通孔。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施例方式作进一步地详细描述。
应当明确，所描述的实施例仅仅是本申请实施例一部分实施例，而不是全部的实施例。基于本申请实施例中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请实施例保护的范围。
在本申请实施例使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请实施例。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。在本申请的描述中，需要理解的是，术语“第一”、“第二”、“第三”等仅用于区别类似的对象，而不必用于描述特定的顺序或先后次序，也不能理解为指示或暗示相对重要性。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
此外，在本申请的描述中，除非另有说明，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
实施例一
如图1所示，本发明实施例一提供一种GaN散热器件的制作方法，该方法包括以下步骤：
S1：提供半导体衬底1。
其中，该半导体衬底1仅作为生长衬底，在其之上生长外延层，并不作为工作衬底。在本实施例中，半导体衬底1为Si衬底，在其他实施例中，半导体衬底1也可以是SiC衬底或蓝宝石衬底。
S2：在所述半导体衬底1上生长一层缓冲层2。
具体的，缓冲层2的组成材料可以是AlN、AlGaN、GaN等材料薄膜交叉组合而成。
S3：在所述缓冲层2上生长一层第一GaN层3。
该缓冲层2用于隔开第一GaN层3与半导体衬底1，减少晶格缺陷。
S4：在所述第一GaN层3上生长一层AlGaN层4。
S5：在所述AlGaN层4上再生长一层第二GaN层5。
S6：在所述第二GaN层5上生长一层金属基层6。
结构如图2所示。在一些例子中，金属基层6可以为铜的种晶层或电镀铜层。
S7：将上述步骤得到的晶圆翻转，使得所述半导体衬底1朝上。
如图3所示，将上述步骤得到的晶圆翻转后，原晶圆的半导体衬底1朝上，金属基层6作为新基底，随后的移除、外延生长、制备电极等操作均在原晶圆的背面实施。
S8：依次移除所述半导体衬底1和所述缓冲层2。
半导体衬底1和缓冲层2移除后的结构如图4所示，其中，移除的工艺技术可以是干法蚀刻法，该法是通过等离子气与硅片发生物理或化学反应(或物理、化学反应结合)的方式将半导体衬底1去除，然后采用同样技术去除缓冲层2。在其他实施例中，还可以采取湿法蚀刻或化学机械研磨等移除工艺技术。
S9：对所述第一GaN层3进行减薄处理，并定义所述第一GaN层3的图案。
结构如图5所示。减薄处理可以是包括干法蚀刻、湿法蚀刻或化学机械研磨等方法，并通过光刻工艺，利用曝光和显影在光刻胶层上刻画几何图形结构，然后通过刻蚀工艺将光掩模上的图形转移到所在衬底上，定义出第一GaN层3的图案，得到处理后的第一GaN层31。
S10：在所述处理后的第一GaN层31上生长一层第一绝缘层7，并对所述第一绝缘层7进行平坦化处理。
平坦化处理后的结构如图6所示。在处理后的第一GaN层31上生长一层第一绝缘层7，并经过化学机械研磨对绝缘层进行平坦化处理。优选的，第一绝缘层7的组成材料包括氧化硅或氮化硅。
S11：在所述第一绝缘层7上制备电极。
在本实施例中，在第一绝缘层7上制备源极81、栅极82和漏极83的步骤包括：
S1101：蚀刻所述第一绝缘层7，在所述第一绝缘层7中形成第一绝缘层通孔71，使得所述第一绝缘层通孔71为源极通孔、栅极通孔和漏极通孔；
源极通孔、栅极通孔和漏极通孔结构如图7所示。
S1102：在所述源极通孔、所述栅极通孔和所述漏极通孔内沉积导电材料；
可以通过采用薄膜沉积工艺在所述源极通孔、所述栅极通孔和所述漏极通孔内沉积导电材料，导电材料包括有钨、铝、铜、钛等。
S1103：在所述第一绝缘层7上沉积一层金属层；
该金属层用于电性导通源极81、栅极82、漏极83与外部电路。
S1104：定义出所述金属层的所述源极81、所述栅极82和所述漏极83的图案。
通过光刻工艺，根据电极所需的功能，定义出源极81、栅极82、漏极83的金属层图案，结构如图8所示。
本发明提供的一种GaN器件的制作方法，在晶圆背面制备氮化镓晶体管需要的源极81、栅极82、漏极83方法的基础上，在原衬底上增加一层金属基底作为新衬底，金属基底的导热性、导电性比大多数的半导体材料都要好，因此可以增强GaN器件的散热能力。
本发明实施例一还提供一种GaN器件，其中，GaN器件优先采用本发明的GaN器件的制作方法制作得到，其结构如图9所示，包括有：
金属基层6；
第二GaN层5，位于所述金属基层6之上；
AlGaN层4，位于所述第二GaN层5之上；
第一GaN层3，位于所述AlGaN层4上，该第一GaN层3经减薄处理和图案化处理；
第一绝缘层7，位于处理后的第一GaN层31上；
器件的源极81、栅极82和漏极83，位于所述第一绝缘层7上方；
在第一绝缘层7包括有贯穿第一绝缘层7的第一绝缘层通孔71，以第一绝缘层通孔71作为源极通孔、栅极通孔和漏极通孔，源极通孔、栅极通孔和漏极通孔内沉积有导电材料，源极通孔、栅极通孔和漏极通孔上沉淀有金属层，以分别形成源极81、栅极82和漏极83。
实施例二
本实施例与实施例一基本相同，其区别在于在上述实施例中的步骤S5、S6之间增加了步骤S51。
S51：在所述第二GaN层5和所述金属基层6之间生长一层第二绝缘层9。
结构如图10所示，GaN器件在获得更好的散热性的同时，第二绝缘层9用于实现第二GaN层5和金属基层6的电隔绝，第二绝缘层9的组成材料包括氧化硅或氮化硅。
与之对应的，本发明实施例二还提供一种GaN器件，其结构如图11所示，包括有：
金属基层6；
第二绝缘层9，位于所述金属基层6之上；
第二GaN层5，位于所述第二绝缘层9之上；
AlGaN层4，位于所述第二GaN层5之上；
第一GaN层3，位于所述AlGaN层4上，该第一GaN层3经减薄处理和图案化处理；
第一绝缘层7，位于处理后的第一GaN层31上；
器件的源极81、栅极82和漏极83，位于所述第一绝缘层7上方；
在第一绝缘层7包括有贯穿第一绝缘层7的第一绝缘层通孔71，以第一绝缘层通孔71作为源极通孔、栅极通孔和漏极通孔，源极通孔、栅极通孔和漏极通孔内沉积有导电材料，源极通孔、栅极通孔和漏极通孔上沉淀有金属层，以分别形成源极81、栅极82和漏极83。
实施例三
本实施例与实施例二基本相同，其区别在于在所述第二GaN层5和所述金属基层6之间生长一层第二绝缘层9后，该方法还包括步骤S52。
S52：在所述第二绝缘层9上蚀刻第二绝缘层通孔91，所述第二绝缘层通孔91与所述第一绝缘层通孔71对应，在所述第二绝缘层通孔91内沉积导电材料。
结构如图12所示，增加底部的通孔，有利于增强金属基层6和器件层的粘合性。
与之对应的，本发明实施例三还提供一种GaN器件，其结构如图13所示，包括有：
金属基层6；
第二绝缘层9，位于所述金属基层6之上；
在第二绝缘层9包括有第二绝缘层通孔92；
第二GaN层5，位于所述第二绝缘层9之上；
AlGaN层4，位于所述第二GaN层5之上；
第一GaN层3，位于所述AlGaN层4上，该第一GaN层3经减薄处理和图案化处理；
第一绝缘层7，位于处理后的第一GaN层31上；
器件的源极81、栅极82和漏极83，位于所述第一绝缘层7上方；
在第一绝缘层7包括有贯穿第一绝缘层7的第一绝缘层通孔71，以第一绝缘层通孔71作为源极通孔、栅极通孔和漏极通孔，源极通孔、栅极通孔和漏极通孔内沉积有导电材料，源极通孔、栅极通孔和漏极通孔上沉淀有金属层，以分别形成源极81、栅极82和漏极83；
第二绝缘层通孔91与第一绝缘层通孔71对应。
实施例四
本实施例与实施例三基本相同，其区别在于在上述实施例得到所述源极通孔、栅极通孔和漏极通孔后，该方法还包括：
S11011：将所述源极通孔和所述第二绝缘层9上与之对应的通孔贯穿。
贯穿后结构如图14所示，由于源极81是接地的，金属基层6也是接地的，这样可以获得更好的接地性、散热性，同时可以将原来水平型的器件，转换成垂直型的器件。
与之对应的，本发明实施例四还提供一种GaN器件，其结构如图15所示，包括有：
金属基层6；
第二绝缘层9，位于所述金属基层6之上；
在第二绝缘层9包括有第二绝缘层通孔91；
第二GaN层5，位于所述第二绝缘层9之上；
AlGaN层4，位于所述第二GaN层5之上；
第一GaN层3，位于所述AlGaN层4上，该第一GaN层3经减薄处理和图案化处理；
第一绝缘层7，位于处理后的第一GaN层31上；
器件的源极81、栅极82和漏极83，位于所述第一绝缘层7上方；
在第一绝缘层7包括有贯穿第一绝缘层7的第一绝缘层通孔71，以第一绝缘层通孔71作为源极通孔、栅极通孔和漏极通孔，源极通孔、栅极通孔和漏极通孔内沉积有导电材料，源极通孔、栅极通孔和漏极通孔上沉淀有金属层，以分别形成源极81、栅极82和漏极83；
第二绝缘层通孔91与源极通孔、栅极通孔和漏极通孔对应；
所述源极通孔与其在第二绝缘层9对应的通孔连通，内部沉积有导电材料。
相对于传统技术，本发明通过改良GaN器件的制作方法，在原本的晶圆背面制备源极、栅极、漏极的基础上加入基底金属基层，能够有效增加晶体管的散热性；还在金属层和GaN功能层之间加入绝缘层，来实现GaN和金属基层的电隔绝；在新增绝缘层上铸造源极通孔、栅极通孔和漏极通孔以及将源极通孔与其在新增绝缘层上对应的通孔打穿，获得金属层和器件层更好的粘合性。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (8)

1.一种GaN器件的制作方法，其特征在于，该方法包括以下步骤：
提供半导体衬底；
在所述半导体衬底上生长一层缓冲层；
在所述缓冲层上生长一层第一GaN层；
在所述第一GaN层上生长一层AlGaN层；
在所述AlGaN层上再生长一层第二GaN层；
在所述第二GaN层上生长一层金属基层；
将上述步骤得到的晶圆翻转，使得所述半导体衬底朝上；
依次移除所述半导体衬底和所述缓冲层；
对所述第一GaN层进行减薄处理，并定义所述第一GaN层的图案；
在所述第一GaN层上生长一层第一绝缘层，并对所述第一绝缘层进行平坦化处理；
在所述第一绝缘层上制备电极，包括：
蚀刻所述第一绝缘层，在所述第一绝缘层中形成第一绝缘层通孔，使得所述第一绝缘层通孔为源极通孔、栅极通孔和漏极通孔；
在所述源极通孔、所述栅极通孔和所述漏极通孔内沉积导电材料；
在所述第一绝缘层上沉积一层金属层；
定义出所述金属层的源极、栅极和漏极的图案。
2.根据权利要求1所述的一种GaN器件的制作方法，其特征在于：
在所述第二GaN层和所述金属基层之间生长一层第二绝缘层。
3.根据权利要求2所述的一种GaN器件的制作方法，其特征在于：
在所述第二绝缘层上蚀刻第二绝缘层通孔，所述第二绝缘层通孔与所述第一绝缘层通孔对应，并在所述第二绝缘层通孔内沉积导电材料。
4.根据权利要求3所述的一种GaN器件的制作方法，其特征在于：
将所述源极通孔和所述第二绝缘层上的与之对应的通孔贯穿。
5.根据权利要求2-4任一所述的一种GaN器件的制作方法，其特征在于：
所述半导体衬底为Si衬底；
所述缓冲层的组成材料包括AlN、AlGaN、GaN等材料薄膜交叉组合而成；
所述第一绝缘层和第二绝缘层的组成材料相同，包括SiO、SiN的至少一种；
所述导电材料包括钨、铝、铜、钛的至少一种。
6.一种GaN器件，其特征在于，所述GaN器件的结构包括：
金属基层；
第二GaN层；
AlGaN层，位于所述第二GaN层上；
第一GaN层，位于所述AlGaN层上，所述第一GaN层被刻蚀为所需要的图案；
第一绝缘层，位于所述第一GaN层上；
器件的源极、栅极和漏极，位于所述第一绝缘层上方；
所述第一绝缘层中还包括有贯穿所述第一绝缘层的第一绝缘层通孔，所述第一绝缘层通孔上方连接所述源极、所述栅极和所述漏极的金属层，下方连接所述第一GaN层或所述AlGaN层，所述第一绝缘层通孔内部均沉积导电材料。
7.根据权利要求6所述的一种GaN器件，其特征在于：
在所述第二GaN层和所述金属基层之间还包括第二绝缘层。
8.根据权利要求7所述的一种GaN器件，其特征在于：
在所述第二绝缘层中还包括第二绝缘层通孔，所述第二绝缘层通孔下方连接所述金属基层，所述第二绝缘层通孔与所述第一绝缘层通孔对应，所述第二绝缘层通孔内沉积导电材料；
所述第一绝缘层通孔中的源极通孔和所述第二绝缘层上的与之对应的通孔相连通。
CN202111232155.4A 2021-10-22 2021-10-22 一种GaN器件的制作方法及一种GaN器件 Active CN113990825B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111232155.4A CN113990825B (zh) 2021-10-22 2021-10-22 一种GaN器件的制作方法及一种GaN器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111232155.4A CN113990825B (zh) 2021-10-22 2021-10-22 一种GaN器件的制作方法及一种GaN器件

Publications (2)

Publication Number Publication Date
CN113990825A CN113990825A (zh) 2022-01-28
CN113990825B true CN113990825B (zh) 2022-11-22

Family

ID=79740298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111232155.4A Active CN113990825B (zh) 2021-10-22 2021-10-22 一种GaN器件的制作方法及一种GaN器件

Country Status (1)

Country Link
CN (1) CN113990825B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170762A (zh) * 2017-06-16 2017-09-15 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120032258A (ko) * 2010-09-28 2012-04-05 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
JP5433909B2 (ja) * 2012-05-22 2014-03-05 株式会社パウデック ＧａＮ系半導体素子の製造方法
CN109037067A (zh) * 2018-08-06 2018-12-18 苏州汉骅半导体有限公司 半导体器件及其制造方法
CN113471284A (zh) * 2021-07-01 2021-10-01 广东省科学院半导体研究所 N极性GaN晶体管结构的制备方法和半导体结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170762A (zh) * 2017-06-16 2017-09-15 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法

Also Published As

Publication number Publication date
CN113990825A (zh) 2022-01-28

Similar Documents

Publication Publication Date Title
CN104134689B (zh) 一种hemt器件及制备方法
CN1197126C (zh) 用于在碳化硅中形成通孔的方法以及所获得的器件和电路
US11127847B2 (en) Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device
WO2013152657A1 (zh) 一种垂直结构氮化镓基发光元件的制作方法
CN108598036B (zh) 金刚石基氮化镓器件制造方法
CN110491932B (zh) 氮化镓肖特基二极管及其制作方法
CN113394282B (zh) 基于预通孔刻蚀的GaN基HEMT器件的制备方法
KR101841632B1 (ko) 고전자이동도 트랜지스터 및 그의 제조방법
CN113035783B (zh) 石墨烯器件与GaN器件异质集成结构及制备方法
CN110690275B (zh) 半导体装置及其制造方法
CN108847392B (zh) 金刚石基氮化镓器件制造方法
CN113990825B (zh) 一种GaN器件的制作方法及一种GaN器件
CN113394281A (zh) 基于衬底导电孔的GaN基HEMT器件及其制备方法
CN106449773A (zh) GaN基肖特基二极管结构及其制作方法
CN110600990B (zh) 一种基于柔性衬底的GaN基激光器与HEMT的器件转移制备方法
CN111564501A (zh) GaN器件散热结构及制备方法
TW202115911A (zh) 一種高電子遷移率電晶體(hemt)及其製造方法
CN113745107B (zh) 一种GaN器件的制作方法
KR101652791B1 (ko) 반도체 소자 제조 방법
CN115498034B (zh) 一种GaN HEMT器件及其制备方法
TWI664727B (zh) 半導體裝置及其製造方法
WO2024045296A1 (zh) 半导体结构及其制备方法
CN115663015B (zh) 一种半导体器件结构及其制备方法
CN113113294B (zh) 一种复合衬底及制备方法、射频集成芯片制备方法
CN115863400A (zh) 一种高导热GaN基HEMT器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant