CN110226363B - 陶瓷铜电路基板及使用了其的半导体装置 - Google Patents
陶瓷铜电路基板及使用了其的半导体装置 Download PDFInfo
- Publication number
- CN110226363B CN110226363B CN201880008419.8A CN201880008419A CN110226363B CN 110226363 B CN110226363 B CN 110226363B CN 201880008419 A CN201880008419 A CN 201880008419A CN 110226363 B CN110226363 B CN 110226363B
- Authority
- CN
- China
- Prior art keywords
- circuit board
- copper circuit
- ceramic
- copper
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C9/00—Alloys based on copper
- C22C9/02—Alloys based on copper with tin as the next major constituent
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
- C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C1/00—Making non-ferrous alloys
- C22C1/04—Making non-ferrous alloys by powder metallurgy
- C22C1/0425—Copper-based alloys
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C30/00—Alloys containing less than 50% by weight of each constituent
- C22C30/02—Alloys containing less than 50% by weight of each constituent containing copper
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C30/00—Alloys containing less than 50% by weight of each constituent
- C22C30/04—Alloys containing less than 50% by weight of each constituent containing tin or lead
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
- C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
- C04B2235/96—Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/40—Metallic
- C04B2237/407—Copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
Abstract
实施方式涉及的陶瓷铜电路基板具有陶瓷基板和设在陶瓷基板的一个面上的铜电路板。其特征在于,铜电路板的厚度相对于陶瓷基板的厚度的比为1.25以上,在铜电路板的表面画出的任一10mm直线上晶界数量都在5以上且250以下。
Description
技术领域
实施方式大致涉及陶瓷铜电路基板及使用了其的半导体装置。
背景技术
陶瓷铜电路基板一直被用于搭载有功率元件等半导体元件的半导体装置。陶瓷基板和铜电路板经由接合层接合在一起。作为接合层,使用含有Ti等活性金属的Ag钎料。由此,提高接合强度及热循环特性。通过提高陶瓷铜电路基板的可靠性,而适合在汽车(也包含电动车)、电力铁道车辆、太阳能发电设备及工业机械的变换器中使用。
在功率模块等半导体装置中,将半导体元件安装在铜电路板上。为了半导体元件的导通也有时将接合引线或金属端子接合在铜电路板上。要完成半导体装置,将半导体元件、接合引线、金属端子等接合在铜电路板上。
作为提高了可靠性的陶瓷铜电路基板,有国际公开WO2013-094213号公报(专利文献1)。专利文献1通过使铜电路板的侧面形状最佳化而提高了可靠性。专利文献1的陶瓷铜电路基板提高了接合强度及热循环性。
其另一方面,关于提高对于将半导体元件、接合引线、金属端子等接合在铜电路板上的组装工序的可靠性,还有改善的余地。
现有技术文献
专利文献
专利文献1:国际公开第2013-094213号公报
发明内容
发明要解决的课题
近年来,伴随着半导体元件的高性能化,半导体装置工作时的结温达到170℃以上。为提高散热性,还在研究将铜电路板加厚。通过减薄陶瓷基板,加厚铜电路板,从而散热性提高。另一方面,因铜板的热膨胀,而影响半导体元件等的接合的可靠性。
实施方式是为解决如此的问题而进行的,涉及兼顾了可靠性和半导体元件等的接合性的陶瓷铜电路基板。
用于解决课题的手段
实施方式涉及的陶瓷铜电路基板具有陶瓷基板和设在陶瓷基板的一个面上的铜电路板。其特征在于,铜电路板的厚度相对于陶瓷基板的厚度的比为1.25以上,在铜电路板表面画出的任一10mm直线上晶界数量都在5以上且250以下。
附图说明
图1是表示实施方式涉及的陶瓷铜电路基板的一个例子的图。
图2是表示铜电路板的表面的一个例子的图。
图3是表示实施方式涉及的陶瓷铜电路基板的另一个例子的图。
图4是表示实施方式涉及的半导体装置的一个例子的图。
图5是表示实施方式涉及的陶瓷铜电路基板的又一个例子的图。
具体实施方式
实施方式涉及的陶瓷铜电路基板是在陶瓷基板的至少一个面上设有铜电路板的陶瓷铜电路基板,其特征在于铜电路板的厚度相对于陶瓷基板的厚度的比为1.25以上,在铜电路板表面画出的任一10mm直线上晶界数量都在5以上且250以下。
图1中示出了陶瓷铜电路基板的一个例子。1是陶瓷铜电路基板。2是陶瓷基板。3是铜电路板(表铜板)。4是接合层。5是背铜板。T1是陶瓷基板的厚度。T2是铜电路板的厚度。图1示出将两个铜电路板3接合在陶瓷基板2上的例子。实施方式并不限定于这样的形式,也可以将1个或3个以上的铜电路板3接合在陶瓷基板2上。在图1的例子中,另外,也可以将背铜板5接合在陶瓷基板2上。背铜板5不是电路而是作为散热板发挥作用。可根据需要设置背铜板5。
陶瓷基板2的厚度T1与铜电路板3的厚度T2的比(T2/T1)为1.25以上。关于铜电路板3的厚度T2,规定为在陶瓷铜电路基板1中在作为电路板使用的铜板中为最厚的铜板的厚度。因此,背铜板5的厚度不作为T2处理。
T2/T1≥1.25表示铜电路板3比陶瓷基板2厚。通过加厚铜电路板3,减薄陶瓷基板2,能够降低陶瓷铜电路基板1的热阻。因此,优选T2/T1为1.25以上。更优选T2/T1为2.40以上。
优选陶瓷基板2为氧化铝基板、氮化铝基板、氮化硅基板中的任一种。除此以外,陶瓷基板2也可以是阿卢西尔高硅耐热铝合金基板。阿卢西尔高硅耐热铝合金基板由将氧化铝和氧化锆混合而成的烧结体形成。
氮化铝基板或氧化铝基板的3点弯曲强度在300~450MPa的范围。阿卢西尔高硅耐热铝合金基板的强度在550MPa左右。关于具有550MPa以下的强度的陶瓷基板,如果减薄基板厚度使其达到0.4mm以下,则在进行热循环试验(TCT试验)时有陶瓷基板破裂的顾虑。
氮化硅基板的3点弯曲强度例如为600MPa以上。还能进一步提高强度,使3点弯曲强度达到700MPa以上。氮化硅基板的导热率例如为50W/m·K以上。还可使导热率达到80W/m·K以上。特别是,近年来有一并具有高强度和高导热两者的氮化硅基板。只要氮化硅基板的3点弯曲强度为600MPa以上、导热率为80W/m·K以上,就可使该基板的厚度例如为0.40mm以下。还可进一步减薄,使厚度达到0.30mm以下。通过减薄陶瓷基板,可将T2/T1设定为1.25以上,进一步设定为2.40以上。
此外,陶瓷基板可以是单板,也可以具有多层结构等立体结构。
在铜电路板表面画出的任一10mm直线上,晶界数量都为5以上且250以下。图2示出铜板表面的一个例子。图2中,3是铜电路板,6是铜晶粒,7是晶界。铜电路板由铜的多晶体形成。摄影铜电路板表面的放大照片。将放大照片放大到能够确认晶界的程度。在一个视场中不能进行10mm直线部分的摄影时,分割成多个进行摄影。在将铜电路板加工成图案形状时,对在任一个方向具有10mm以上的长度的部分进行摄影。
实施方式中,无论在放大照片上画出任一10mm的直线,该直线上的晶界数量都为5以上且250以下。
在铜电路板3上接合半导体元件、接合引线、金属端子等。此时,经由软钎料等接合层使它们彼此接合。如果铜电路板3的表面具有晶界,则相对于接合层可得到锚固效果。还可改善与接合层的润湿性。在10mm直线上的晶界数量低于5时,晶界数量少,并不充分。如果晶界数量少,则铜晶粒大,接合层和铜晶粒表面的接触比例高。如果半导体元件的结温提高,则铜板的热膨胀增大。如果晶界少则锚固效果不足,因此容易产生铜电路板表面和接合层的剥离。如果10mm直线上的晶界数量超过250,则晶界数量过多。如果晶界数量增加,虽然可得到锚固效果,但是因晶界过多而使散热性下降。因此,无论在任一10mm直线上,晶界数量都优选为5以上且250以下,更优选为20以上且150以下。更优选无论在任一10mm直线上晶界数量都为80以上且150以下。无论在铜电路板3表面的何处画出10mm直线,晶界数量都在上述范围内,由此无论在铜电路板3的何处接合半导体元件等,都可得到优异的可靠性。换句话讲,可成为半导体装置的组装性优异的电路基板。
通过经由调整铜板厚度的压延工序来调整结晶尺寸,也可以调整晶界数量。通过利用陶瓷铜电路基板的制造工序中的热处理工序,也可以调整晶界数量。铜的再结晶温度大约为220℃。如后述那样,陶瓷基板和铜板例如可采用活性金属接合法进行接合。在活性金属接合法中,在700~900℃下对陶瓷基板和铜板进行加热。通过该工序使铜板再结晶化。如果再结晶化则铜晶粒变大。通过利用该现象,也能调整晶界数量。
在铜电路板表面,优选算术平均粗糙度Ra为0.4μm以下,十点平均粗糙度Rzjis为4μm以下,最大高度Rz为5μm以下。表面粗糙度的参数即Ra、Rzjis、Rz基于JIS-B-0601(2001)的规定。
JIS-B-0601(2001)与ISO4287(1997,Amd.1:2009)对应。Ra、Rzjis、Rz也可以采用ISO4287进行测定。对于JIS-B-0601和ISO4287中不同的部分,优先按JIS。
算术平均粗糙度Ra为粗糙度曲线的平均值。最大高度Rz为粗糙度曲线的山顶线和谷底线的纵向的最大值。十点平均粗糙度Rzjis为粗糙度曲线中上位5个山顶部的平均值和上位5个谷底部的平均值的合计。
通过使Ra、Rzjis及Rz分别为上述的值,可得到表面凹凸小的铜电路板表面。如果考虑到铜电路板对软钎料等接合层的锚固效果,认为最好表面粗糙。另一方面,如果铜电路板的厚度增大,半导体元件的结温增高,则铜电路板的热膨胀增大。如果铜电路板的热膨胀增大,则表面凹凸大的一方容易对接合层作用应力,容易发生裂纹等不良情况。
因此,优选铜电路板表面的算术平均粗糙度Ra为0.4μm以下、十点平均粗糙度Rzjis为4μm以下、最大高度Rz为5μm以下。即使降低表面凹凸,通过控制晶界数量,也能提高铜电路板的可靠性。
铜电路板表面的算术平均粗糙度Ra优选为0.1μm以上且0.4μm以下。铜电路板表面的十点平均粗糙度Rzjis优选为1.5μm以上且4μm以下。铜电路板表面最大高度Rz优选为1μm以上且5μm以下。这以上的表面的平坦化有招致制造成本增大的顾虑。
铜电路板表面中的粗糙度曲线的偏度(skewness)Rsk优选低于0。Rsk低于0表示Rsk为负。如果Rsk为负,则表示粗糙度曲线中谷的部分多。铜电路板的晶界部分成为谷。通过将晶界部分形成谷部,在接合半导体元件时,能够提高铜电路板对软钎料(或钎料)的锚固效果。因此,优选铜电路板表面的粗糙度曲线的偏度Rsk低于0。更优选粗糙度曲线的偏度Rsk为-0.01以下且-0.10以上。通过使偏度Rsk在该范围内,对于半导体元件以外的引线框架及接合引线的接合,也能提高锚固效果。
粗糙度曲线的偏度Rsk采用ISO4287(1997,Amd.1:2009)进行测定。
在设置背铜板5时,优选背铜板5具有以下的构成。
陶瓷基板2的厚度T1和背铜板5的厚度T3的比(T3/T1)为1.25以上。更优选T3/T1为2.40以上。
无论在背铜板表面画出的任一10mm直线上,晶界数量都为5以上且250以下。优选晶界数量为20以上且150以下。更优选晶界数量为80以上且150以下。晶界数量的计算方法与铜电路板的表面中的晶界数量的计算方法相同。所谓背铜板的表面,指的是背铜板5的与陶瓷基板2的相反侧的面。
在背铜板表面,优选算术平均粗糙度Ra为0.4μm以下、十点平均粗糙度Rzjis为4μm以下、最大高度Rz为5μm以下。优选背铜板表面的算术平均粗糙度Ra为0.1μm以上且0.4μm以下。优选背铜板表面的十点平均粗糙度Rzjis为1.5μm以上且4μm以下。优选背铜板表面最大高度Rz为1μm以上且5μm以下。优选背铜板表面中的粗糙度曲线的偏度Rsk为低于0。更优选粗糙度曲线的偏度Rsk为-0.01以下且-0.10以上。
优选陶瓷基板2和铜电路板3经由接合层4进行接合。在将背铜板5接合在陶瓷基板2上时,也优选经由接合层接合背铜板5和陶瓷基板2。优选在陶瓷基板2与铜电路板3之间设置含有Ag及Ti的接合层4。含Ag(银)及Ti(钛)的接合层4为采用活性金属钎料的。Ti是活性金属。活性金属除Ti以外还可列举Zr、Hf。作为活性金属钎料,可列举Ti、Ag(银)、Cu(铜)的混合物。活性金属钎料中,Ti的含量为0.1wt%以上且10wt%以下,Cu的含量为10wt%以上且60wt%以下,剩余部分为Ag。也可以根据需要,在活性金属钎料中以1wt%以上且15wt%以下的添加量添加选自In(铟)或Sn(锡)中的1种或2种。在采用活性金属钎料的活性金属接合法中,在陶瓷基板表面涂布活性金属钎料糊剂,在其上配置铜板。通过在700~900℃对其加热来进行接合。根据活性金属接合法,可将陶瓷基板和铜电路板的接合强度设定为16kN/m以上。
优选铜电路板的厚度为0.6mm以上。如上所述,为了使铜电路板的厚度T2与陶瓷基板的厚度T1的比(T2/T1)在1.25以上,而减薄陶瓷基板、加厚铜电路板是有效的。通过加厚铜电路板,散热性提高。如上所述,只要控制好铜电路板的表面粗糙度,就能够降低因热膨胀而发生的半导体元件和铜电路板的接合不良。如果考虑到散热性,则优选铜电路板的厚度为0.6mm以上。更优选铜电路板的厚度为0.8mm以上。铜电路板的厚度的上限没有特别的限定,但优选为5mm以下。如果铜电路板的厚度超过5mm,则在用活性金属接合法接合时有翘曲增大的顾虑。
沿厚度方向将铜电路板三等分时,在铜电路板的接合层侧的区域中,优选在铜电路板的面积的15%以上且60%以下存在Ag。图5示出铜电路板的截面的一个例子。图5中,2是陶瓷基板,3是铜电路板,4是接合层,T2是铜电路板3的厚度。沿厚度方向将铜电路板3三等分。这是对铜电路板3的厚度T2进行三等分。在对铜电路板3进行三等分时,将接合层4侧的区域设定为区域3a,将正中间的区域设定为区域3b,将表面侧的区域设定为区域3c。
通过EDX(能量色散型x射线光谱法)对铜电路板3的任意的截面中的Ag的分散状态进行彩色分布(color mapping)描绘。在区域3a的截面中,在观察随机抽取的单位面积100μm×100μm时,Ag分散的面积相对于单位面积的比例为15%以上且60%以下。对观察的截面进行研磨加工,使表面粗糙度Ra达到1μm以下。观察中,采用SEM(扫描式电子显微镜)-EDX。
铜电路板3和接合层4的边界可通过SEM像进行判别。在通过SEM像难判别时,从铜电路板3的接合层4侧的面的一端到相反侧的另一端画出直线。也可以采用将该直线看作铜电路板3和接合层4的边界的方法。例如,如图1所示的那样,如果是接合层4从铜电路板3的端部露出的形状,则容易采用画出直线的方法。
如果铜电路板的厚度T2为0.6mm以上,进而加厚至0.8mm以上,则铜板的应力增大。在施加了热应力时,因陶瓷基板和铜板的热膨胀差,而容易在陶瓷基板及接合层发生裂纹。通过使Ag较多地扩散,能够使铜电路板的热膨胀量接近陶瓷基板的热膨胀量。Ag主要沿着晶界扩散。通过沿着晶界扩散,Ag容易扩散到铜板内侧。实施方式中,由于控制了铜电路板的晶界数量,所以也能控制Ag的扩散容易度。
在观察区域3a的单位面积100μm×100μm时,Ag分散的面积相对于观察的面积的比例优选为15%以上且60%以下。更优选该比例为25%以上且50%以下。实施方式中,无论观察区域3a中的哪个单位面积100μm×100μm,Ag分散的面积相对于观察的面积的比例都为15%以上且60%以下。
在观察区域3b的单位面积100μm×100μm时,Ag分散的面积相对于观察的面积的比例优选为0%以上且40%以下。所谓比例为0%,表示通过EDX没有检测到Ag。此外,区域3b中的Ag的分散面积小于区域3a中的Ag分散面积。
在观察区域3c的单位面积100μm×100μm时,Ag分散的面积相对于观察的面积的比例优选为0。优选将区域3b中的Ag的比例设定为40%以下(包含0%),且将区域3c中的Ag的比例设定为0%。
通过不使Ag向铜电路板3的表面侧区域即区域3a扩散,容易控制铜电路板表面的表面粗糙度及晶界数量。因此,在安装半导体元件时,能够维持半导体元件和软钎料(或钎料)的密合性。也就是说,能够兼顾对热应力的耐久性和与软钎料的密合性。
优选Ag向背铜板5或背侧铜电路板8的扩散状态也与铜电路板3相同。
即,在对背铜板5进行了三等分时,将接合层4侧的区域作为第1区域,将正中间的区域作为第2区域,将表面侧的区域作为第3区域。观察各个区域的单位面积100μm×100μm。在第1区域中,Ag分散的面积相对于观察的面积的比例优选为15%以上且60%以下。更优选该比例为25%以上且50%以下。在第2区域中,Ag分散的面积相对于观察的面积的比例优选为0%以上且40%以下。在第3区域中,Ag分散的面积相对于观察的面积的比例优选为0%。
在陶瓷铜电路基板1中,优选陶瓷基板2的翘曲量低于0.1mm。陶瓷基板2的翘曲量可按以下方法进行测定。在陶瓷基板2的长边,从一端向另一端画出假想的直线。将该直线与陶瓷基板2离该直线最远的点之间的距离作为翘曲量。通过如上所述控制Ag的扩散状态,能够使陶瓷基板2的翘曲量低于0.1mm。
特别是,即使在采用3点弯曲强度600MPa以上的氮化硅基板,接合厚度0.6mm以上的铜板时,不进行翘曲修正工序也能使氮化硅基板的翘曲量低于0.1mm。所谓翘曲修正工序,是一边对陶瓷铜电路基板负载压力一边进行加热的工序。如果加厚铜板,或者陶瓷基板的强度低,则接合时翘曲容易增大。通过进行翘曲修正工序,能够减小陶瓷基板的翘曲量。另一方面,翘曲修正工序因负载热而使铜板晶粒生长。如果晶粒生长,则有铜板表面的每10mm的晶界数量低于5的顾虑。如果不进行翘曲修正工序,则容易将铜板表面的每10mm的晶界数量控制在80以上。
通过使铜板表面的每10mm的晶界数量在80以上且150以下,即使表背铜板的体积比不同,也能使氮化硅基板的翘曲量低于0.1mm。将铜电路板3的合计体积设定为A(mm3),将背铜板5的合计体积设定为B(mm3)。即使在0.5≤A/B≤0.8的范围内,也能使氮化硅基板的翘曲量低于0.1mm。铜电路板3的合计体积A(mm3)为接合在表面侧的1个以上的铜电路板3的各个体积的合计。背铜板5的合计体积B(mm3)为接合在背面侧的1个以上的背铜板5的各个体积的合计。在如后述那样在陶瓷基板2上接合1个以上的背侧铜电路板时,将各个背侧铜电路板的体积的合计设定为合计体积B(mm3)。
在接合了3点弯曲强度600MPa以上的氮化硅基板和厚度0.6mm以上的铜板的陶瓷铜电路板中,优选将铜板表面的每10mm的晶界数量控制在80以上且150以下,且控制Ag的扩散状态。由此,即使在0.5≤A/B≤0.8的范围内,也能在不进行翘曲修正工序的情况下使氮化硅基板的翘曲量低于0.1mm,进一步为0.05mm以下。
也可以在陶瓷基板上设置贯通孔。优选陶瓷铜电路基板具有表侧铜电路板和背侧铜电路板经由贯通孔导通的结构。图3中示出具有贯通孔的陶瓷电路基板的一个例子。图3是具有贯通孔的部分的剖视图。图3中,1是陶瓷铜电路基板,2是陶瓷基板,3是铜电路板(表铜板),4是接合层,8是背侧铜电路板,9是贯通孔。图3中,经由贯通孔9,谋求铜电路板3(表铜板)和背侧铜电路板8的导通。图3中,在各个铜电路板3上设有贯通孔9。实施方式并不限定于这样的结构。在陶瓷铜电路基板1中,也可以只对多个铜电路板3的一部分设置贯通孔9。铜电路板的厚度T2设定为铜电路板3的厚度和背侧铜电路板8的厚度中最厚者。
优选在贯通孔9的内部填充与接合层4相同的材料。贯通孔9的内部的结构只要能够使表铜板和背铜板导通,就不特别限定。因此,也可以只在贯通孔9内壁上设置金属薄膜。另一方面,通过填充与接合层4相同的材料,能够提高接合强度。优选背侧铜电路板8具有与上述背铜板5相同的构成。
也可以在铜电路板表面设置金属薄膜。该金属薄膜的主成分为选自Ni(镍)、Ag(银)及Au(金)中的1种。金属薄膜例如为镀膜或溅射膜等。通过设置金属薄膜,可提高耐蚀性。
这样的陶瓷铜电路基板适合半导体装置。半导体装置中,在陶瓷铜电路基板的铜电路板上经由接合层安装半导体元件。
图4中示出半导体装置的一个例子。图4中,1是陶瓷铜电路基板,10是半导体装置,11是半导体元件,12是接合层,13是接合引线,14是金属端子。图4中,在陶瓷铜电路基板1的铜电路板上经由接合层12接合有半导体元件11。同样,经由接合层12接合金属端子14。通过接合引线13使相邻的铜电路板彼此导通。图4中,除了半导体元件11以外还接合了接合引线13和金属端子14。实施方式涉及的半导体装置并不限定于这样的结构。例如,接合引线13和金属端子14也可以只设置任一方。半导体元件11、接合引线13及金属端子14也可以在铜电路板3上分别设置多个。在背侧铜电路板8上,根据需要接合半导体元件11、接合引线13及金属端子14。作为金属端子14,可采用引线框架形状、凸型形状等多种形状。
作为接合半导体元件11或金属端子14的接合层12,可列举软钎料、钎料等。作为软钎料优选无铅软钎料。优选软钎料的熔点为450℃以下。优选钎料的熔点为450℃以下。将熔点为500℃以上的钎料称为高温钎料。作为高温钎料可列举以Ag为主成分的高温钎料。
在实施方式涉及的陶瓷铜电路基板中,因T2/T1为1.25以上而散热性优异。因为控制铜电路板表面的晶界数量,所以可提高用于接合半导体元件等的接合层的可靠性。特别是,即使半导体元件的结温达到170℃以上的高温,也能够维持半导体元件和铜电路板的接合的可靠性。以在铜电路板表面画出的任一10mm直线上晶界数量都在规定的范围内的方式进行控制。因此,无论将半导体元件、接合引线或金属端子接合在铜电路板表面的何处都可得到高的可靠性。通过提高半导体元件、接合引线、金属端子的接合的可靠性,可提供组装性优异的半导体装置。
铜电路板上的半导体元件等的搭载位置可通过采用CCD照相机等的图像解析来检测。铜板变得越厚,以陶瓷基板为基准的位置检测越困难。因此,通过使铜电路板表面的晶界数量在规定的范围内,容易进行铜板表面的位置检测。也就是说,根据实施方式,可提供组装性优异的陶瓷铜电路基板。
近年来,半导体元件在开展高性能化及小型化,来自芯片的发热量增加。因此,在搭载半导体元件的陶瓷铜电路基板中,提高散热性变得重要。为了半导体装置(半导体模块)的高性能化,而优选在陶瓷铜电路基板上安装多个半导体元件。如果哪个半导体元件超过本征温度,则电阻为负,温度系数向负侧变化。与之相伴,产生电力在该半导体元件中集中地流动的热逸溃,该半导体元件瞬时被破坏的现象。因而,提高半导体元件和铜电路板的接合的可靠性是非常有效的。实施方式涉及的半导体装置可作为PCU、IGBT或IPM模块使用。PCU、IGBT或IPM模块可用于汽车(也包含电动汽车)、电力铁道车辆、工业机械或空调等设备的变换器。关于汽车,在致力于研究电动车化。半导体装置的可靠性越提高,汽车的安全性也越提高。对于电力铁道车辆、产业设备等也同样。
对实施方式涉及的陶瓷铜电路基板的制造方法进行说明。只要陶瓷铜电路基板具有上述的构成,其制造方法就不特别限定。作为成品率好的制造方法,可列举以下的方法。
首先,准备陶瓷基板和铜板。陶瓷基板的厚度T1和铜板的厚度T2的关系为T2/T1≥1.25。
优选陶瓷基板为选自氧化铝基板、氮化铝基板、氮化硅基板及阿卢西尔高硅耐热铝合金基板中的1种。特别是,优选陶瓷基板为导热率50W/m·K以上且3点弯曲强度600MPa以上的氮化硅基板。只要是这样的氮化硅基板,就可使基板厚度在0.40mm以下。对于铜板,可使用厚度为0.6mm以上的铜板。
在通过贯通孔使表侧的铜板和背侧的铜板导通时,准备具有贯通孔的陶瓷基板。在陶瓷基板上设置贯通孔时,也可以预先在成形体的阶段设置贯通孔。也可以进行在陶瓷基板(陶瓷烧结体)上设置贯通孔的工序。作为设置贯通孔的工序,可列举激光加工或切削加工等。作为切削加工,可列举利用钻头等的开孔加工。
在铜板表面,优选在任一10mm直线上晶界数量都为10以上且300以下。在铜板表面,更优选在任一10mm直线上晶界数量都为50以上且120以下。在用活性金属接合法进行陶瓷基板和铜板的接合时,接合温度在700~900℃的范围。如果将铜板暴露在该温度下则铜再结晶化。由此,晶粒长大,晶界数量减少。据此,优选使用晶界数量在上述规定范围内的铜板。
优选用活性金属接合法接合陶瓷基板和铜板。在活性金属接合法中,使用将Ti等活性金属和Ag混合而成的活性金属钎料。作为活性金属钎料,可列举Ti、Ag(银)、Cu(铜)的混合物。活性金属钎料中的Ti的含量为0.1wt%以上且10wt%以下,Cu的含量为10wt%以上且60wt%以下,剩余部分为Ag。根据需要,也可以在活性金属钎料中按1wt%以上且15wt%以下添加选自In(铟)或Sn(锡)中的1种或2种。
将活性金属钎料糊剂化。糊剂可通过混合钎料成分和有机物来得到。将活性金属钎料糊剂涂布在陶瓷基板上。在其上配置铜板。接着,在700~900℃下进行加热使陶瓷基板和铜板接合。加热工序可根据需要在真空中或非氧化性气氛中进行。在真空中进行时,优选压力为1×10-2Pa以下。作为非氧化性气氛,可列举氮气氛或氩气氛。通过设定为真空中或非氧化性气氛,能够抑制接合层氧化。由此,能够提高接合强度。通过调整接合温度及时间,可调整铜板表面的晶界数量。
通过控制好铜板的晶界数量,而使Ag沿着晶界扩散。为了控制Ag的扩散状态,优选加热接合工序包含活性金属钎料糊剂的脱脂工序。在加热接合工序中,为了接合而保持在700~900℃的温度范围。在达到此温度之前,对糊剂中的有机物进行脱脂。由此,能够控制Ag的扩散量。因为如果在接合温度下对钎料糊剂中的有机物进行脱脂,则可使与铜板相接的钎料均质化。
在钎料糊剂的脱脂工序中,将温度保持在250~450℃的范围。优选该温度范围的保持时间为5~60分钟的范围。作为另一方法,使升温速度在10℃/分钟以下也是有效的。
接合的铜板可以预先加工成图案形状,也可以不进行加工。在采用未加工的铜板时,通过在接合后对该铜板进行蚀刻,也可以加工成图案形状。在实施蚀刻加工时,优选设置专利文献1所示的铜板的侧面形状及专利文献1所示的钎料的露出部分。
通过上述工序可制造陶瓷铜电路板。对于得到的陶瓷铜电路基板的铜电路板的表面粗糙度的调整,实施化学研磨处理是有效的。在化学研磨处理中,使用酸系液体或碱系液体。通过化学研磨处理,可均匀地研磨铜电路板表面。因此,容易将算术平均粗糙度Ra控制在0.4μm以下,将十点平均粗糙度Rzjis控制在4μm以下,将最大高度Rz控制在5μm以下。通过调整化学研磨时间,可使Ra在0.1μm以上且0.4μm以下,使Rzjis在1.5μm以上且4μm以下,使Rz在1μm以上且5μm以下。在即使不实施化学研磨处理也可得到上述表面粗糙度时,也可以不进行化学研磨处理。化学研磨处理可只对用作电路的铜板的表面进行即可。将未进行化学研磨处理的地方掩蔽好。
接着,进行将半导体元件等接合的工序。在接合半导体元件的地方设置接合层。优选接合层为软钎料或钎料。设置接合层,在其上设置半导体元件。根据需要,经由接合层接合金属端子。根据需要设置接合引线。半导体元件、金属端子及接合引线各自的数量可适宜调整。
在实施方式涉及的陶瓷铜电路基板中,控制铜电路板表面的晶界数量。由此,无论将半导体元件、金属端子、接合引线接合在铜电路板表面的何处,都能得到优异的可靠性。因此,不受在铜电路板表面上搭载半导体元件等的地方的限制。能够提高制造半导体装置时的组装性。
以铜电路板表面为基准的位置检测也容易。因此,即使在设置多个半导体元件、金属端子、接合引线等时,也难产生它们的位置偏移。换句话讲,实施方式涉及的陶瓷铜电路基板适合于设置多个半导体元件、金属端子、接合引线的半导体装置。
为了提高用于对位的可见性,也可以进行识别显示。作为识别显示的方法,可列举铜电路板表面的激光加工或蚀刻加工、在铜电路板表面设置树脂层等。在设置树脂层时,也可以进行条形码显示。
(实施例)
(实施例1~7、比较例1~2)
作为陶瓷基板,准备表1所示的第1~第3氮化硅基板。各陶瓷基板的尺寸为纵50mm×横40mm。第3氮化硅基板设有两个直径2mm的贯通孔。
表1
接着,准备铜板。准备铜板厚度为0.6mm、0.8mm的两种铜板。用活性金属接合法接合陶瓷基板和铜板。关于活性金属接合法中使用的活性金属钎料,Ti的含量为2wt%、In的含量为10wt%、Cu的含量为30wt%、剩余部分为Ag。在陶瓷基板的两面涂布活性金属糊剂,配置铜板,进行加热接合工序。将接合温度保持在780~850℃的范围,将压力设定为1×10- 2Pa以下。通过变更接合时间,调整了铜板表面的晶界数量。实施例涉及的基板进行将温度保持在250~450℃的范围的钎料糊剂脱脂工序。作为陶瓷基板使用第3氮化硅基板,通过在贯通孔内填充活性金属钎料来接合铜板。
表铜板通过蚀刻加工形成电路形状。将表铜板形成2~4个电路形状。使用第3氮化硅基板者,背铜板也通过蚀刻加工形成电路形状。将铜电路板(表铜板)的合计体积设定为A(mm3),将背铜板的合计体积设定为B(mm3)。
表2中示出了得到的陶瓷铜电路基板。
表2
陶瓷基板 | 铜板(厚度T2) | T1/T2 | A/B | |
实施例1 | 第1氮化硅基板 | 0.6 | 1.88 | 0.8 |
实施例2 | 第2氮化硅基板 | 0.6 | 2.4 | 0.7 |
实施例3 | 第3氮化硅基板 | 0.6 | 1.88 | 0.8 |
实施例4 | 第1氮化硅基板 | 0.8 | 1.33 | 0.8 |
实施例5 | 第2氮化硅基板 | 0.8 | 2.4 | 0.5 |
实施例6 | 第1氮化硅基板 | 1.2 | 3.75 | 0.6 |
实施例7 | 第2氮化硅基板 | 1.2 | 4.8 | 0.7 |
比较例1 | 第1氮化硅基板 | 0.6 | 1.88 | 0.8 |
比较例2 | 第1氮化硅基板 | 0.6 | 1.88 | 0.8 |
接着,对于实施例1~7,通过对铜电路板表面进行化学研磨处理调整了表面粗糙度。对于比较例1及比较例2,没有实施化学研磨处理。测定了各陶瓷铜电路基板的铜电路板表面的晶界数量及表面粗糙度。
在计算晶界数量时,摄影铜板表面的放大照片。在放大照片中,随意画出10mm直线,调查了处于该直线上的晶界数量。在5个地方进行(随意的5条10mm直线)该操作测定,示出其最大值和最小值。此外,基于JIS-B-0601(2001)的规定测定了表面粗糙度Ra、Rzjis、Rz。将其结果示于表3中。
表3
从表3得知,实施例涉及的陶瓷铜电路基板的铜电路板的表面在优选的实施方式的范围内。另一方面,比较例1中晶界数量过小。比较例2中晶界数量过多。
接着,对实施例及比较例涉及的陶瓷铜电路基板,调查了翘曲量及Ag的扩散状态。关于翘曲量的测定,在氮化硅基板的长边中从一端向另一端画出直线,将该直线和氮化硅基板最分离的距离作为翘曲量。
关于Ag的扩散状态的测定,通过EDX测定铜电路板的任意的截面。对铜电路板中的Ag的分散状态进行彩色分布描绘。对铜电路板的厚度T2进行三等分,从靠近接合层的一侧起设定为区域3a、区域3b、区域3c。对每个区域测定单位面积100μm×100μm,测定单位面积中的Ag的比例(扩散面积率)。在各区域将该操作各进行3次,求出Ag的扩散面积率。将其结果示于表4中。
表4
实施例涉及的陶瓷铜电路基板的翘曲量低于0.1mm。虽然都没有进行翘曲修正工序,但是翘曲量小。
在实施方式涉及的陶瓷铜电路基板中,在靠近接合层的区域3a中,Ag的扩散面积率为20%以上且80%以下。在成为正中间的区域的区域3b中,Ag的扩散面积率为20%以下(包含0)。在表面侧区域即区域3c中,Ag的扩散面积率为0%。
与此相对,比较例1的陶瓷铜电路基板的翘曲量大。在比较例2的陶瓷铜电路基板中,Ag的扩散面积率大。得知铜板的晶界数量对Ag的扩散状态产生影响。
接着,对实施例及比较例涉及的陶瓷铜电路基板,进行组装性评价。作为组装性的评价,评价了半导体元件的接合性及对位性能。
首先,使用无铅软钎料接合半导体元件及金属端子。另外设置接合引线,谋求导通。由此,制作半导体装置。接着对半导体装置,作为接合性的试验进行TCT试验,调查了导通不良的发生率。进行了两种TCT(Temperature Cycle Testing,温度循环测试)试验。在第1条件中,将-30℃×30分钟→室温×10分钟→125℃×30分钟→室温×10分钟作为1个循环,调查了2000个循环后的导通不良的发生率。在第2条件中,将-40℃×30分钟→室温×10分钟→175℃×30分钟→室温×10分钟作为1个循环,调查了2000个循环后的导通不良的发生率。
关于对位性能,用CCD照相机进行了位置检测,在铜电路板表面的作为目标的地方涂布无铅软钎料。此时,调查了发生0.5mm以上位置偏移的地方的比例。
将其结果示于表5中。
表5
由表得知,在第1条件(高温侧为125℃)时,实施例及比较例中都没有发生导通不良。与此相对,在第2条件(高温侧为175℃)时,导通不良的发生率出现差异。这是因为通过控制铜板表面的晶界数量,提高了软钎料的润湿性及接合强度。实施例中对位性能也提高。此结果表明铜板表面的晶界数量对根据CCD照相机的位置检测性产生影响。如实施例4那样,在晶界数量每10mm直线低于20时,发生位置偏移。在采用CCD照相机进行位置检测时,得知具有规定数量的晶界的一方是有效果的。
与此相对,如比较例1那样,如果晶界少,则在第2条件时导通不良较多。这是因为通过热膨胀使铜板表面的歪斜量增大。如比较例2那样晶界数量过多,使散热性下降。如果散热性下降则难放出热。第2条件中比较例2的导通不良率比实施例高,是因为难放出热,在半导体元件与铜电路板之间的接合层产生热应力。
以上,对本发明的几个实施方式进行了例示,但这些实施方式是作为例子而提示出的,其意图并非限定发明的范围。这些新颖的实施方式能够以其它各种方式实施,在不脱离发明的主旨的范围内,可以进行各种省略、置换、变更等。这些实施方式和其变形例包含于发明的范围、主旨中,同时包含于权利要求书中记载的发明和其均等的范围内。此外,上述的各实施方式还可通过相互组合来实施。
Claims (14)
1.一种陶瓷铜电路基板,其特征在于,其具备陶瓷基板、
设在所述陶瓷基板的一个面上的铜电路板、和
设在所述陶瓷基板与所述铜电路板之间的接合层;其中,
所述铜电路板的厚度相对于所述陶瓷基板的厚度的比为1.25以上;
在所述铜电路板的表面画出的任一10mm直线上晶界数量都在55以上且250以下;
所述铜电路板的表面的算术平均粗糙度Ra为0.4μm以下;
所述表面的十点平均粗糙度Rzjis为4μm以下;
所述表面的最大高度Rz为5μm以下。
2.根据权利要求1所述的陶瓷铜电路基板,其特征在于,在所述铜电路板的表面画出的任一10mm直线上晶界数量都在150以下。
3.根据权利要求1或2所述的陶瓷铜电路基板,其特征在于:在所述铜电路板的表面画出的任一10mm直线上晶界数量都为80以上且150以下。
4.根据权利要求1或2所述的陶瓷铜电路基板,其特征在于,
所述铜电路板的表面的算术平均粗糙度Ra为0.1μm以上且0.4μm以下;
所述表面的十点平均粗糙度Rzjis为1.5μm以上且4μm以下;
所述表面的最大高度Rz为1μm以上且5μm以下。
5.根据权利要求1或2所述的陶瓷铜电路基板,其特征在于,所述铜电路板的表面的粗糙度曲线的偏度Rsk低于0。
6.根据权利要求1或2所述的陶瓷铜电路基板,其特征在于,所述陶瓷基板为氧化铝基板、氮化铝基板及氮化硅基板中的任一种。
7.根据权利要求1或2所述的陶瓷铜电路基板,其特征在于,所述接合层含有Ag及Ti。
8.根据权利要求7所述的陶瓷铜电路基板,其特征在于,在将所述铜电路板在厚度方向三等分时,所述铜电路板的所述接合层侧的区域中的存在Ag的面积的比例为20%以上且80%以下。
9.根据权利要求1或2所述的陶瓷铜电路基板,其特征在于,所述铜电路板的厚度为0.6mm以上。
10.根据权利要求1或2所述的陶瓷铜电路基板,其特征在于,所述陶瓷基板的翘曲量低于0.1mm。
11.根据权利要求1或2所述的陶瓷铜电路基板,其特征在于,
进一步具备设在所述陶瓷基板的另一个面上的铜板;
在所述陶瓷基板中设有贯通孔;
经由所述贯通孔使所述铜电路板和所述铜板导通。
12.根据权利要求11所述的陶瓷铜电路基板,其特征在于,在所述铜板的表面画出的任一10mm直线上晶界数量都在5以上且250以下。
13.一种半导体装置,其特征在于,其具备:
权利要求1或2所述的陶瓷铜电路基板,和
经由接合层安装在所述铜电路板上的半导体元件。
14.根据权利要求13所述的半导体装置,其特征在于,进一步具备接合在所述铜电路板上的接合引线或金属端子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210960556.XA CN115295523A (zh) | 2017-03-30 | 2018-03-23 | 陶瓷铜电路基板及使用了其的半导体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017-068153 | 2017-03-30 | ||
JP2017068153 | 2017-03-30 | ||
PCT/JP2018/011645 WO2018180965A1 (ja) | 2017-03-30 | 2018-03-23 | セラミックス銅回路基板およびそれを用いた半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210960556.XA Division CN115295523A (zh) | 2017-03-30 | 2018-03-23 | 陶瓷铜电路基板及使用了其的半导体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110226363A CN110226363A (zh) | 2019-09-10 |
CN110226363B true CN110226363B (zh) | 2022-08-02 |
Family
ID=63675625
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880008419.8A Active CN110226363B (zh) | 2017-03-30 | 2018-03-23 | 陶瓷铜电路基板及使用了其的半导体装置 |
CN202210960556.XA Pending CN115295523A (zh) | 2017-03-30 | 2018-03-23 | 陶瓷铜电路基板及使用了其的半导体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210960556.XA Pending CN115295523A (zh) | 2017-03-30 | 2018-03-23 | 陶瓷铜电路基板及使用了其的半导体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11013112B2 (zh) |
EP (1) | EP3606299B1 (zh) |
JP (1) | JP6970738B2 (zh) |
CN (2) | CN110226363B (zh) |
WO (1) | WO2018180965A1 (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7170501B2 (ja) * | 2018-10-26 | 2022-11-14 | 京セラ株式会社 | パワーモジュール用基板およびパワーモジュール |
JPWO2020209175A1 (zh) | 2019-04-11 | 2020-10-15 | ||
JP7460656B2 (ja) * | 2019-11-27 | 2024-04-02 | 日本碍子株式会社 | 接合基板の製造方法 |
JP7470181B2 (ja) * | 2020-03-18 | 2024-04-17 | 株式会社東芝 | 接合体、セラミックス銅回路基板、接合体の製造方法、およびセラミックス銅回路基板の製造方法 |
WO2022024990A1 (ja) * | 2020-07-27 | 2022-02-03 | 株式会社 東芝 | 接合体、回路基板、半導体装置、及び接合体の製造方法 |
CN114178710A (zh) * | 2020-08-24 | 2022-03-15 | 奥特斯(中国)有限公司 | 部件承载件及其制造方法 |
EP4234518A1 (en) | 2020-10-22 | 2023-08-30 | Kabushiki Kaisha Toshiba | Joined body, ceramic-copper circuit board, and semiconductor device |
JP2022083632A (ja) * | 2020-11-25 | 2022-06-06 | 三菱マテリアル株式会社 | ヒートシンク一体型絶縁回路基板、および、ヒートシンク一体型絶縁回路基板の製造方法 |
JPWO2022138732A1 (zh) * | 2020-12-24 | 2022-06-30 | ||
JPWO2022138750A1 (zh) * | 2020-12-24 | 2022-06-30 | ||
EP4310066A1 (en) * | 2021-03-24 | 2024-01-24 | Denka Company Limited | Composite substrate |
JP2023013631A (ja) * | 2021-07-16 | 2023-01-26 | 三菱マテリアル株式会社 | 銅/セラミックス接合体、絶縁回路基板、および、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 |
WO2024005150A1 (ja) * | 2022-06-29 | 2024-01-04 | 株式会社 東芝 | セラミックス銅回路基板およびそれを用いた半導体装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01272183A (ja) * | 1988-04-25 | 1989-10-31 | Toshiba Corp | セラミックス回路基板 |
US5036167A (en) * | 1988-09-07 | 1991-07-30 | Toshiba Lighting & Technology Corporation | Board for hybrid integrated circuit |
JPH08139420A (ja) * | 1994-11-02 | 1996-05-31 | Denki Kagaku Kogyo Kk | 回路基板 |
WO2003090277A1 (en) * | 2002-04-19 | 2003-10-30 | Mitsubishi Materials Corporation | Circuit board, process for producing the same and power module |
JP2007299974A (ja) * | 2006-05-01 | 2007-11-15 | Hitachi Metals Ltd | 回路基板およびこれを用いた半導体モジュール |
JP2011119343A (ja) * | 2009-12-01 | 2011-06-16 | Mitsuboshi Belting Ltd | 素子搭載基板及び発光装置 |
WO2011149065A1 (ja) * | 2010-05-27 | 2011-12-01 | 京セラ株式会社 | 回路基板およびこれを用いた電子装置 |
CN103717552A (zh) * | 2011-07-28 | 2014-04-09 | 株式会社东芝 | 氧化物系陶瓷电路基板的制造方法以及氧化物系陶瓷电路基板 |
WO2017006661A1 (ja) * | 2015-07-09 | 2017-01-12 | 株式会社東芝 | セラミックス金属回路基板およびそれを用いた半導体装置 |
CN106537580A (zh) * | 2014-07-29 | 2017-03-22 | 电化株式会社 | 陶瓷电路基板及其制造方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11121889A (ja) * | 1997-10-16 | 1999-04-30 | Denki Kagaku Kogyo Kk | 回路基板 |
JP4649027B2 (ja) * | 1999-09-28 | 2011-03-09 | 株式会社東芝 | セラミックス回路基板 |
JP3426589B2 (ja) * | 2001-07-16 | 2003-07-14 | 沖電気工業株式会社 | 表面実装型半導体パッケージおよびその製造方法 |
JP2004247623A (ja) * | 2003-02-17 | 2004-09-02 | Toshiba Corp | 半導体装置 |
US7482685B2 (en) * | 2003-09-25 | 2009-01-27 | Kabushiki Kaisha Toshiba | Ceramic circuit board, method for making the same, and power module |
JP4544964B2 (ja) * | 2004-10-27 | 2010-09-15 | 京セラ株式会社 | 放熱基板 |
JP5326278B2 (ja) * | 2005-08-29 | 2013-10-30 | 日立金属株式会社 | 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法 |
JP2011124585A (ja) | 2011-01-07 | 2011-06-23 | Hitachi Metals Ltd | セラミックス配線基板、その製造方法及び半導体モジュール |
WO2012169408A1 (ja) * | 2011-06-08 | 2012-12-13 | 京セラ株式会社 | 回路基板およびこれを備える電子装置 |
JP5972875B2 (ja) * | 2011-07-14 | 2016-08-17 | 株式会社東芝 | セラミックス回路基板 |
KR101659194B1 (ko) | 2011-12-20 | 2016-09-22 | 가부시끼가이샤 도시바 | 세라믹 구리 회로 기판과 그것을 사용한 반도체 장치 |
CN103314652A (zh) * | 2012-01-17 | 2013-09-18 | 松下电器产业株式会社 | 配线基板及其制造方法 |
CN104718615B (zh) | 2012-10-04 | 2018-01-02 | 株式会社东芝 | 半导体电路板及其制造方法和使用其的半导体装置 |
WO2014061588A1 (ja) * | 2012-10-16 | 2014-04-24 | 三菱マテリアル株式会社 | ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法 |
WO2015019602A1 (ja) * | 2013-08-08 | 2015-02-12 | 株式会社 東芝 | 回路基板および半導体装置 |
EP2838325B1 (en) * | 2013-08-16 | 2021-06-16 | NGK Insulators, Ltd. | Ceramic circuit board and electronic device |
EP3398205B1 (en) * | 2015-12-28 | 2019-10-30 | NGK Insulators, Ltd. | Bonded substrate and method for manufacturing bonded substrate |
US20170208680A1 (en) * | 2016-01-15 | 2017-07-20 | Jx Nippon Mining & Metals Corporation | Copper Foil, Copper-Clad Laminate Board, Method For Producing Printed Wiring Board, Method For Producing Electronic Apparauts, Method For Producing Transmission Channel, And Method For Producing Antenna |
-
2018
- 2018-03-23 JP JP2019509700A patent/JP6970738B2/ja active Active
- 2018-03-23 WO PCT/JP2018/011645 patent/WO2018180965A1/ja unknown
- 2018-03-23 EP EP18774710.0A patent/EP3606299B1/en active Active
- 2018-03-23 CN CN201880008419.8A patent/CN110226363B/zh active Active
- 2018-03-23 CN CN202210960556.XA patent/CN115295523A/zh active Pending
-
2019
- 2019-06-28 US US16/457,479 patent/US11013112B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01272183A (ja) * | 1988-04-25 | 1989-10-31 | Toshiba Corp | セラミックス回路基板 |
US5036167A (en) * | 1988-09-07 | 1991-07-30 | Toshiba Lighting & Technology Corporation | Board for hybrid integrated circuit |
JPH08139420A (ja) * | 1994-11-02 | 1996-05-31 | Denki Kagaku Kogyo Kk | 回路基板 |
WO2003090277A1 (en) * | 2002-04-19 | 2003-10-30 | Mitsubishi Materials Corporation | Circuit board, process for producing the same and power module |
JP2007299974A (ja) * | 2006-05-01 | 2007-11-15 | Hitachi Metals Ltd | 回路基板およびこれを用いた半導体モジュール |
JP2011119343A (ja) * | 2009-12-01 | 2011-06-16 | Mitsuboshi Belting Ltd | 素子搭載基板及び発光装置 |
WO2011149065A1 (ja) * | 2010-05-27 | 2011-12-01 | 京セラ株式会社 | 回路基板およびこれを用いた電子装置 |
EP2579696A1 (en) * | 2010-05-27 | 2013-04-10 | Kyocera Corporation | Circuit board and electronic device using the same |
CN103717552A (zh) * | 2011-07-28 | 2014-04-09 | 株式会社东芝 | 氧化物系陶瓷电路基板的制造方法以及氧化物系陶瓷电路基板 |
CN106537580A (zh) * | 2014-07-29 | 2017-03-22 | 电化株式会社 | 陶瓷电路基板及其制造方法 |
WO2017006661A1 (ja) * | 2015-07-09 | 2017-01-12 | 株式会社東芝 | セラミックス金属回路基板およびそれを用いた半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN115295523A (zh) | 2022-11-04 |
EP3606299B1 (en) | 2022-08-31 |
US11013112B2 (en) | 2021-05-18 |
JPWO2018180965A1 (ja) | 2020-02-06 |
EP3606299A1 (en) | 2020-02-05 |
JP6970738B2 (ja) | 2021-11-24 |
CN110226363A (zh) | 2019-09-10 |
WO2018180965A1 (ja) | 2018-10-04 |
EP3606299A4 (en) | 2020-12-02 |
US20190327831A1 (en) | 2019-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110226363B (zh) | 陶瓷铜电路基板及使用了其的半导体装置 | |
US9764416B2 (en) | Power module substrate, heat-sink-attached power module substrate, and heat-sink-attached power module | |
CN107851617B (zh) | 陶瓷金属电路基板以及使用了该陶瓷金属电路基板的半导体装置 | |
CN104205323B (zh) | 功率模块用基板、自带散热器的功率模块用基板、功率模块及功率模块用基板的制造方法 | |
CN101529588B (zh) | 功率模块用基板以及功率模块用基板的制造方法、及功率模块 | |
CN104718615B (zh) | 半导体电路板及其制造方法和使用其的半导体装置 | |
WO2013094213A1 (ja) | セラミックス銅回路基板とそれを用いた半導体装置 | |
JP5598592B2 (ja) | パワーモジュール | |
JP4793622B2 (ja) | セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法 | |
US9735085B2 (en) | Bonded body, power module substrate, power module and method for producing bonded body | |
EP2940720B1 (en) | Power module | |
KR20170044105A (ko) | 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법 | |
JP2022177207A (ja) | セラミックス金属回路基板およびそれを用いた半導体装置 | |
JP2022046758A (ja) | セラミックス回路基板および半導体モジュール | |
JP5141566B2 (ja) | 絶縁回路基板の製造方法及び絶縁回路基板並びにパワーモジュール用基板 | |
WO2016111206A1 (ja) | 放熱基板 | |
EP3761764A1 (en) | Insulating circuit board | |
JP6896734B2 (ja) | 回路基板および半導体モジュール | |
JP6904094B2 (ja) | 絶縁回路基板の製造方法 | |
WO2021085451A1 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
JP4786407B2 (ja) | パワーモジュール | |
JP2013191640A (ja) | パワーモジュール用基板及びその製造方法 | |
JP5082972B2 (ja) | パワーモジュール用基板の製造方法 | |
EP3703116B1 (en) | Bonded body, insulated circuit board with heat sink, and heat sink | |
WO2020209175A1 (ja) | セラミックス銅回路基板およびそれを用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |