KR102531073B1 - 캐리어 부착 극박 동박, 그 제조 방법, 동장 적층판 및 프린트 배선판 - Google Patents

캐리어 부착 극박 동박, 그 제조 방법, 동장 적층판 및 프린트 배선판 Download PDF

Info

Publication number
KR102531073B1
KR102531073B1 KR1020177014980A KR20177014980A KR102531073B1 KR 102531073 B1 KR102531073 B1 KR 102531073B1 KR 1020177014980 A KR1020177014980 A KR 1020177014980A KR 20177014980 A KR20177014980 A KR 20177014980A KR 102531073 B1 KR102531073 B1 KR 102531073B1
Authority
KR
South Korea
Prior art keywords
ultra
copper foil
thin copper
carrier
foil
Prior art date
Application number
KR1020177014980A
Other languages
English (en)
Other versions
KR20170131832A (ko
Inventor
다이스케 나카지마
도루 하나다
가즈히로 요시카와
요시노리 시미즈
Original Assignee
미쓰이금속광업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이금속광업주식회사 filed Critical 미쓰이금속광업주식회사
Publication of KR20170131832A publication Critical patent/KR20170131832A/ko
Application granted granted Critical
Publication of KR102531073B1 publication Critical patent/KR102531073B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

동장 적층판의 가공 또는 프린트 배선판의 제조에 있어서, 레이저 천공 가공성과 미세회로 형성성을 양립 가능한, 캐리어 부착 극박 동박이 제공된다. 본 발명의 캐리어 부착 극박 동박은 캐리어 박, 박리층 및 극박 동박을 이 순서대로 구비한 것이다. 극박 동박의 박리층 측의 면은, 표면 피크 간의 평균 거리(Peak Spacing)가 2.5∼20.0㎛이며, 또한, 코어부의 레벨차(core roughness depth)(Rk)가 1.5∼3.0㎛이다. 극박 동박의 박리층과 반대측인 면은, 굴곡의 최대 고저차(Wmax)가 4.0㎛ 이하이다.

Description

캐리어 부착 극박 동박, 그 제조 방법, 동장 적층판 및 프린트 배선판{ULTRA-THIN COPPER FOIL WITH CARRIER, MANUFACTURING METHOD THEREFOR, COPPER-CLAD LAMINATE, AND PRINTED WIRING BOARD}
본 발명은 캐리어 부착 극박(極薄) 동박, 그 제조 방법, 동장 적층판 및 프린트 배선판에 관한 것이다.
종래부터, 프린트 배선판의 제조 공법으로서, 서브트랙티브법(subtractive method)이 널리 채용되고 있다. 서브트랙티브법은 동박을 이용하여 미세한 회로 형성을 행할 수 있는 방법이다. 예를 들면, 도 1 및 2에 나타나 있는 바와 같이, 하지(下地) 기재(12a) 상에 하층 회로(12b)를 구비한 절연 수지 기판(12)에 프리프레그(14)를 개재하여 동박(10)의 조화면을 접착시키고(공정 (a)), 하프 에칭에 의해 동박(10)을 극박화한 후(공정 (b)), 필요에 따라서 레이저 천공 가공에 의해 비아 홀(16)을 형성한다(공정 (c)). 그 다음에, 화학 동도금(18)(공정 (d)) 및 전기 동도금(20)(공정 (e))을 실시하고, 드라이 필름(22)을 이용한 노광 및 현상에 의해 소정의 패턴으로 마스킹하여(공정 (f)), 에칭에 의해 드라이 필름(22)의 개구부 바로 아래의 불필요한 동박 등을 용해 제거한(공정 (g)) 후, 드라이 필름(22)을 박리하여(공정 (h)), 소정의 패턴으로 형성된 배선(24)을 얻는다.
또한 최근, 동장 적층판의 비아 홀 가공에는, 레이저를 극박 동박에 직접 조사해서 비아 홀을 형성하는 다이렉트 레이저 천공 가공이 많이 이용되고 있다. 예를 들면, 특허문헌 1(일본국 특개2001-326467호 공보)에는, 동장 적층판에 비아 홀 등의 오목부를 형성하는 것을 포함하는 프린트 배선판의 제조 방법이 개시되어 있으며, 동장 적층판의 바깥층 동박으로서 물결 형상의 동박을 채용함으로써 탄산가스 레이저를 이용하여 동박과 기재 수지를 동시에 제거하는 다이렉트 레이저 천공을 가능하게 한 것이 개시되어 있다. 또한, 특허문헌 2(일본국 특개평11-346060호 공보)에는, 극박 동박의 표면에 흑화 처리를 실시한 후, 이 흑화 처리된 표면에 탄산가스 레이저를 조사해서 극박 동박 및 그 바로 아래의 절연층의 천공을 행하는 방법이 개시되어 있다.
일본국 특개 2001-326467호 공보 일본국 특개평 11-346060호 공보 일본국 특개평 9-241882호 공보
그러나, 특허문헌 1에 개시되는 바와 같은 물결 형상의 동박을 이용한 방법은, 레이저 천공 가공성이 높지만, 미세회로 형성성은 뒤떨어지는 경우가 있어서, 높은 레이저 천공 가공성을 확보하면서 미세회로 형성성을 더욱더 향상시킬 것이 요망된다. 한편, 특허문헌 2에 개시되는 바와 같은 흑화 처리는 시간과 비용을 요하는 동시에, 수율도 저하할 수 있기 때문에, 흑화 처리를 행하지 않고 극박 동박 표면에 다이렉트 레이저 천공 가공을 바람직하게 실시할 수 있으면 유익하다.
본 발명자들은, 이번, 캐리어 부착 극박 동박에 있어서, 극박 동박의 박리층 측의 면의 표면 피크 간의 평균 거리(Peak Spacing)가 2.5∼20.0㎛이며, 또한, 코어부의 레벨차(core roughness depth)(Rk)가 1.5∼3.0㎛이고, 극박 동박의 박리층과 반대측인 면의 굴곡의 최대 고저차(Wmax)가 4.0㎛ 이하인 표면 프로파일(profile)을 부여함으로써, 동장 적층판의 가공 또는 프린트 배선판의 제조에 있어서, 레이저 천공 가공성과 미세회로 형성성을 양립할 수 있다는 지견을 얻었다.
따라서, 본 발명의 목적은, 동장 적층판의 가공 또는 프린트 배선판의 제조에 있어서, 레이저 천공 가공성과 미세회로 형성성을 양립 가능한, 캐리어 부착 극박 동박을 제공하는 것에 있다.
본 발명의 일 태양에 따르면, 캐리어 박(carrier foil), 박리층 및 극박 동박을 이 순서대로 구비한 캐리어 부착 극박 동박으로서,
상기 극박 동박의 박리층 측의 면은, 표면 피크 간의 평균 거리(Peak Spacing)가 2.5∼20.0㎛이고, 또한, 코어부의 레벨차(core roughness depth)(Rk)가 1.5∼3.0㎛이며,
상기 극박 동박의 박리층과 반대측인 면은, 굴곡의 최대 고저차(Wmax)가 4.0㎛ 이하인, 캐리어 부착 극박 동박이 제공된다.
본 발명의 다른 일 태양에 따르면, 상기 태양에 따른 캐리어 부착 극박 동박의 제조 방법으로서,
골(谷) 간의 평균 거리(Valley spacing)가 2.5∼20.0㎛이며, 또한, 코어부의 레벨차(core roughness depth)(Rk)가 2.0∼3.8㎛인 표면을 가진 캐리어 박을 준비하는 공정과,
상기 캐리어 박의 상기 표면에 박리층을 형성하는 공정과,
상기 박리층 상에 극박 동박을 형성하는 공정,
을 포함하여 이루어지는, 방법이 제공된다.
본 발명의 또 다른 일 태양에 따르면, 상기 태양에 따른 캐리어 부착 극박 동박을 구비한 동장 적층판이 제공된다.
본 발명의 또 다른 일 태양에 따르면, 상기 태양에 따른 캐리어 부착 극박 동박을 이용하여 프린트 배선판을 제조하는 것을 특징으로 하는, 프린트 배선판의 제조 방법이 제공된다.
도 1은 서브트랙티브법을 설명하기 위한 공정 흐름도이며, 전반의 공정(공정 (a)∼ (d))을 나타내는 도면.
도 2는 서브트랙티브법을 설명하기 위한 공정 흐름도이며, 후반의 공정(공정 (e)∼ (h))을 나타내는 도면.
도 3은 코어부의 레벨차(core roughness depth)(Rk)의 정의를 설명하기 위한 단면도.
정의
본 발명을 특정하기 위해서 이용되는 파라미터의 정의를 이하에 나타낸다.
본 명세서에 있어서 「표면 피크 간의 평균 거리(Peak spacing)」란, 삼차원 표면구조 해석 현미경을 이용하여 얻어지는 시료 표면의 요철에 관한 정보로부터, 굴곡 성분을 제거한 뒤, 피크에 관한 파형 데이터를 필터링해서 추출한 데이터에 있어서의, 피크 간의 평균 거리를 말한다.
본 명세서에 있어서 「골 간의 평균 거리(Valley spacing)」는, 삼차원 표면구조 해석 현미경을 이용하여 얻어지는 시료 표면의 요철에 관한 정보로부터, 굴곡 성분을 제거한 뒤, 골에 관한 파형 데이터를 필터링해서 추출한 데이터에 있어서의, 골 간의 평균 거리를 말한다.
본 명세서에 있어서 「코어부의 레벨차(core roughness depth)(Rk)」란, JIS B 0671-2 : 2002에 준거해서 결정될 수 있는 파라미터이며, 도 3에 나타나 있는 바와 같이, 거칠기 곡선(30)의 코어부(roughness core profile)(32)의 상측 레벨(32a)과 하측 레벨(32b)과의 차이를 말하고, 이 「거칠기 곡선의 코어부」(30)란, 높은 돌출 산부(34) 및 깊은 돌출 골부(36)를 거칠기 곡선으로부터 제거한 곡선을 말한다. 또, 도 3에는 나타나 있는 거칠기 곡선(30)은 평가 길이(ln) 상당의 부분을 뽑아 낸 것이며, 참고를 위해 우측에 등가 곡선(38)도 나타내고 있다.
본 명세서에 있어서 「굴곡의 최대 고저차(Wmax)」란, 삼차원 표면구조 해석 현미경을 이용하여 얻어지는 시료 표면의 요철에 관한 정보로부터, 굴곡에 관한 파형 데이터를 필터를 이용하여 추출했을 때의 파형 데이터의 고저차의 최대값(파형의 최대 피크 높이와 최대 밸리 깊이의 합)을 말한다.
본 명세서에 있어서 「십점 평균 거칠기(Rzjis)」란, JIS B 0601 : 2001에 준거해서 결정될 수 있는 파라미터이며, 기준 길이의 거칠기 곡선에 있어서, 가장 높은 산정(山頂)으로부터 높은 순서대로 5번째까지의 산 높이의 평균과, 가장 깊은 골바닥으로부터 깊은 순서대로 5번째까지의 골 깊이의 평균의 합을 말한다.
표면 피크 간의 평균 거리(Peak spacing), 골 간의 평균 거리(Valley spacing), 코어부의 레벨차(core roughness depth)(Rk), 굴곡의 최대 고저차(Wmax) 및 십점 평균 거칠기(Rzjis)는, 모두, 시판의 삼차원 표면구조 해석 현미경(예를 들면, zygo New View 5032(Zygo사제))과 시판의 해석 소프트웨어(예를 들면, Metro Pro Ver. 8.0.2)를 이용하여, 저주파 필터를 11㎛의 조건으로 설정해서 측정할 수 있다. 이 때, 박의 비측정 면을 시료대에 밀착시켜서 고정하고, 시료편의 사방 1cm의 범위 내에서 108㎛×144㎛의 시야를 6점(点) 선택하여 측정하고, 6군데의 측정 점으로부터 얻어진 측정값의 평균치를 대표값으로서 채용하는 것이 바람직하다.
본 명세서에 있어서, 캐리어 박의 「전극면 」이란 캐리어 박 제작시에 음극과 접하고 있었던 측의 면을 가리킨다.
본 명세서에 있어서, 캐리어 박의 「석출면 」이란 캐리어 박 제작시에 전해 동이 석출되어 가는 측의 면, 즉 음극과 접하지 않는 측의 면을 가리킨다.
캐리어 부착 극박 동박 및 그 제조 방법
본 발명의 캐리어 부착 극박 동박은 캐리어 박, 박리층 및 극박 동박을 이 순서대로 구비해서 이루어진다. 그리고, 극박 동박의 박리층 측의 면은, 표면 피크 간의 평균 거리(Peak Spacing)가 2.5∼20.0㎛이며, 또한, 코어부의 레벨차(core roughness depth)(Rk)가 1.5∼3.0㎛이다. 또한, 극박 동박의 박리층과 반대측인 면은, 굴곡의 최대 고저차(Wmax)가 4.0㎛ 이하이다. 이에 따라, 동장 적층판의 가공 또는 프린트 배선판의 제조에 있어서, 레이저 천공 가공성과 미세회로 형성성을 양립하는 것이 가능해진다. 게다가, 레이저 천공 가공성을 확보하기 위해서 지금까지 일반적으로 채용되고 있는 흑화 처리를 본 발명에 있어서는 불필요하게 할 수 있다.
본래, 극박 동박은 흑화 처리를 실시하지 않는 한 레이저 천공 가공성과 미세회로 형성성의 양립이 어려운 것이지만, 본 발명에 의하면 예상 외로 이들이 양립 가능해진다. 본래, 우수한 미세회로 형성성을 얻기 위해서는 박리층과 반대측인 표면이 평활한 극박 동박일 것이 요구된다. 그리고, 그러한 극박 동박을 얻기 위해서는, 박리층 측의 면이 평활한 극박 동박일 것이 요구되는데, 표면이 평활하게 될수록 레이저가 반사되기 쉬워지고, 그 때문에, 레이저가 극박 동박에 흡수되기 어려워져서 레이저 천공 가공성이 저하하기 때문이다. 실제로, 전술한 바와 같이, 특허문헌 1에 개시되는 바와 같은 물결 형상의 동박을 이용한 방법은, 레이저 천공 가공성이 높지만, 미세회로 형성성은 뒤떨어지는 경우가 있다. 이러한 문제에 대하여, 본 발명의 캐리어 부착 극박 동박에 의하면, 높은 레이저 천공 가공성을 확보하면서, 미세회로 형성성을 향상시킬 수 있다. 이러한 레이저 천공 가공성과 미세회로 형성성의 양립은 이하와 같이 해서 실현되는 것으로 고려할 수 있다. 즉, 극박 동박의 박리층 측의 면에 있어서의 코어부의 레벨차(Rk)를 1.5㎛ 이상으로 하고 또한, 극박 동박의 박리층 측의 면에 있어서의 표면 피크 간의 평균 거리(Peak Spacing)를 2.5∼20.0㎛로 함으로써, 높은 다이렉트 레이저 천공 가공성이 실현되는 것으로 고려할 수 있다. 특히, 도 3에 나타나 있는 바와 같이, 코어부(32)의 레벨차(Rk)는, 십점 평균 거칠기(Rzjis)와는 달리, 높은 돌출 산부(34) 및 깊은 돌출 골부(36)를 거칠기 곡선(30)에서 제거한 곡선에 의거하는 상측 레벨(32a)과 하측 레벨(32b)과의 차이이기 때문에, 박 표면의 미소(微小)한 공간을 규정할 수 있는 파라미터라고 할 수 있다. 이 때문에, Rk의 값이 높을수록 공간이 커지는 것을 의미하고, 레이저가 반사되어 당해 공간에 열이 채워지기 쉬워진다(즉 레이저가 반사되어 열이 채워지는 공간이 커진다)고 할 수 있다. 또한, 표면 피크 간의 평균 거리(Peak Spacing)가 2.5∼20.0㎛인 것에 의해서 거칠기 피크 간이 조밀하게 되어, 조사된 레이저를 흡수하기 쉽게 할 수 있으며, 즉 열로 변환하기 쉽게 할 수 있다. 이렇게 해서, Rk 제어와 Peak Spacing 제어와의 상승효과로서, 다이렉트 레이저 천공 가공성을 향상시키는 것으로 생각된다. 게다가, 극박 동박의 박리층 측의 면에 있어서의 코어부의 레벨차(Rk)를 3.0㎛ 이하로 하고 또한, 극박 동박의 박리층과 반대측인 면에 있어서의 굴곡의 최대 고저차(Wmax)를 4.0㎛ 이하로 함으로써, 그러한 높은 레이저 천공 가공성을 손상시키는 것 없이, 미세회로 형성성의 향상이 실현되는 것으로 생각된다. 즉, 본 발명자들은, 미세회로 형성성을 저하시키는 주된 요인은, 극박 동박의 박리층과 반대측인 면의 굴곡인 것을 파악하고 있어서, 굴곡의 최대 고저차(Wmax)를 4.0㎛ 이하로 제어하는 것이 미세회로 형성성의 개선에 기여하는 것을 지견했다. 특히, 굴곡의 최대 고저차(Wmax)의 상한값인 4.0㎛는 극도로 낮은 값이라는 의미는 아니며, 그 때문에, 동박의 박리층과 반대측인 면에 극도의 평활성이 요구되지 않는(전형적으로는 조화되는) 서브트랙티브법에 특히 적합한 표면 프로파일이라고 할 수 있다. 단, 서브트랙티브법 이외의 방법(예를 들면 MSAP(모디파이드·세미·애더티브·프로세스)법)에 적용해도 된다. 어느 쪽이든, 본 발명의 캐리어 부착 극박 동박에 의하면, 극박 동박(특히 서브트랙티브법용 극박 동박)에 있어서 Peak spacing, Rk, 및 Wmax를 제어함으로써, 우수한 다이렉트 레이저 천공 가공성을 가지면서도, 라인/스페이스=30㎛ 이하/30㎛ 이하인 회로를 형성하는데 적합한 바람직한 미세회로 형성성을 실현하는 것이 가능해진다.
이와 같이, 극박 동박은, 표면 피크 간의 평균 거리(Peak Spacing)가 2.5∼20.0㎛이며, 또한, 코어부의 레벨차(core roughness depth)(Rk)가 1.5∼3.0㎛인 표면을 박리층 측의 면에 갖고, 또한, 굴곡의 최대 고저차(Wmax)가 4.0㎛ 이하인 표면을 박리층과 반대측인 면에 갖는다. 이들 파라미터가 상기 범위 내가 되도록 함으로써, 동장 적층판의 가공 또는 프린트 배선판의 제조에 있어서, 레이저 천공 가공성과 미세회로 형성을 양립하는 것이 가능해진다. 극박 동박의 박리층 측의 면에 있어서의 표면 피크 간의 평균 거리(Peak spacing)는 2.5∼20.0㎛이며, 바람직하게는 6.5∼15.0㎛이다. 극박 동박의 박리층 측의 면에 있어서의 코어부의 레벨차(core roughness depth)(Rk)는 1.5∼3.0㎛이며, 바람직하게는 2.0∼3.0㎛이다. 또한, 극박 동박의 박리층과 반대측인 면에 있어서의 굴곡의 최대 고저차(Wmax)는 4.0㎛ 이하이며, 바람직하게는 3.0㎛ 이하, 보다 바람직하게는 2.5㎛ 이하이다. 특히, 라인/스페이스=25㎛ 이하/25㎛ 이하인 미세회로 형성을 행하기 위해서는, 극박 동박 표면의 Wmax가 3.0㎛ 이하인 것이 바람직하다. Wmax는 낮으면 낮을수록 좋기 때문에, 그 하한값은 특별히 한정되지 않지만, Wmax는 전형적으로는 0.1㎛ 이상이며, 보다 전형적으로는 0.2㎛ 이상이다.
극박 동박의 박리층 측의 면은, 십점 평균 거칠기(Rzjis)가 바람직하게는 2.0∼4.0㎛, 보다 바람직하게는 2.5∼4.0㎛이다. 이러한 범위이면 레이저 천공 가공성과 미세회로 형성성의 밸런스 향상에 기여한다. 한편, 극박 동박의 박리층과 반대측인 면은, 십점 평균 거칠기(Rzjis)가 바람직하게는 4.0㎛ 이하, 보다 바람직하게는 3.0㎛ 이하, 더욱더 바람직하게는 2.5㎛ 이하이다. 이 범위 내이면 미세회로 형성성의 향상에 기여한다. 십점 평균 거칠기(Rzjis)는, 수지층과의 밀착성의 관점으로부터 전형적으로는 0.5㎛ 이상이며, 보다 전형적으로는 1.0㎛ 이상이다.
극박 동박의 박리층과 반대측인 면은 조화면인 것이 바람직하다. 즉, 극박 동박의 한쪽의 면에는 조화 처리가 되어 있는 것이 바람직하다. 이렇게 함으로써 동장 적층판이나 프린트 배선판 제조시에 있어서의 수지층과의 밀착성을 향상시킬 수 있다. 이 조화 처리는, 극박 동박 상에 미세 동 입자를 석출 부착시키는 연소 도금 공정과, 이 미세 동 입자의 탈락을 방지하기 위한 입힘 도금 공정을 포함하는 적어도 2종류의 도금 공정을 거치는 공지의 도금 방법에 따라서 행하여지는 것이 바람직하다. 극박 동박의 박리층과 반대측인 면은 조화면이며, 또한, 전술한 십점 평균 거칠기(Rzjis)를 충족시키는 것이 보다 바람직하다.
극박 동박은, 상기 특유의 표면 프로파일을 갖는 것 이외는 캐리어 부착 극박 동박에 채용되는 공지의 구성이면 되고 특별히 한정되지 않는다. 예를 들면 극박 동박은, 무전해 동도금법 및 전해 동도금법 등의 습식 성막법, 스퍼터링 및 화학증착 등의 건식 성막법, 또는 그들의 조합에 의해 형성한 것이면 된다. 극박 동박의 바람직한 두께는 0.5∼5.0㎛이다. 예를 들면, 라인/스페이스=25㎛ 이하/25㎛ 이하인 미세회로 형성을 행하기 위해서는, 극박 동박의 두께는 3.0㎛ 이하가 특히 바람직하다.
박리층은, 캐리어 박의 박리 강도를 약하게 하여, 당해 강도의 안정성을 담보하며, 또한 고온에서의 프레스 성형시에 캐리어 박과 동박 사이에서 일어날 수 있는 상호확산을 억제하는 기능을 가진 층이다. 박리층은, 캐리어 박의 한쪽의 면에 형성되는 것이 일반적이지만, 양면에 형성되어도 된다. 박리층은 유기 박리층 및 무기 박리층 중의 어느 것이어도 된다. 유기 박리층에 이용할 수 있는 유기 성분의 예로서는, 질소함유 유기 화합물, 유황함유 유기 화합물, 카르복시산 등을 들 수 있다. 질소함유 유기 화합물의 예로서는, 트리아졸 화합물, 이미다졸 화합물 등을 들 수 있으며, 그 중에서도 트리아졸 화합물은 박리성이 안정되기 쉬운 점에서 바람직하다. 트리아졸 화합물의 예로서는, 1, 2, 3-벤조트리아졸, 카르복시벤조트리아졸, N', N'-비스(벤조트리아조릴메틸)우레아, 1H-1, 2, 4-트리아졸 및 3-아미노-1H-1, 2, 4-트리아졸 등을 들 수 있다. 유황함유 유기 화합물의 예로서는, 메르캅토벤조티아졸, 티오시아누르산, 2-벤즈이미다졸티올 등을 들 수 있다. 카르복시산의 예로서는, 모노카르복시산, 디카르복시산 등을 들 수 있다. 한편, 무기 박리층에 이용할 수 있는 무기 성분의 예로서는, Ni, Mo, Co, Cr, Fe, Ti, W, P, Zn, 크로메이트 처리막 등을 들 수 있다. 또, 박리층의 형성은 캐리어 박의 적어도 한쪽의 표면에 박리층 성분 함유 용액을 접촉시켜, 박리층 성분을 캐리어 박의 표면에 고정하는 것 등에 의해 행하면 된다. 캐리어 박을 박리층 성분 함유 용액에 접촉시킬 경우, 이 접촉은, 박리층 성분 함유 용액에의 침지, 박리층 성분 함유 용액의 분무, 박리층 성분 함유 용액의 유하(流下) 등에 의해 행하면 된다. 그 밖에, 증착이나 스퍼터링 등에 의한 기상법으로 박리층 성분을 피막 형성하는 방법도 채용 가능하다. 또한, 박리층 성분의 캐리어 박 표면에의 고정은, 박리층 성분 함유 용액의 흡착이나 건조, 박리층 성분 함유 용액 중의 박리층 성분의 전착(電着) 등에 의해 행하면 된다. 박리층의 두께는 전형적으로는 1nm∼1㎛이며, 바람직하게는 5nm∼500nm이다.
캐리어 박은 극박 동박을 지지해서 그 핸들링성을 향상시키기 위한 박이다. 캐리어 박의 예로서는 알루미늄 박, 동박, 스테인레스(SUS) 박, 표면을 메탈 코팅한 수지 필름 등을 들 수 있으며, 바람직하게는 동박이다. 동박은 압연 동박 및 전해 동박 중의 어느 것이어도 된다. 캐리어 박의 두께는 전형적으로는 250㎛ 이하이며, 바람직하게는 12㎛∼200㎛이다.
캐리어 박의 박리층 측의 면은, 골 간의 평균 거리(Valley spacing)가 2.5∼20.0㎛이며, 또한, 코어부의 레벨차(core roughness depth)(Rk)가 2.0∼3.8㎛인 것이 바람직하다. 캐리어 부착 극박 동박의 제조 프로세스에 있어서, 캐리어 박의 박리층 측의 면에는 극박 동박이 형성되기 때문에, 캐리어 박의 표면에 상기한 바와 같이 낮은 Valley spacing과 Rk을 부여해 둠으로써, 극박 동박의 박리층 측의 면과 박리층과 반대측인 면에 전술한 바람직한 표면 프로파일을 부여할 수 있다. 즉, 본 발명의 캐리어 부착 극박 동박은, 골 간의 평균 거리(Valley spacing)가 2.5∼20.0㎛이며, 또한, 코어부의 레벨차(core roughness depth)(Rk)가 2.0∼3.8㎛인 표면을 가진 캐리어 박을 준비하고, 이 캐리어 박의 표면에 박리층을 형성하고, 이 박리층 상에 극박 동박을 형성함으로써 제조할 수 있다. 캐리어 박의 박리층 측의 면은 십점 평균 거칠기(Rzjis)가 2.0∼5.0㎛인 것이 바람직하다. 또한, 캐리어 박의 박리층 측의 면에 있어서의 골 간의 평균 거리(Valley spacing)는 4.5∼10.0㎛인 것이 바람직하다. 캐리어 박의 표면에 있어서의 상기 범위 내의 Valley spacing, Rk 및 Rzjis의 실현은, 전해액(예를 들면 황산 산성 황산동 용액)을 활성탄 처리해서 전해액 중의 잔류 첨가제를 제거한 후, 활성탄 처리후의 전해액 중에 아교 또는 젤라틴 등의 첨가제를 새롭게 첨가하여 공지의 조건에서 전해를 행하고, 두께 약 15∼35㎛ 정도의 전해 동박을 제조함으로써 바람직하게 행할 수 있다(예를 들면 특허문헌 3(일본국 특개평9-241882호 공보)에 기재되는 제조 방법이 참조 가능함). 이렇게 해서 바람직한 표면 프로파일이 부여된 캐리어 박의 석출면 상에 박리층을 개재하여 극박 동박을 형성함으로써, 극박 동박의 박리층 측의 면에 전술한 표면 프로파일을 부여할 수 있다.
소망에 따라, 박리층과 캐리어 박 및/또는 극박 동박의 사이에 다른 기능층을 마련해도 된다. 그러한 다른 기능층의 예로서는 보조 금속층을 들 수 있다. 보조 금속층은 니켈 및/또는 코발트로 이루어지는 것이 바람직하다. 이러한 보조 금속층을 캐리어 박의 표면측 및/또는 극박 동박의 표면측에 형성함으로써, 고온 또는 장시간의 열간 프레스 성형시에 캐리어 박과 극박 동박 사이에서 일어날 수 있는 상호확산을 억제하여, 캐리어 박의 박리 강도의 안정성을 담보할 수 있다. 보조 금속층의 두께는 0.001∼3㎛로 하는 것이 바람직하다.
소망에 따라, 극박 동박에 방청(rust-proofing) 처리를 실시해도 된다. 방청 처리는 아연을 이용한 도금 처리를 포함하는 것이 바람직하다. 아연을 이용한 도금 처리는 아연 도금 처리 및 아연합금 도금 처리 중의 어느 것이어도 되고, 아연합금 도금 처리는 아연-니켈합금 처리가 특히 바람직하다. 아연-니켈합금 처리는 적어도 Ni 및 Zn을 함유하는 도금 처리이면 되고, Sn, Cr, Co 등의 다른 원소를 더 함유하고 있어도 된다. 아연-니켈합금 도금에 있어서의 Ni/Zn 부착 비율은, 질량비로, 1.2∼10이 바람직하고, 보다 바람직하게는 2∼7, 더욱더 바람직하게는 2.7∼4이다. 또한, 방청 처리는 크로메이트 처리를 더 포함하는 것이 바람직하고, 이 크로메이트 처리는 아연을 이용한 도금 처리의 후에, 아연을 함유하는 도금의 표면에 행해지는 것이 보다 바람직하다. 이렇게 함으로써 방청성을 더욱더 향상시킬 수 있다. 특히 바람직한 방청 처리는 아연-니켈합금 도금 처리와 그 후의 크로메이트 처리의 조합이다.
소망에 따라, 극박 동박의 표면에 실란 커플링제 처리를 실시하고, 실란 커플링제층을 형성해도 된다. 이에 따라 내습성, 내약품성 및 수지층 등과의 밀착성 등을 향상시킬 수 있다. 실란 커플링제층은 실란 커플링제를 적당하게 희석해서 도포하고, 건조시킴으로써 형성할 수 있다. 실란 커플링제의 예로서는, 4-글리시딜부틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란 등의 에폭시 관능성 실란 커플링제, 또는 γ-아미노프로필트리메톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)부톡시)프로필-3-아미노프로필트리메톡시실란, N-페닐-γ-아미노프로필트리메톡시실란 등의 아미노 관능성 실란 커플링제, 또는 γ-메르캅토프로필트리메톡시실란 등의 메르캅토 관능성 실란 커플링제 또는 비닐트리메톡시실란, 비닐페닐트리메톡시실란 등의 올레핀 관능성 실란 커플링제, 또는 γ-메타크릴옥시프로필트리메톡시실란 등의 아크릴 관능성 실란 커플링제, 또는 이미다졸실란 등의 이미다졸 관능성 실란 커플링제, 또는 트리아진실란 등의 트리아진 관능성 실란 커플링제 등을 들 수 있다.
동장 적층판
본 발명의 캐리어 부착 극박 동박은 프린트 배선판용 동장 적층판의 제작에 이용되는 것이 바람직하다. 즉, 본 발명의 바람직한 태양에 따르면, 캐리어 부착 극박 동박을 이용하여 얻어진 동장 적층판이 제공된다. 본 발명의 캐리어 부착 극박 동박을 이용함으로써, 동장 적층판의 가공에 있어서, 레이저 천공 가공성과 미세회로 형성성을 양립할 수 있다. 이 동장 적층판은, 본 발명의 캐리어 부착 극박 동박과, 당해 표면 처리층에 밀착해서 마련되어지는 수지층을 구비하여 이루어진다. 캐리어 부착 극박 동박은 수지층의 편면에 마련되어져도 되고, 양면에 마련되어져도 된다. 수지층은, 수지, 바람직하게는 절연성 수지를 함유하여 이루어진다. 수지층은 프리프레그 및/또는 수지 시트인 것이 바람직하다. 프리프레그란 합성수지판, 유리판, 글래스 직포, 글래스 부직포, 종이 등의 기재에 합성수지를 함침시킨 복합재료의 총칭이다. 절연성 수지의 바람직한 예로서는 에폭시 수지, 시아네이트 수지, 비스말레이미드트리아진 수지(BT 수지), 폴리페닐렌에테르 수지, 페놀 수지 등을 들 수 있다. 또한, 수지 시트를 구성하는 절연성 수지의 예로서는 에폭시 수지, 폴리이미드 수지, 폴리에스테르 수지 등의 절연 수지를 들 수 있다. 또한, 수지층에는 절연성을 향상시키는 등의 관점으로부터 실리카, 알루미나 등의 각종 무기입자로 이루어지는 필러 입자 등이 함유되어 있어도 된다. 수지층의 두께는 특별히 한정되지 않지만, 1∼1000㎛가 바람직하고, 보다 바람직하게는 2∼400㎛이며, 더욱더 바람직하게는 3∼200㎛이다. 수지층은 복수의 층으로 구성되어 있어도 된다. 프리프레그 및/또는 수지 시트 등의 수지층은 미리 동박 표면에 도포되는 프라이머 수지층을 개재하여 캐리어 부착 극박 동박에 마련되어 있어도 된다.
프린트 배선판
본 발명의 캐리어 부착 극박 동박은 프린트 배선판의 제작에 이용되는 것이 바람직하다. 즉, 본 발명의 바람직한 태양에 따르면, 캐리어 부착 극박 동박을 이용하여 얻어진 프린트 배선판이 제공된다. 본 발명의 캐리어 부착 극박 동박을 이용함으로써, 프린트 배선판의 제조에 있어서, 레이저 천공 가공성과 미세회로 형성성을 양립할 수 있다. 본 태양에 따른 프린트 배선판은 수지층과, 동층이 이 순서대로 적층된 층구성을 포함하여 이루어진다. 동층은 본 발명의 캐리어 부착 극박 동박의 극박 동박에 유래하는 층이다. 또한, 수지층에 관해서는 동장 적층판에 관해서 전술한 바와 같다. 어떻든지, 프린트 배선판은, 본 발명의 캐리어 부착 극박 동박을 이용하는 것 이외에는, 공지의 층구성을 채용 가능하다. 프린트 배선판에 관한 구체적인 예로서는, 프리프레그의 편면 또는 양면에 본 발명의 극박 동박을 접착시켜 경화한 적층체로 한 상태에서 회로 형성한 편면 또는 양면 프린트 배선판이나, 이들을 다층화한 다층 프린트 배선판 등을 들 수 있다. 또한, 다른 구체예로서는, 수지 필름 상에 본 발명의 극박 동박을 형성해서 회로를 형성하는 플렉시블 프린트 배선판, COF, TAB 테이프 등도 들 수 있다. 또 다른 구체예로서는, 본 발명의 극박 동박에 전술한 수지층을 도포한 수지 부착 동박(RCC)을 형성하고, 수지층을 절연 접착재층으로 하여 전술한 프린트 기판에 적층한 후, 극박 동박을 배선층의 전부 또는 일부로서 모디파이드·세미 애더티브(MSAP)법, 서브트랙티브법 등의 방법으로 회로를 형성한 빌드업 배선판이나, 극박 동박을 제거해서 세미 애더티브법으로 회로를 형성한 빌드업 배선판, 반도체 집적회로 상에 수지 부착 동박의 적층과 회로 형성을 교대로 반복하는 다이렉트·빌드업·온·웨이퍼 등을 들 수 있다. 보다 발전적인 구체예로서, 상기 수지 부착 동박을 기재에 적층하여 회로 형성한 안테나 소자, 접착제층을 개재하여 글래스나 수지 필름에 적층하여 패턴을 형성한 패널·디스플레이용 전자재료나 창유리용 전자재료, 본 발명의 극박 동박에 도전성 접착제를 도포한 전자파 실드·필름 등도 들 수 있다. 특히, 본 발명의 캐리어 부착 극박 동박은 서브트랙티브법에 적합하다. 예를 들면, 서브트랙티브법에 의해 회로 형성했을 경우에는 도 1 및 2에 나타나 있는 바와 같은 구성을 채용 가능하다.
실시예
본 발명을 이하의 예에 의하여 더 구체적으로 설명한다.
예 1
캐리어 박의 석출면 측에 박리층 및 극박 동박층을 순차적으로 형성한 후, 방청 처리 및 실란 커플링제 처리를 행함으로써 캐리어 부착 극박 동박을 제작했다. 그리고, 얻어진 캐리어 부착 극박 동박에 대하여 각종 평가를 행했다. 구체적인 절차는 이하와 같다.
(1) 캐리어 박의 제작
음극에 산술 평균 거칠기(Ra)(JIS B 0601 : 2001에 준거)가 0.20㎛인 티탄제의 회전 전극을 이용하고, 양극에는 DSA(치수 안정성 양극)를 이용하여, 동 전해액으로서 이하에 나타나 있는 조성의 황산 산성 황산동 용액을 활성탄 처리한 후, 활성탄 처리후의 전해액 중 수용성 젤라틴의 농도가 5mg/L가 되도록 첨가하고, 용액 온도 50℃, 전류 밀도 60A/dm2에서 전해하여, 두께 18㎛인 전해 동박을 캐리어 박으로서 얻었다.
<황산 산성 황산동 용액의 조성>
- 동 농도: 85g/L
- 황산 농도: 270g/L
- 염소 농도: 30mg/L
(2) 박리층의 형성
산세정 처리된 캐리어 박의 석출면을, CBTA(카르복시벤조트리아졸) 농도 1g/L, 황산 농도 150g/L 및 동 농도 10g/L의 CBTA 수용액에, 액온 30℃에서 30초간 침지하고, CBTA 성분을 캐리어 박의 석출면에 흡착시켰다. 이렇게 해서, 캐리어 박의 석출면에 CBTA 층을 유기 박리층으로서 형성했다.
(3) 보조 금속층의 형성
유기 박리층이 형성된 캐리어 박을, 황산 니켈을 이용하여 제작된 니켈 농도 20g/L를 포함하는 용액에 침지하고, 액온 45℃, pH3, 전류 밀도 5A/dm2의 조건에서, 두께 0.001㎛ 상당의 부착량의 니켈을 유기 박리층 상에 부착시켰다. 이렇게 해서 유기 박리층 상에 니켈층을 보조 금속층으로서 형성했다.
(4) 극박 동박의 형성
보조 금속층이 형성된 캐리어 박을, 이하에 나타나 있는 조성의 동 용액에 침지하고, 용액 온도 50℃, 전류 밀도 5∼30A/dm2에서 전해하여, 두께 3㎛인 극박 동박을 보조 금속층 상에 형성했다.
<용액의 조성>
- 동 농도: 60g/L
- 황산 농도: 200g/L
(5) 조화 처리
이렇게 해서 형성된 극박 동박의 표면에 조화 처리를 행했다. 이 조화 처리는, 극박 동박 상에 미세 동 입자를 석출 부착시키는 연소 도금 공정과, 이 미세 동 입자의 탈락을 방지하기 위한 입힘 도금 공정으로 구성된다. 연소 도금 공정에서는, 동 농도 10g/L 및 황산 농도 120g/L를 포함하는 산성 황산동 용액을 이용하여, 액온 25℃, 전류 밀도 15A/dm2에서 조화 처리를 행했다. 그 후의 입힘 도금 공정에서는, 동 농도 70g/L 및 황산 농도 120g/L를 포함하는 산성 황산동 용액을 이용하여, 액온 40℃ 및 전류 밀도 15A/dm2의 평활 도금 조건에서 전착을 행했다.
(6) 방청 처리
얻어진 캐리어 부착 극박 동박의 조화 처리층의 표면에, 아연-니켈합금 도금 처리 및 크로메이트 처리로 이루어지는 방청 처리를 행했다. 먼저, 아연 농도 0.2g/L, 니켈 농도 2g/L 및 피로인산 칼륨 농도 300g/L의 전해액을 이용하여, 액온 40℃, 전류 밀도 0.5A/dm2의 조건에서, 조화 처리층 및 캐리어 박의 표면에 아연-니켈합금 도금 처리를 행했다. 그 다음에, 크롬산 농도 3g/L 수용액을 이용하여, pH10, 전류 밀도 5A/dm2의 조건에서, 아연-니켈합금 도금 처리를 행한 표면에 크로메이트 처리를 행했다.
(7) 실란 커플링제 처리
γ-글리시독시프로필트리메톡시실란 농도 2g/L의 수용액을 캐리어 부착 극박 동박의 극박 동박 측의 표면에 흡착시키고, 전열기에 의해 수분을 증발시킴으로써, 실란 커플링제 처리를 행했다. 이 때, 실란 커플링제 처리는 캐리어 박 측에는 행하지 않았다.
(8) 평가
이렇게 해서 얻어진 캐리어 부착 극박 동박에 대해서, 각종 특성의 평가를 이하와 같이 행하였다.
<표면 성상 파라미터>
측정기기로서 zygo New View 5032(Zygo사제)를 이용하고, 해석 소프트웨어로서 Metro Pro Ver.8.0.2를 이용하고, 저주파 필터를 11㎛의 조건을 채용하여, 캐리어 박과 극박 동박에 대해서, 표면 피크 간의 평균 거리(Peak spacing), 골 간의 평균 거리(Valley spacing), 십점 평균 거칠기(Rzjis), 코어부의 레벨차(Rk), 및/또는 굴곡의 최대 고저차(Wmax)의 측정을 행했다. 이 때, 극박 동박 또는 캐리어 박을 시료대에 밀착시켜서 고정하고, 시료편의 사방 1cm의 범위 내에서 108㎛×144㎛의 시야를 6점 선택하여 측정하고, 6군데의 측정 점으로부터 얻어진 측정값의 평균치를 대표값으로서 채용했다. 또, 극박 동박의 박리층 측의 면에 대해서는, 후술하는 레이저 천공 가공성 평가용의 동장 적층판을 제작한 후에 측정을 행했다.
<레이저 천공 가공성>
캐리어 부착 극박 동박을 이용하여 동장 적층판을 제작하고, 레이저 천공 가공성을 평가했다. 먼저, 내층 기판의 표면에, 프리프레그(미쓰비시가스화학 주식회사제, 830NX-A, 두께 0.2mm)를 개재하여 캐리어 부착 극박 동박의 극박 동박을 적층하고, 4.0MPa, 220℃에서 90분간, 열압착시킨 후, 캐리어 박을 박리하여, 동장 적층판을 제작했다. 그 후에, 상기 동장 적층판에 탄산가스 레이저를 이용하여, 펄스폭 12μsec., 펄스 에너지 8mJ, 레이저광 지름 97㎛의 조건에서 레이저 천공 가공을 행했다. 레이저 천공 가공에 의해 형성한 10개의 구멍에 대하여 x방향과 y방향의 직경을 측정하고, 그들의 평균치를 산출하여 가공 후의 구멍 지름으로 했다. 가공 후의 구멍 지름이 70㎛ 이상으로 된 것을 A로 판정하고, 65㎛ 이상 70㎛ 미만을 B로 판정하고, 65㎛ 미만을 C로 판정했다.
<회로 형성성>
회로 형성성의 평가는 다음과 같이 행하였다. 먼저, 전술한 동장 적층판의 표면에 회로 높이가 15㎛로 될 때까지 전기도금을 행했다. 이렇게 해서 형성된 전기도금층의 표면에 드라이 필름을 첩부(貼付)하고, 노광 및 현상을 행하여, 에칭 레지스트를 형성했다. 염화동 에칭액으로 처리함으로써, 레지스트 사이에서 동을 용해 제거하고, 회로 높이 15㎛, 라인/스페이스=25㎛/25㎛인 배선 패턴을 형성했다. 회로를 바로 위에서 SEM 관찰하여, 회로의 정부(頂部)로부터 스커트(skirt)의 길이를 4㎛ 간격으로 50점 측정하고, 그들의 평균치를 산출하여 스커트 길이로 했다. 스커트의 길이가 4.5㎛ 미만이 된 것을 A로 판정하고, 4.5㎛ 이상 5.0㎛ 미만을 B로 판정하고, 5.0㎛ 이상을 C로 판정했다.
예 2
극박 동박의 형성을 이하의 절차로 행한 것 이외는, 예 1과 마찬가지로 하여 캐리어 부착 극박 동박의 제작 및 평가를 행했다.
(극박 동박의 형성)
보조 금속층이 형성된 캐리어 박을, 이하에 나타나 있는 조성의 광택 도금액에 침지하고, 용액 온도 45∼50℃, 전류 밀도 33A/dm2에서 전해하여, 두께 3㎛인 극박 동박을 보조 금속층 상에 형성했다.
<광택 도금액의 조성>
- 동 농도: 65g/L
- 황산 농도: 200g/L
- 디알릴디메틸암모늄클로라이드 농도: 40mg/L
- 비스(3-설포프로필)디설파이드 농도: 30mg/L
- 염소 농도: 30mg/L
예 3
두께 35㎛인 캐리어 박을 제작한 것 이외는, 예 2와 마찬가지로 하여 캐리어 부착 극박 동박의 제작 및 평가를 행했다.
예 4(비교)
캐리어 박의 제작을 이하의 절차로 행한 것 이외는, 예 1과 마찬가지로 하여 캐리어 부착 극박 동박의 제작 및 평가를 행했다.
(캐리어 박의 제작)
동 전해액으로서 이하에 나타나 있는 조성의 황산 산성 황산동 용액을 이용하고, 음극에 표면 거칠기(Ra)가 0.20㎛인 티탄제의 회전 전극을 이용하고, 양극에는 DSA(치수 안정성 양극)를 이용하여, 용액 온도 50℃, 전류 밀도 60A/dm2에서 전해하여, 두께 35㎛인 전해 동박을 캐리어 박으로서 얻었다.
<황산 산성 황산동 용액의 조성>
- 동 농도: 80g/L
- 황산 농도: 250g/L
- 젤라틴 농도: 2mg/L
- 염소 농도: 1.5mg/L
예 5(비교)
두께 35㎛인 캐리어 박을 제작한 것 이외는, 예 1과 마찬가지로 하여 캐리어 부착 극박 동박의 제작 및 평가를 행했다.
결과
예 1∼5에서 얻어진 평가 결과는 표 1에 나타나 있는 바와 같았다.
Figure 112017052368310-pct00001

Claims (11)

  1. 캐리어 박(carrier foil), 박리층 및 극박 동박을 이 순서대로 구비한 캐리어 부착 극박 동박으로서,
    상기 극박 동박의 박리층 측의 면은, 표면 피크 간의 평균 거리(Peak Spacing)가 2.5∼20.0㎛이고, 또한, 코어부의 레벨차(core roughness depth)(Rk)가 1.5∼3.0㎛이며,
    상기 극박 동박의 박리층과 반대측인 면은, 굴곡의 최대 고저차(Wmax)가 4.0㎛ 이하인, 캐리어 부착 극박 동박.
  2. 제 1 항에 있어서,
    상기 극박 동박의 박리층 측의 면은, 십점 평균 거칠기(Rzjis)가 2.0∼4.0㎛인, 캐리어 부착 극박 동박.
  3. 제 1 항에 있어서,
    상기 극박 동박의 박리층 측의 면은, 상기 표면 피크 간의 평균 거리(Peak Spacing)가 6.5∼15.0㎛이며, 또한, 코어부의 레벨차(Rk)가 2.0∼3.0㎛인, 캐리어 부착 극박 동박.
  4. 제 1 항에 있어서,
    상기 극박 동박의 박리층과 반대측인 면은, 굴곡의 최대 고저차(Wmax)가 3.0㎛ 이하인, 캐리어 부착 극박 동박.
  5. 제 1 항에 있어서,
    상기 극박 동박의 박리층과 반대측인 면이 조화면인, 캐리어 부착 극박 동박.
  6. 제 1 항에 있어서,
    상기 극박 동박이 0.5∼5.0㎛의 두께를 갖는, 캐리어 부착 극박 동박.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 캐리어 부착 극박 동박의 제조 방법으로서,
    골(谷) 간의 평균 거리(Valley Spacing)가 2.5∼20.0㎛이며, 또한, 코어부의 레벨차(core roughness depth)(Rk)가 2.0∼3.8㎛인 표면을 가진 캐리어 박을 준비하는 공정과,
    상기 캐리어 박의 상기 표면에 박리층을 형성하는 공정과,
    상기 박리층 상에 극박 동박을 형성하는 공정,
    을 포함하여 이루어지는, 방법.
  8. 제 7 항에 있어서,
    상기 캐리어 박의 표면은, 십점 평균 거칠기(Rzjis)가 2.0∼5.0㎛인, 방법.
  9. 제 7 항에 있어서,
    상기 캐리어 박의 표면은, 상기 골 간의 평균 거리(Valley Spacing)가 4.5∼10.0㎛인, 방법.
  10. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 캐리어 부착 극박 동박을 구비한 동장(銅張) 적층판.
  11. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 캐리어 부착 극박 동박을 이용하여 프린트 배선판을 제조하는 것을 특징으로 하는, 프린트 배선판의 제조 방법.
KR1020177014980A 2015-03-24 2016-02-29 캐리어 부착 극박 동박, 그 제조 방법, 동장 적층판 및 프린트 배선판 KR102531073B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015060816 2015-03-24
JPJP-P-2015-060816 2015-03-24
PCT/JP2016/056014 WO2016152390A1 (ja) 2015-03-24 2016-02-29 キャリア付極薄銅箔、その製造方法、銅張積層板及びプリント配線板

Publications (2)

Publication Number Publication Date
KR20170131832A KR20170131832A (ko) 2017-11-30
KR102531073B1 true KR102531073B1 (ko) 2023-05-09

Family

ID=56978004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177014980A KR102531073B1 (ko) 2015-03-24 2016-02-29 캐리어 부착 극박 동박, 그 제조 방법, 동장 적층판 및 프린트 배선판

Country Status (6)

Country Link
JP (1) JP6650923B2 (ko)
KR (1) KR102531073B1 (ko)
CN (1) CN107428129B (ko)
MY (1) MY183238A (ko)
TW (1) TWI617436B (ko)
WO (1) WO2016152390A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115038818A (zh) * 2020-02-04 2022-09-09 三井金属矿业株式会社 粗糙化处理铜箔、带载体的铜箔、覆铜层叠板及印刷电路板
WO2023189565A1 (ja) * 2022-03-29 2023-10-05 三井金属鉱業株式会社 キャリア付金属箔、金属張積層板及びプリント配線板
WO2023189566A1 (ja) * 2022-03-29 2023-10-05 三井金属鉱業株式会社 キャリア付金属箔、金属張積層板及びプリント配線板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014208482A (ja) * 2013-03-29 2014-11-06 Jx日鉱日石金属株式会社 キャリア付銅箔、プリント配線板、銅張積層板、電子機器及びプリント配線板の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3340307B2 (ja) 1996-03-11 2002-11-05 三井金属鉱業株式会社 プリント配線板用銅箔の製造方法
JP3142270B2 (ja) 1998-04-01 2001-03-07 三井金属鉱業株式会社 プリント配線板の製造方法
EA003263B1 (ru) * 1999-03-23 2003-02-27 Сэркит Фойл Люксембург Трейдинг С.А. Р.Л. Способ изготовления многослойной печатной платы и предназначенная для этого композиционная фольга
JP2001068816A (ja) * 1999-08-24 2001-03-16 Mitsui Mining & Smelting Co Ltd 銅張積層板及びその銅張積層板を用いたレーザー加工方法
LU90532B1 (en) * 2000-02-24 2001-08-27 Circuit Foil Luxembourg Trading Sarl Comosite copper foil and manufacturing method thereof
JP3261119B2 (ja) 2000-05-16 2002-02-25 三井金属鉱業株式会社 プリント配線板の製造方法
JP2002026475A (ja) * 2000-07-07 2002-01-25 Mitsui Mining & Smelting Co Ltd キャリア箔付銅箔回路及びそれを用いたプリント配線板の製造方法並びにプリント配線板
US7026059B2 (en) * 2000-09-22 2006-04-11 Circuit Foil Japan Co., Ltd. Copper foil for high-density ultrafine printed wiring boad
KR20070074001A (ko) * 2002-03-05 2007-07-10 히다치 가세고교 가부시끼가이샤 수지 부착 금속박, 금속 피복 적층판, 그를 이용한 프린트배선판 및 그의 제조 방법
JP2004263296A (ja) * 2003-02-12 2004-09-24 Furukawa Techno Research Kk ファインパターンプリント配線用銅箔とその製造方法
TW200738913A (en) * 2006-03-10 2007-10-16 Mitsui Mining & Smelting Co Surface treated elctrolytic copper foil and process for producing the same
JP5256747B2 (ja) * 2008-01-21 2013-08-07 宇部興産株式会社 セミアディティブ法による銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム
JP5242710B2 (ja) * 2010-01-22 2013-07-24 古河電気工業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
CN101892499B (zh) * 2010-07-24 2011-11-09 江西理工大学 以铜箔作载体的可剥离超薄铜箔及其制备方法
KR20140009323A (ko) * 2011-01-26 2014-01-22 스미토모 베이클리트 컴퍼니 리미티드 프린트 배선판 및 프린트 배선판의 제조 방법
CN103314652A (zh) * 2012-01-17 2013-09-18 松下电器产业株式会社 配线基板及其制造方法
JP5858849B2 (ja) * 2012-03-30 2016-02-10 Jx日鉱日石金属株式会社 金属箔
JP5503789B2 (ja) * 2013-08-30 2014-05-28 三井金属鉱業株式会社 キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔を用いて得られる銅張積層板
US10101865B2 (en) * 2015-01-30 2018-10-16 Fujikura Ltd. Wiring body, wiring board, and touch sensor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014208482A (ja) * 2013-03-29 2014-11-06 Jx日鉱日石金属株式会社 キャリア付銅箔、プリント配線板、銅張積層板、電子機器及びプリント配線板の製造方法

Also Published As

Publication number Publication date
CN107428129B (zh) 2019-06-18
MY183238A (en) 2021-02-18
JP6650923B2 (ja) 2020-02-19
JPWO2016152390A1 (ja) 2018-01-11
WO2016152390A1 (ja) 2016-09-29
TWI617436B (zh) 2018-03-11
CN107428129A (zh) 2017-12-01
TW201710077A (zh) 2017-03-16
KR20170131832A (ko) 2017-11-30

Similar Documents

Publication Publication Date Title
JP6529640B2 (ja) キャリア付極薄銅箔及びその製造方法
KR102338103B1 (ko) 표면 처리 동박, 캐리어를 구비하는 동박, 그리고 그것들을 사용한 동장 적층판 및 프린트 배선판의 제조 방법
KR102480377B1 (ko) 조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판
KR102273442B1 (ko) 조화 처리 동박, 캐리어 부착 동박, 동장 적층판 및 프린트 배선판
KR101803165B1 (ko) 캐리어 부착 동박, 프린트 배선판, 구리 피복 적층판, 전자 기기 및 프린트 배선판의 제조 방법
JP7166335B2 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
WO2020105289A1 (ja) 表面処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
JPWO2018211951A1 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
KR102531073B1 (ko) 캐리어 부착 극박 동박, 그 제조 방법, 동장 적층판 및 프린트 배선판
TWI756039B (zh) 粗糙化處理銅箔、附有載體銅箔、覆銅層壓板及印刷配線板
JP2016194112A (ja) キャリア付金属箔、積層体、プリント配線板、電子機器、キャリア付金属箔の製造方法及びプリント配線板の製造方法
KR20180035566A (ko) 캐리어 부착 금속박, 적층체, 프린트 배선판의 제조 방법, 전자기기의 제조 방법 및 캐리어 부착 금속박의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant