KR20160118780A - 인쇄회로기판 - Google Patents
인쇄회로기판 Download PDFInfo
- Publication number
- KR20160118780A KR20160118780A KR1020150047481A KR20150047481A KR20160118780A KR 20160118780 A KR20160118780 A KR 20160118780A KR 1020150047481 A KR1020150047481 A KR 1020150047481A KR 20150047481 A KR20150047481 A KR 20150047481A KR 20160118780 A KR20160118780 A KR 20160118780A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- printed circuit
- bump
- present
- core substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
본 발명은 인쇄회로기판에 관한 것으로, 코어 기판; 상기 코어 기판 내의 비아(via); 상기 비아와 연결되는 범프(bump); 상기 범프의 표면 상에 형성되는 금속층; 및 상기 범프가 인입되는 캐비티가 형성된 절연층;을 포함한다.
Description
본 발명의 실시예는 인쇄회로기판에 관한 것이다.
전자 기기 및 제품의 첨단화로 인한 기기의 소형화 및 기술집적은 꾸준히 발전하게 되었다. 이로 인한 인쇄회로기판 제조 방법도 점차 소형, 경량에 대응해야만 한다. 이러한 요구는 초기에 단면에서 양면 인쇄회로기판으로 다시 다층 인쇄회로기판, 빌드업 공법으로 다양하게 발전하고 있다.
최근에는 비아홀을 형성하고 비아홀 내부에 도전성 페이스트를 충진하거나, 범프를 형성하여 인쇄회로기판의 층간을 도통 시키는 공법들이 주류를 이루고 있다.
이러한 방법은 최근의 부품 소형 및 경량화에 대응할 수 있는 미세 패턴 및 설계도의 자유성 때문에 기존공법에 비해 큰 장점을 가지고 있다.
하지만, 도전성 페이스 충진하여 층간 도통시, 페이스트 보이드(void)로 인한 신뢰성 문제가 발생하며, 그 방식에 따라 생산 기간도 긴 단점이 있었다.
또한, 종래 기술에 따르면 일괄적층의 방법을 사용하는 경우 비아(via) 또는 범프(bump)로 구성되는 회로 간의 접합력의 문제가 발생하였으며, 단순히 프레스(press)를 사용하여 열압착을 사용하는 경우에는 신뢰성의 문제가 발생하였다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 회로층에 도금으로 범프(bump)를 형성하고 프레스 공정에 의해 가압하여 범프에 의해 인쇄회로기판의 층간을 도통시키는 구조를 통하여 제조 공정과 구조를 단순히 하여, 생산성 및 시간을 단축시키고자 한다.
또한, 본 발명은 범프를 형성한 후, 마스트(mask)를 사용하여 필요한 부분에만 플라즈마를 이용한 스퍼터링(sputtering) 방식으로 금속층을 형성하여 회로 간의 접합 신뢰성을 향상시키고자 한다.
전술한 문제를 해결하기 위한 본 실시예에 따른 인쇄회로기판은 코어 기판; 상기 코어 기판 내의 비아(via); 상기 비아와 연결되는 범프(bump); 상기 범프의 표면 상에 형성되는 금속층; 및 상기 범프가 인입되는 캐비티가 형성된 절연층;을 포함한다.
본 발명의 다른 일실시예에 따르면, 상기 코어 기판은 상기 복수개가 포함되고, 상기 절연층은 복수개가 포함되어 상기 코어 기판의 사이에 배치될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 비아는 상기 복수개의 코어 기판 내에 각각 포함되고, 상기 범프는 상기 절연층 내에 각각 포함될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 비아와 상기 범프는 상호 전기적으로 연결될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 금속층은 니켈(Ni) 및 크롬(Cr)을 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 절연층의 표면에 형성되어 상기 금속층과 연결되는 도금층;을 더 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 비아 및 상기 범프는 구리(Cu) 재료를 포함할 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 절연층은 프리프레그(prepreg)로 형성될 수 있다.
본 발명의 다른 일실시예에 따르면, 상기 범프는 상기 비아의 노출되는 일측과 타측에 각각 연결될 수 있다.
본 발명의 다른 일실시예에 따르면, 제2 코어 기판; 및 상기 제2 코어 기판에 형성되는 제2 비아;를 포함하고, 상기 제2 비아는 상기 금속층을 통해 상기 범프와 연결될 수 있다.
본 발명의 실시예에 따르면 회로층에 도금으로 범프(bump)를 형성하고 프레스 공정에 의해 가압하여 범프에 의해 인쇄회로기판의 층간을 도통시키는 구조를 통하여 제조 공정과 구조를 단순히 하여, 생산성 및 시간을 단축할 수 있다.
또한, 본 발명은 범프를 형성한 후, 마스트(mask)를 사용하여 필요한 부분에만 플라즈마를 이용한 스퍼터링(sputtering) 방식으로 금속층을 형성하여 회로 간의 접합 신뢰성을 향상시킬 수 있다.
도 1 내지 도 6은 본 발명의 일실시예에 따른 인쇄회로기판 및 그 제조 방법을 설명하기 위한 도면이다.
이하에서는 첨부한 도면을 참조하여 바람직한 본 발명의 일실시예에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 1 내지 도 6은 본 발명의 일실시예에 따른 인쇄회로기판 및 그 제조 방법을 설명하기 위한 도면이다.
먼저, 도 1 내지 도 6을 참조하여 본 발명의 일실시예에 따른 인쇄회로기판의 제조 방법을 설명하기로 한다.
도 1에 도시된 바와 같이, 코어 기판(110)의 금속 박막(121)을 패터닝하여, 도 2에 도시된 바와 같이 회로 패턴(122)을 형성하고, 코어 기판(110)에 비아(via: 120)를 형성한다.
이후에는 도 3에 도시된 바와 같이 상기 코어 기판(110) 상에 마스킹 층(200)을 형성하고, 상기 마스킹 층(200)을 이용하여 범프(bump: 130, 131)를 형성한다.
이때, 상기 범프(130, 131)는 비아(120)와 연결되도록 형성되며, 보다 구체적으로 상기 범프(130, 131)는 비아(120)의 노출되는 일측과 타측에 각각 연결되도록 형성될 수 있다.
한편, 상기 비아(120) 및 상기 범프(130, 131)는 구리(Cu) 재료를 포함할 수 있다.
이후에는 도 4에 도시된 바와 같이 상기 마스킹 층(200)의 표면에 마스크층(250)을 이용하여 플라즈마 처리를 실시한다.
그에 따라, 도 5에 도시된 바와 같이 상기 범프(130, 131)의 표면에는 금속층(140)이 형성된다.
또한, 절연층(150)에 캐비티(151)를 형성하고, 상기 절연층(150)의 캐비티(151)에 상기 범프(130, 131)가 인입되도록 적층한다.
이때, 상기 금속층(140)은 니켈(Ni) 및 크롬(Cr)을 포함하여 구성될 수 있다.
이후에는 도 6에 도시된 바와 같이 비아(120)와 범프(130, 131)가 형성된 코어 기판(110)과 절연층(150)을 다수 적층하고, 도금층(160)을 형성하여 인쇄회로기판을 완성한다.
이후부터는 도 6을 참조하여 본 발명의 일실시예에 따른 인쇄회로기판의 구성을 설명하기로 한다.
도 6에 도시된 바와 같이 본 발명의 일실시예에 따른 인쇄회로기판은 코어 기판(110), 비아(via: 120), 범프(130, 131), 금속층(140) 및 절연층(150)을 포함하고, 제2 코어 기판(115), 제2 비아(125) 및 도금층(160)을 더 포함할 수 있다.
코어 기판(110)에는 비아(via: 120)가 형성되고, 범프(bump: 130, 131)는 상기 비아(120)와 연결된다.
또한, 범프(130, 131)의 표면 상에는 금속층(140)이 형성된다.
이때, 상기 금속층(140)은 니켈(Ni) 및 크롬(Cr)을 포함할 수 있다.
상기 코어 기판(110)의 일면 및 타면에 각각 형성된 절연층(150)에는 캐비티가 형성되고, 상기 캐비티에는 상기 범프(130, 131)가 인입되는 형태로 형성된다.
이때, 상기 절연층(150)은 프리프레그(prepreg)로 형성될 수 있다.
또한, 상기 코어 기판(110)은 복수개가 포함될 수 있으며, 상기 절연층(150) 또한 복수개가 포함되어 상기 코어 기판(110)들의 사이에 배치될 수 있다.
보다 구체적으로, 상기 비아(120)는 복수개의 코어 기판(110) 내에 각각 포함되고, 상기 범프(130, 131)는 상기 절연층(150) 내에 각각 포함되어, 상기 비아(120)와 상기 범프(130, 131)는 상호간에 전기적으로 연결될 수 있다.
즉, 상기 범프(130, 131)는 상기 비아(120)의 노출되는 일측과 타측에 각각 연결되도록 배치될 수 있다.
한편, 상기 비아(120) 및 상기 범프(130, 131)는 구리(Cu) 재료를 포함할 수 있다.
또한, 제2 코어 기판(115)에는 제2 비아(125)가 형성되고, 상기 제2 비아(125)는 상기 금속층(140)을 통해 상기 범프(131)와 전기적으로 연결될 수 있다.
상기 제2 비아(125)는 구리(Cu) 재료를 포함할 수 있으며, 상기 절연층(150)은 프리프레그(prepreg)로 형성될 수 있다.
본 발명의 일실시예에 따른 인쇄회로기판은 상기와 같이 형성되는 코어 기판(110)과 절연층(150)을 다수 적층하여 인쇄회로기판을 형성할 수 있다.
상기와 같이 형성된 인쇄회로기판의 표면에는 도금층(160)을 형성할 수 있다.
이상에서 설명한 바와 같이, 본 발명의 실시예에 따르면 회로층에 도금으로 범프(bump)를 형성하고 프레스 공정에 의해 가압하여 범프에 의해 인쇄회로기판의 층간을 도통시키는 구조를 통하여 제조 공정과 구조를 단순히 하여, 생산성 및 시간을 단축할 수 있다.
또한, 본 발명은 범프를 형성한 후, 마스트(mask)를 사용하여 필요한 부분에만 플라즈마를 이용한 스퍼터링(sputtering) 방식으로 금속층을 형성하여 회로 간의 접합 신뢰성을 향상시킬 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110: 코어 기판
115: 제2 코어 기판
120: 비아(via)
121: 금속 박막
122: 회로 패턴
125: 제2 비아
130, 131: 범프(bump)
140: 금속층
150: 절연층
200: 마스킹 층
115: 제2 코어 기판
120: 비아(via)
121: 금속 박막
122: 회로 패턴
125: 제2 비아
130, 131: 범프(bump)
140: 금속층
150: 절연층
200: 마스킹 층
Claims (10)
- 코어 기판;
상기 코어 기판 내의 비아(via);
상기 비아와 연결되는 범프(bump);
상기 범프의 표면 상에 형성되는 금속층; 및
상기 범프가 인입되는 캐비티가 형성된 절연층;
을 포함하는 인쇄회로기판. - 청구항 1에 있어서,
상기 코어 기판은,
상기 복수개가 포함되고,
상기 절연층은,
복수개가 포함되어 상기 코어 기판의 사이에 배치되는 인쇄회로기판. - 청구항 2에 있어서,
상기 비아는,
상기 복수개의 코어 기판 내에 각각 포함되고,
상기 범프는,
상기 절연층 내에 각각 포함되는 인쇄회로기판. - 청구항 3에 있어서,
상기 비아와 상기 범프는,
상호 전기적으로 연결되는 인쇄회로기판. - 청구항 1에 있어서,
상기 금속층은,
니켈(Ni) 및 크롬(Cr)을 포함하는 인쇄회로기판. - 청구항 1에 있어서,
상기 절연층의 표면에 형성되어 상기 금속층과 연결되는 도금층;
을 더 포함하는 인쇄회로기판. - 청구항 1에 있어서,
상기 비아 및 상기 범프는,
구리(Cu) 재료를 포함하는 인쇄회로기판. - 청구항 1에 있어서,
상기 절연층은,
프리프레그(prepreg)로 형성되는 인쇄회로기판. - 청구항 1에 있어서,
상기 범프는,
상기 비아의 노출되는 일측과 타측에 각각 연결되는 인쇄회로기판. - 청구항 9에 있어서,
제2 코어 기판; 및
상기 제2 코어 기판에 형성되는 제2 비아;
를 포함하고,
상기 제2 비아는 상기 금속층을 통해 상기 범프와 연결되는 인쇄회로기판.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150047481A KR102480712B1 (ko) | 2015-04-03 | 2015-04-03 | 인쇄회로기판 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150047481A KR102480712B1 (ko) | 2015-04-03 | 2015-04-03 | 인쇄회로기판 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160118780A true KR20160118780A (ko) | 2016-10-12 |
KR102480712B1 KR102480712B1 (ko) | 2022-12-23 |
Family
ID=57173420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150047481A KR102480712B1 (ko) | 2015-04-03 | 2015-04-03 | 인쇄회로기판 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102480712B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004146742A (ja) * | 2002-10-28 | 2004-05-20 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
KR20090030192A (ko) * | 2007-09-19 | 2009-03-24 | 피닉스 프리시젼 테크날로지 코포레이션 | 패키지 기판 구조체 및 그 제조방법 |
KR20120069987A (ko) * | 2010-12-21 | 2012-06-29 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
KR20140013505A (ko) * | 2012-07-24 | 2014-02-05 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
-
2015
- 2015-04-03 KR KR1020150047481A patent/KR102480712B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004146742A (ja) * | 2002-10-28 | 2004-05-20 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
KR20090030192A (ko) * | 2007-09-19 | 2009-03-24 | 피닉스 프리시젼 테크날로지 코포레이션 | 패키지 기판 구조체 및 그 제조방법 |
KR20120069987A (ko) * | 2010-12-21 | 2012-06-29 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
KR20140013505A (ko) * | 2012-07-24 | 2014-02-05 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR102480712B1 (ko) | 2022-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4876272B2 (ja) | 印刷回路基板及びその製造方法 | |
KR101077380B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
US8785789B2 (en) | Printed circuit board and method for manufacturing the same | |
US20120160550A1 (en) | Printed circuit board having embedded electronic component and method of manufacturing the same | |
US20170047230A1 (en) | Fabrication method of packaging substrate | |
TW201511626A (zh) | 晶片封裝基板及其製作方法 | |
JP2008016817A (ja) | 埋立パターン基板及びその製造方法 | |
TW201446103A (zh) | 電路板及其製作方法 | |
TW201446084A (zh) | 電路板及其製作方法 | |
TWI466611B (zh) | 晶片封裝結構、具有內埋元件的電路板及其製作方法 | |
KR100772432B1 (ko) | 인쇄 회로 기판 제조 방법 | |
KR20130053289A (ko) | 인쇄회로기판의 제조방법 | |
KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
TWI451826B (zh) | 多層電路板及其製作方法 | |
KR101046255B1 (ko) | 반도체 패키지 제조용 인쇄회로기판의 패턴 형성 방법 | |
KR100689018B1 (ko) | 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법 | |
TW201431454A (zh) | 電路板及其製作方法 | |
KR102480712B1 (ko) | 인쇄회로기판 | |
KR101420088B1 (ko) | 회로기판 제조방법 | |
KR101924458B1 (ko) | 전자 칩이 내장된 회로기판의 제조 방법 | |
KR101081153B1 (ko) | 임베디드 미세회로 기판 제조 방법 | |
KR101154352B1 (ko) | 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법 | |
KR20180017701A (ko) | 다층 인쇄회로기판 제조방법 | |
KR20110131047A (ko) | 매립형 인쇄회로기판 제조방법 및 매립형 인쇄회로기판 제조용 구조물 | |
TWI547047B (zh) | 連接器的製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
X091 | Application refused [patent] | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |