TWI503061B - 陶瓷基板及其製造方法 - Google Patents

陶瓷基板及其製造方法 Download PDF

Info

Publication number
TWI503061B
TWI503061B TW102108846A TW102108846A TWI503061B TW I503061 B TWI503061 B TW I503061B TW 102108846 A TW102108846 A TW 102108846A TW 102108846 A TW102108846 A TW 102108846A TW I503061 B TWI503061 B TW I503061B
Authority
TW
Taiwan
Prior art keywords
layer
ceramic
metal
substrate
composite
Prior art date
Application number
TW102108846A
Other languages
English (en)
Other versions
TW201352084A (zh
Inventor
Takatoshi Tojo
Shinji Suzumura
Yoshitaka Yoshida
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW201352084A publication Critical patent/TW201352084A/zh
Application granted granted Critical
Publication of TWI503061B publication Critical patent/TWI503061B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Products (AREA)
  • Structure Of Printed Boards (AREA)

Description

陶瓷基板及其製造方法
本發明係關於用於在基板本體的表面進一步安裝水晶振動子、半導體元件或壓電元件等電子零件或導線接角等金屬構件之陶瓷基板及其製造方法。
例如，提案一種陶瓷封裝的密封構造，藉由在圍繞由陶瓷所構成之封裝的腔室之開口部的矩形框狀表面形成寬廣的金屬化層，並經由填充在形成於該金屬化層的上面之焊材積存槽的焊材，在該焊材及上述凸條上焊接密封劑(金屬框)，即使在該環上熔接金屬蓋(蓋體)的周邊部，也可提升上述焊材的焊接強度(例如，参照專利文獻1)。
又，提案一種半導體元件收納用封裝，藉由在包圍由陶瓷所構成等之箱狀的絕緣基體之凹部(腔室)的開口部之矩形框狀表面，形成厚度為25μm以上的金屬化層，在焊接於該金屬化層上面的金屬框體上縫熔接金屬蓋時，藉由使用上述金屬化層吸收該熔接而生之熱應力，可防止該金屬化層從上述絕緣基體的表面剝離之情況，且可提高安裝有半導體元件之上述凹部內的氣密密封之信賴性(例如，参照專利文獻2)。
然而，按專利文獻1的陶瓷封裝之密封構造的情況下，雖然前述金屬框的焊接強度會升高，但相反地，縫熔接載置於該金屬框上的金屬蓋並密封腔室時，由於熔接時的電阻發熱，金屬化層的熱膨脹係數與構成封裝本體之陶瓷的熱膨脹係數之差而生之應力影響金屬化層，導致該金屬化層易於從前述封裝的表面剝離。因此，有無法進行由上述金屬蓋的密封或者氣密密封性能無法長時間維持的問題。
又，按專利文獻2之半導體元件收納用封裝的情況下，在前述金屬框體上縫熔接金屬蓋時，有往往無法使用厚質之前述金屬化層充分吸收該熔接產生之熱應力且難以將封裝全體小型化的問題。
更且，提案一種方法，為了解決前述問題點，而使用包含燒製在陶瓷表面之添加物的金屬糊時，在以反應表面積較大的高熔點之微粒子的陶瓷粉末構成該添加物的氧化鋁陶瓷上，製作附著力較強的金屬被覆，以便在前述封裝等的陶瓷表面上穩固被覆金屬化層(例如，参照專利文獻3)。
然而，如專利文獻3之方法，若在陶瓷上燒製含陶瓷粉末的金屬糊，有時會產生該金屬糊之添加物中所包含的玻璃成分在燒製後的金屬化層之表面大致呈面狀析出之所謂的「玻璃浮起」。結果，會有因為產生上述金屬化層與被覆於該金屬化層的表面之鍍敷層的密接強度低下，鍍敷剝離或鍍敷膨脹等不良情況，所以即使在該鍍敷層的上方焊接前述金屬蓋或金屬框體，其接合強度亦容易低下的問題。
專利文獻1 日本特開平9-139439號公報(第1~6頁、第1~6圖)
專利文獻2 日本特開平5-166958號公報(第1~4頁、第1~2圖)
專利文獻3 日本特公昭36-6542號公報(第1、2頁)
本發明之課題在於提供一種陶瓷基板及其製造方法，其解決先前技術所說明的問題點，其中陶瓷基板具備：基板本體的表面，由陶瓷所構成且進一步安裝有電子零件等；及金屬化層，形成於該表面，例如，在焊接於上述金屬化層上之金屬框(金屬構件)上熔接金屬蓋時，由於該熔接熱而生之金屬蓋的收縮應力，使上述金屬化層不從基板本體剝離，且該金屬化層與基板本體會穩固密接。
本發明係著眼於為了解決前述課題，而在由陶瓷所構成的基板本體之任一表面與應形成於該表面的金屬化層之間，形成由陶瓷所構成部、金屬部與玻璃部的複合材層，且該複合材層的厚度薄於上述金屬化層的厚度而成者。
即，本發明的陶瓷基板(申請專利範圍1)係具備：基板本體，具有由陶瓷所構成且俯視呈矩形的一對表面；及金屬化層，形成於該基板本體的至少一個表面 且用於安裝金屬構件，其特徵為：在上述基板本體的表面與金屬化層之間形成混合以下項目而成的複合材層：陶瓷部；金屬部，包含與構成上述金屬化層之金屬同種的金屬，或者與構成上述金屬化層之金屬形成全率固溶體的金屬；及玻璃部，上述複合材層的厚度薄於上述金屬化層的厚度，且在該金屬化層的表面被覆有鍍敷層。
按此可達成以下效果(1)~(4)。
(1)因為前述金屬化層的厚度厚於複合材層的厚度，所以即使燒成包含具有該金屬化層及複合材層的陶瓷之基板本體，在上述燒成後，複合材層所包含的玻璃成分於金屬化層的表面大致呈面狀析出之所謂的玻璃浮起亦難以產生。結果，上述金屬化層與被覆於其表面之鍍敷層的密接強度得以保持，因此可易於防止鍍敷剝離或鍍敷膨脹等不良情況。
(2)包含金屬部、陶瓷部與玻璃部的複合材層位在包含前述陶瓷之基板本體的表面與金屬化層之間，因此，即使由於例如在前述金屬化層的上方焊接金屬框(金屬構件)時，或進一步在上述金屬框的上面熔接金屬製蓋板等金屬構件時所產生之加熱後的金屬構件之收縮應力，上述金屬化層亦難以從基板本體的陶瓷剝離。
(3)包含金屬部、陶瓷部與玻璃部的複合材層位在包含前述陶瓷之基板本體的表面與金屬化層之間，因此，即使例如在金屬化層上焊接導線接腳或放熱板等金屬構件，亦可使此等金屬構件不從上述金屬化層剝離而穩固接合。
(4)按上述(1)~(3)，可提供在由陶瓷所構成的基板本體之至少一個表面具有金屬化層，且在該金屬化層的表面鍍敷層為穩固密接的高信賴性之陶瓷配線基板。
使前述複合材層的厚度薄於金屬化層的厚度，係因為若使兩者的厚度相等或者使上述複合材層的厚度厚於金屬化層的厚度，則燒成後在金屬化層的表面容易產生玻璃浮起之故。
尚且，前述陶瓷係為例如氧化鋁、莫來石、氮化鋁等高温燒成陶瓷或玻璃-陶瓷等低温燒成陶瓷。
又，前述一對表面為相對的表現，係指例如為平板狀的基板本體之表面與背面。
更且，前述金屬化層在前述基板本體包含高温燒成陶瓷的情況下，係將W或Mo等作為主成分，而在上述基板本體包含低温燒成陶瓷的情況下，係將Cu或Ag等作為主成分的導體層。
又，前述複合材層係為混合陶瓷部、金屬部與玻璃部而形成的平面狀層，上述陶瓷部、金屬部與玻璃部並不呈不均勻分佈而大致呈均勻混合。
更且，前述複合材層所包含的玻璃部係包含由例如SiO2 、MgCO3 、BaCO3 、MgO、BaO、CaCO3 、CaO等中至少1個成分所構成的玻璃成分，並包含預先包含在前述陶瓷部的形態，及對於金屬部及陶瓷部進一步添加所需量的形態。作為包含於上述陶瓷部的形態，例如，陶瓷部包含氧化鋁與玻璃部的情況下，係包含該陶瓷部的約2~20體積(vol)%的玻璃部。
又，前述複合材層亦可為形成於前述基板本體的表面之整個表面的形態，若按上述形態，前述金屬化層在俯視下為矩形框狀的情況下，在由該金屬化層包圍的基板本體之表面，該複合材層亦作為電子零件等的安裝面而露出。
更且，在前述複合材層，「與構成前述金屬化層之金屬同種的金屬(包含合金的情況)，或者與構成上述金屬化層之金屬形成全率固溶體的金屬」係包含以下形態(a)~(d)。
(a)包含與金屬化層之金屬同樣組成的金屬之形態，可舉出例如金屬化層與複合材層的金屬部兩者皆由鎢(W)所構成的情況，或者金屬化層與複合材層的金屬部兩者皆由相同的鎢(W)基合金所構成之情況。
(b)將與構成金屬化層之金屬同樣的金屬包含在混合組織(複數種金屬粒子混合)的前述金屬部中第1(最多含量)之形態，可舉出例如金屬化層係為80vol%銅(Cu)粉粒子與20vol%鎢(W)粉粒子之混合組織，且複合材層的金屬部包含90vol%鎢(W)粉粒子與10vol%鎳(Ni)粉粒子之混合組織的情況。
(c)包含構成金屬化層之金屬、及合金組成中與第1(最多含量)金屬元素共通之金屬的形態，可舉出例如金屬化層包含W-Co系合金，且複合材層的金屬部包含W-Ni系合金的情況。
(d)對於與構成金屬化層之金屬形成全率固溶體的金屬，可舉出例如金屬化層係由鎢(W)所構成且複合材層 的金屬部係由鉬(Mo)所構成的形態。此外亦可舉出金屬化層包含鉬(Mo)，複合材層的金屬部包含釩(V)、鉻(Cr)或鈮(Nb)的形態，金屬化層包含銅(Cu)，且複合材層的金屬部包含鎳(Ni)的形態，或者金屬化層包含銀(Ag)，且複合材層的金屬部包含金(Au)的形態等。更且，亦可為與上述各形態相反之組合的形態，可舉出例如金屬化層包含金(Au)，複合材層的金屬部包含銀(Ag)的形態。
又，前述鍍敷層係包含例如僅包含Ni鍍敷層，或者下層側的Ni鍍敷膜與上層側的Au鍍敷膜之2層的形態。
此外，前述金屬構件係包含例如在前述金屬化層上以焊接等接合的金屬框或於其上熔接的金屬蓋、導線接腳、放熱板等。
又，本發明中，前述複合材層係亦包含形成於前述基板本體的表面之整個表面的陶瓷基板(申請專利範圍2)。
據此，因為複合材層係形成於基板本體的表面之整個表面，所以除了前述效果(1)~(4)以外，與形成於該複合材層上面的金屬化層之形狀或其位置(場所)無關，而可抑制該金屬化層的剝離。結果，可確實密封在形成於由金屬化層與金屬框所包圍的表面之複合材層上面所安裝的電子零件，或者易於提供以規定的位置及姿態配設焊接在金屬化層上方的放熱板或導線接腳之陶瓷基板。
更且，本發明亦包含一種陶瓷基板，其中在前述基板本體的表面，俯視呈矩形的腔室在該表面的中央部側開口，且前述金屬化層與前述複合材層係形成於該腔室除外之上述基板本體的表面(申請專利範圍3)。
據此，因為在前述基板本體的表面，於該表面開口的腔室除外之該表面與金屬化層之間形成有前述複合材層，所以除了前述效果(1)、(4)以外，即使例如在配設於該複合材層上面之金屬化層焊接金屬框或放熱板等，亦可藉由該焊接時的加熱後之收縮應力，或者在上述金屬框的表面上熔接金屬製蓋板時的加熱後之收縮應力，而防止金屬化層剝離的情況。
尚且，腔室在表面開口的基板本體係為將俯視呈矩形框狀之上層側的陶瓷層與形成上述腔室的底面之平板狀下層側的陶瓷層之複數陶瓷層積層的形態。
又，亦可作成在前述基板本體的每一對表面上下對稱形成俯視呈矩形的腔室，且在各表面配設有複合材層與金屬化層之形態的陶瓷基板。
又，本發明亦包含一種陶瓷基板，其中在前述鍍敷層上經由焊材接合俯視呈矩形之金屬框(申請專利範圍4)。
據此，除了前述效果(1)、(3)、(4)以外，在前述金屬框的表面上縫熔接金屬製蓋板的周邊部時，由於該熔接後的收縮應力，而可防止於表面被覆前述鍍敷層的金屬化層之外周側從基板本體的陶瓷剝離之情況。因此，可確實從外部確實密封在基板本體的表面或該表面開口的腔室之底面所安裝的電子零件。
尚且，前述焊材係由例如Ag焊料(Ag-15wt%Cu)所構成。
又，前述金屬框係由例如42合金(Fe-42wt%Ni)、鐵鎳鉻合金(Fe-29wt%Ni-17wt%Co)、194合金(Cu-2.3wt%-0.03wt%P)等。
更且，本發明亦包含一種陶瓷基板，其中前述複合材層係包含3~20vol%金屬部且其他部分為陶瓷部及玻璃部(申請專利範圍5)。
據此，除了前述效果(1)~(4)以外，因為可確實防止在複合材層的表面被覆可導電之與前述相異的鍍敷層之情況，所以可防止意外短路或鍍敷所需要的成本之增大。
尚且，將金屬部的上限值設為20vol%係因為若該金屬部超越20vol%，則在複合材層電鍍用的電流會開始導電，而有在該複合材的表面形成多餘鍍敷層之虞。較佳的上限值為15vol%，更佳為10vol%。另外，將金屬部的下限值設為3vol%係因為若該金屬部未滿3vol%，則可能無法充分抑制金屬化層從構成基板本體的陶瓷剝離。
又，本發明亦包含一種陶瓷基板，其中前述複合材層係包含大於20~80vol%金屬部且其他部分為包含陶瓷部及玻璃部(申請專利範圍6)。
據此，除了前述效果(1)~(4)以外，亦可確實防止前述金屬化層從基板本體剝離的情況，同時在前述複合材層的表面可確實被覆無法導電之與前述相異的鍍敷層。
尚且，前述陶瓷部、金屬部及玻璃部係混合3者之平均粒徑皆相同，或者範圍近似的金屬粒子、陶瓷粉末、玻璃粉末等。
又，複合材層前述的金屬部若為20vol%以下，則與金屬化層的接合強度會過低，另外，若超過80vol%，則基板本體的陶瓷與該複合材層的接合強度會過低，且在該複合材層的表面可能不經意地形成可導電大小的鍍敷層，因此設成前述範圍。換言之，複合材層中的陶瓷部係為除了金屬部與玻璃部之範圍以外者，且可提升該陶瓷部與基板本體的陶瓷之接合強度。
更且，本發明係包含一種陶瓷基板，其中前述複合材層係為使前述陶瓷部、金屬部與玻璃部之混合比例相異的1層以上之部分複合材層積層者(申請專利範圍7)。
據此，可使陶瓷部、金屬部與玻璃部之混合比例相異的2層或3層部分複合材層形成基板本體的表面與金屬化層，例如，在基板本體的表面側可形成包含70vol%陶瓷粒子、27vol%金屬粉末與3vol%玻璃粒子的第1複合材層，而在金屬化層側可形成包含50vol%陶瓷粒子、45vol%金屬粉末與5vol%玻璃粒子的第2複合材層。結果，除了前述效果(1)、(3)、(4)以外，例如，可更容易逐步輕易緩和在前述金屬框上縫熔接金屬蓋時產生的電阻熱而生之熱應力。因此，可提供能夠穩定進行藉由金屬蓋之密封的陶瓷基板。
此外，本發明亦包含一種陶瓷基板，其中前述複合材層係形成在前述基板本體的表面之至少上述表面或背面的4角之角落部(申請專利範圍8)。
據此，除了前述效果(1)~(4)以外，例如，朝金屬框上熔接金屬蓋係藉由將把金屬蓋載置於該金屬框上的陶瓷基板固定在工作台上之後，使在該工作台上方相向的一對平行輥子電極沿著基板本體的表面之每一對平行邊轉動之縫熔接而進行。因此，沿著金屬蓋的四邊施行2次縫熔接時，在各熔接時的軌跡所交叉的四角之各角落部附近，電阻發熱會集中，因此，在該角落部附近的金屬化層之剝離相較各邊的中間部更容易產生。因此，藉由使前述複合材層至少在基板本體的表面之4角的角落部形成，而可利用最小限度的複合材層及製造步驟降低前述剝離，同時亦有助於該陶瓷基板的小型化。
尚且，前述角落部係指在俯視呈矩形框狀的基板本體之表面，至少由俯視下構成腔室且鄰接的一對內側面之延長線與在基板本體鄰接的一對外側面所包圍的矩形區域，但進一步亦可為包含此區域且包含沿著從該區域鄰接的2邊以直角延伸的一對延伸部之俯視下全體大致呈L字形狀的區域。
另外，按本發明之第1陶瓷基板的製造方法(申請專利範圍9)係為前述陶瓷基板的製造方法，其特徵為包含：在具有俯視呈矩形的一對表面之陶瓷生胚片的至少一個表面之整個表面，形成由陶瓷所構成部、金屬部與玻璃部的複合材層之步驟；在該複合材層上面形成金屬化層之步驟；及在該金屬化層的表面被覆鍍敷層的步驟。
據此，在前述生胚片的至少一個表面之整個表面形成複合材層，並在該複合材層上面形成金屬化層，且在該金屬化層的表面被覆鍍敷層，因而得到以下效果(5)~(8)。
(5)即使燒成具有前述金屬化層與複合材層的基板本體，在上述燒成後亦難以產生於金屬化層的表面包含於複合材層的玻璃成分會大致呈面狀析出之所謂的「玻璃浮起」。結果，可保持上述金屬化層與被覆於其表面的鍍敷層之密接強度，而輕易防止鍍敷剝離或鍍敷膨脹等不良情況。
(6)可抑制由前述金屬化層的印刷偏移而生之影響。
(7)在未形成有前述金屬化層之複合材層所露出的上面，不會不經意地形成可導電程度的鍍敷層。
(8)按以上(5)~(7)，例如，即使由於在前述金屬化層上方焊接金屬框、放熱板或者導線接腳等金屬構件時，或在前述金屬框上面縫熔接金屬製蓋板時所產生的加熱後之收縮應力，亦可確實且以低成本而高效率地提供一種上述金屬化層難以從基板本體的陶瓷剝離之陶瓷基板。
尚且，在前述鍍敷步驟之後，進行同時燒成前述生胚片、複合材層及金屬化層之步驟。
又，按本發明之第2陶瓷基板的製造方法(申請專利範圍10)係為前述陶瓷基板的製造方法，其特徵為包含：在具有俯視呈矩形的一對表面之上層側的陶瓷生胚片之前述表面的整個表面，形成由陶瓷所構成部、金 屬部與玻璃部的複合材層之步驟；在該複合材層上面形成金屬化層之步驟；沿著厚度方向沖切形成有該複合材層及金屬化層之上述上層側的陶瓷生胚片之中央側，並形成俯視呈矩形的貫通孔之步驟；在上述上層側的陶瓷生胚片之背面側，將堵塞上述貫通孔之平板狀的下層側之陶瓷生胚片積層的步驟；及藉由形成上述貫通孔的步驟而在俯視呈矩形之上述金屬化層的表面被覆鍍敷層的步驟。
據此，在上層側的陶瓷生胚片之表面，複合材層形成於整個表面且在該複合材層上面形成金屬化層之後，沿著厚度方向沖切上述生胚片的中央部側，因此，俯視呈矩形框狀的複合材層及金屬化層的位置偏移難以產生。因此，除了前述效果(5)~(8)以外，可在上述金屬化層的表面正確被覆所需的鍍敷層，同時在複合材層中向外部露出的兩側面，可防止被覆可導電的鍍敷層。因此，藉由上層側與下層側的前述生胚片彼此積層，可在腔室於中央部側開口的基板本體之俯視呈矩形框狀的表面之整個表面，確實提供配設有2層複合材層與金屬化層之陶瓷基板。
尚且，前述金屬化層除了在前述複合材層上面形成為整個表面，亦可作成沿著複合材層的周邊側形成為俯視呈矩形框狀。上述矩形框狀金屬化層的情況下，亦可形成為寬度狹窄的複合材層上面沿著該金屬化層的外周露出，或者亦可在前述沖切步驟，作成寬度狹窄的複合材層上面沿著金屬化層的內周露出。
又，亦可作成藉由在前述下層側的生胚片之兩面將沖切有前述貫通孔之上下一對前述上層側的生胚片個別積層，而使腔室在基板本體之每一對表面開口的形態之陶瓷基板。
更且，本發明亦包含一種第1陶瓷基板的製造方法，其中前述陶瓷生胚片係由使俯視下作為陶瓷基板的複數基板區域縱橫鄰接之製品區域及位於該製品區域的外周側之矩形框狀的耳部所構成，且前述金屬化層係沿著每一上述基板區域的前述複合材層之四邊而形成(申請專利範圍11)。
據此，除了前述效果(5)~(8)以外，亦可藉由採用多個之形態而高效率製造前述的陶瓷基板。
又，本發明亦包含一種第2陶瓷基板的製造方法，其中前述上層側及下層側的陶瓷生胚片係由使俯視下作為陶瓷基板的複數基板區域縱橫鄰接之製品區域及位於該製品區域的外周側之矩形框狀的耳部所構成，形成前述貫通孔的步驟係對形成有每一上述基板區域的前述複合材層及金屬化層之上述上層側的陶瓷生胚片之中央部側進行(申請專利範圍12)。
據此，除了前述效果(5)~(8)以外，亦可藉由採用多個之形態而高效率製造腔室在基板本體的表面開口之前述陶瓷基板。
此外，本發明亦包含一種陶瓷基板的製造方法，其中在前述各步驟之後，具有於前述鍍敷層上經由焊材接合俯視呈矩形框狀的金屬框之步驟(申請專利範圍13)。
據此，除了前述效果(5)~(7)以外，亦可得到一種陶瓷基板，其在被覆有形成於前述基板本體之至少一個的表面之複合材及前述鍍敷層的金屬化層之表面上，經由焊材而穩固接合金屬框。因此，沿著該金屬框上面縫熔接金屬製蓋板時，可確實提供由於收縮應力使金屬化層的外周側難以從基板本體的陶瓷剝離之陶瓷基板。
1、1a~1c、40、60‧‧‧陶瓷基板
2、2a、2b、42、62‧‧‧基板本體
3、43、63‧‧‧表面
3c‧‧‧角落部
4、44、64‧‧‧背面(表面)
6‧‧‧腔室
10、10x‧‧‧複合材層
10a~10c‧‧‧部分複合材層
10s‧‧‧陶瓷部
10m‧‧‧金屬部
10g‧‧‧玻璃部
10t‧‧‧複合材層的厚度
11‧‧‧上面
12‧‧‧金屬化層
12t‧‧‧金屬化層的厚度
14‧‧‧鍍敷層
16、56、76‧‧‧焊材
18‧‧‧金屬框(金屬構件)
20、25、28‧‧‧陶瓷生胚片
22‧‧‧基板區域
23、24、26‧‧‧生胚片的表面
34‧‧‧貫通孔
36‧‧‧製品區域
37‧‧‧耳部
52‧‧‧焊墊(金屬化層)
58‧‧‧導線接腳(金屬構件)
72‧‧‧導體層(金屬化層)
78‧‧‧放熱板(金屬構件)
第1圖為表示按本發明之一形態的陶瓷基板之俯視圖。
第2圖為沿著第1圖中之X-X線的箭頭之垂直剖面圖。
第3圖(A)為第2圖中的單點鏈線部分A之擴大剖面圖，(B)為(A)中單點鏈線部分B之示意擴大剖面圖。
第4圖為表示不同形態的陶瓷基板之俯視圖。
第5圖為沿著第4圖中之Y-Y線的箭頭之垂直剖面圖。
第6圖為第5圖中的單點鏈線部分A之擴大剖面圖。
第7圖為表示製造前述陶瓷基板之第1製造方法的一步驟之概略圖。
第8圖為表示接續第7圖的製造步驟之概略圖。
第9圖為表示接續第8圖的製造步驟之概略圖。
第10圖為表示接續第9圖的製造步驟之概略圖。
第11圖為表示第10圖的狀態之採用多個的概略之示意俯視圖。
第12圖為表示接續第10、11圖的製造步驟之概略圖。
第13圖為表示由以上各步驟而得之一形態的陶瓷基板之概略圖。
第14圖為表示製造前述陶瓷基板之第2製造方法的一步驟之概略圖。
第15圖為表示接續第14圖的製造步驟之概略圖。
第16圖為表示接續第15圖的製造步驟之概略圖。
第17圖為表示接續第16圖的製造步驟之概略圖。
第18圖為表示接續第17圖的製造步驟之概略圖。
第19圖為表示接續第18圖的製造步驟之概略圖。
第20圖為表示第19圖的狀態之採用多個的概略之示意俯視圖。
第21圖為表示接續第19、20圖的製造步驟之概略圖。
第22圖為表示由以上各步驟而得之不同形態的陶瓷基板之概略圖。
第23圖為表示第4~6圖、第20圖所示之陶瓷基板的應用形態之概略圖。
第24圖為表示前述複合材層之不同形態的前述同樣之擴大剖面圖。
第25圖為表示前述複合材層之進一步相異形態的陶瓷基板之俯視圖。
第26圖為表示進一步相異形態的陶瓷基板之垂直剖面圖。
第27圖為第22圖中單點鏈線部分Z之擴大剖面圖。
第28圖為表示相異形態的陶瓷基板之垂直剖面圖。
以下說明用於實施本發明的形態。
第1圖為表示按本發明之一形態的陶瓷基板1之俯視圖，第2圖為沿著第1圖中之X-X線的箭頭之垂直剖面圖，第3圖(A)為第2圖中的單點鏈線部分A之擴大剖面圖，(B)為(A)中單點鏈線部分B之示意擴大剖面圖。
陶瓷基板1係如第1圖、第2圖所示，具備：基板本體2，由氧化鋁(陶瓷)等所構成且具有俯視呈長方形(矩形)的表面3及背面(表面)4；複合材層10，形成於該基板本體2的表面3之整個表面；及金屬化層12，沿著該複合材層10上面11的周邊部側配設，且俯視呈矩形框狀。該金屬化層12的厚度係厚於複合材層10的厚度，且由將W、Mo或此等任一者作為主成分之合金所構成。又，在上述金屬化層12的上方，如第2圖、第3圖(A)所示，經由焊材16而接合俯視呈矩形框狀且垂直剖面為矩形的金屬框18。
更且，在由上述金屬化層12包圍的複合材層10上面11，形成有將W或Mo作為主成分的一對焊墊(電極)9，並與進一步安裝的水晶振動子等電子零件(未圖示)側之電極個別接續。
尚且，前述各焊墊9係與貫通基板本體2的未圖示通路導體接續，且該通路導體係接續於形成在基板本體2的背面4之背面電極(未圖示)。又，前述焊材16係由 例如Ag焊料所構成，前述金屬框18係由例如鐵鎳鉻合金或42合金所構成。
前述複合材10如第3圖(B)所示係包含：由氧化鋁等所構成的底座(base)之陶瓷部10s；及混合於該陶瓷部10s內且由W等所構成的金屬部(金屬粉末)10m及玻璃部(玻璃粒子)10g。不明確的邊界2v係位在上述陶瓷部10s與基板本體2的氧化鋁等之間。另外，金屬化層12係作成樹枝狀或錨狀並進入上述陶瓷部10s的內部。
前述複合材10係由3~20vol%金屬部10m且其他部分的陶瓷部10s及玻璃部10g所構成。因此，由於電流在複合材10的表面(上面11)與內部難以導電，所以藉由電解鍍敷以被覆下述的鍍敷層14時，在該複合材10的表面亦不會被覆可導電大小的鍍敷層。
尚且，金屬部10m的vol%(體積率)如第3圖(B)所示，係在複合材10之中畫出任意長度的線段(L)，並合計與該線段(L)交叉的每一金屬部10m之交叉的長度，再算出該合計值的長度相對上述線段(L)的比例，在任意30處所進行上述操作後，將藉此而得的30個上述比例之平均值作為金屬部10m的vol%。
又，構成前述基板本體2的陶瓷之熱膨脹係數為約7.5×10-6 /℃，金屬化層12之熱膨脹係數為約5.3×10-6 /℃，複合材層10之熱膨脹係數為約6.4×10-6 /℃。
在此，前述複合材層10之金屬部10m的體積率與施行電解金屬鍍敷時附著於該複合材層10的表面之鍍敷層的附著程度之關係如表1所示。
如表1所示，金屬部10m的體積率為50~40vol%時，在複合材層10的表面會廣泛附著鍍敷層，為20vol%時，雖然在複合材層10的表面會局部且極少地附著鍍敷層，但並未達到可導電之量的形態，而在10vol%以下時，完全不會附著鍍敷層。
尚且，使用測試器以同樣的條件研究前述複合材層10之金屬部10m的體積率與電阻的關係。結果，因為金屬部10m的體積率為50~30vol%時，電阻為2~3Ω/cm，金屬部10m的體積率為20vol%時，電阻為12~13Ω/cm，金屬部10m的體積率為10vol%以下時，電阻為1.0~1.2×1012 Ω/cm，所以可證實前述表1的鍍敷層之附著程度的傾向。
根據以上結果，可判明為了防止在複合材層10的表面附著多餘鍍敷層，而必須將金屬部10m的含量設為3~20vol%。
又，如第3圖(A)所示，在金屬化層12的表面(上面與內、外兩側面)被覆有包含Ni鍍敷膜的鍍敷層14。尚且，該鍍敷層14亦可為包含在上述Ni鍍敷膜的上層側進一步被覆Au鍍敷膜之上下2層的形態。
更且，進一步在前述一對焊墊9上安裝電子零件後，為了從外部密封該電子零件，如第3圖(A)所示，在金屬框18上面，將俯視呈長方形且與該金屬框18的外形大致相似形狀的蓋板32之周邊部以縫熔接進行接合。該蓋板32係由例如鐵鎳鉻合金(金屬)所構成且藉由在相向的每一對邊上使一對滾輪形狀的電極(未圖示)個別轉動而縫熔接在上述金屬框18的上面。
若按以上陶瓷基板1，則同時具有：複合材層10，形成於由氧化鋁等所構成的基板本體2之表面3的整個表面，且由陶瓷所構成部10s、金屬部10m與玻璃部10g；金屬化層12，在該複合材層10上面11以厚於該複合材層10的方式形成，且在表面形成有鍍敷層14。結果，即使燒成具有複合材層10與金屬化層12的基板本體2，亦可不產生複合材層10內的玻璃成分在金屬化層12的表面析出之所謂的「玻璃浮起」，而防止鍍敷剝離等不良情況。
因此，舉例而言，即使接受在金屬化層12上方經由焊材16焊接金屬框18時，或在該金屬框18上面縫熔接金屬製蓋板32時產生的加熱後之蓋板32或金屬框18的收縮應力，上述金屬化層12亦難以從基板本體2的陶瓷剝離。
更且，為了使複合材層10形成於基板本體2的表面3之整個表面，而在製造時於複合材層10上面11確實設有金屬化層12，因此可確實抑制該金屬化層12的基板本體2從陶瓷剝離。
因此，可確實從外部密封安裝於由金屬化層12及金屬框18所包圍的複合材層10上面11的電子零件。
尚且，亦可為將在表面具有前述複合材層10、鍍敷層14的金屬化層12、焊材16及金屬框18上下對稱配置於平板狀基板本體2的背面4側之形態的陶瓷基板。
第4圖為表示按本發明之不同形態的陶瓷基板1a之俯視圖，第5圖為沿著第4圖中之Y-Y線的箭頭之垂直剖面圖，第6圖為第5圖中的單點鏈線部分A之擴大圖。
上述陶瓷基板1a如第4圖~第6圖所示，係具備：全體為箱形的基板本體2a，具有由前述同樣的陶瓷所構成且具有俯視呈矩形(外形)的表面3及背面4；前述同樣的複合材層10，在該基板本體2a形成為與俯視呈矩形框狀的表面3相同的形狀；及前述同樣的金屬化層12，配設於該複合材層10上面11之整個表面。上述基板本體2a如第5圖所示，係將平板狀下層側的陶瓷層2u與俯視呈矩形框狀之上層側的陶瓷層5一體積層，且俯視呈矩形的腔室6在該基板本體2a的中央部側開口。
前述腔室6如第4圖、第5圖所示，係包含俯視呈長方形的底面7與從該底面7的四邊之每一邊向表面3側垂直豎立設置的4個側面8，且在上述底面7形成有前述同樣的一對焊墊9。
更且，如第5圖、第6圖所示，在表面被覆有前述同樣的鍍敷層14之金屬化層12上方，經由前述同樣的焊材16而接合前述同樣的金屬框18。在該金屬框18上 面，進一步在腔室6內安裝接續於前述一對焊墊9的電子零件後，藉由縫熔接前述同樣的蓋板32，而密封包含前述電子零件的腔室6。
尚且，第6圖中的單點鏈線部分B係為包含與前述第3圖(B)所示同樣的陶瓷部10s、金屬部10m與玻璃部10g的複合材層10。
即使按以上陶瓷基板1a，腔室6在前述基板本體2a的矩形框狀表面3亦開口，但因為在該表面3上形成有包含表面的鍍敷層14之前述複合材層10，所以可得到前述同樣的效果。又，在配設於複合材層10上面11之金屬化層12上方經由焊材16焊接金屬框18時，由於該焊接時的加熱後之收縮應力，進一步，可藉由在上述金屬框18上面縫熔接金屬製蓋板32時的加熱後之收縮應力，而防止金屬化層12的外周側從基板本體2a之陶瓷剝離的情況。
而且，如後述第2陶瓷基板的製造方法所示，進一步在作為上層側的陶瓷層5之陶瓷生胚片的表面之整個表面形成複合材層10與金屬化層12後，在中央部側利用沖切加工形成用於形成前述腔室6的貫通孔，因此複合材層10與金屬噴敷12完全無位置偏移。
尚且，亦可為在平板狀陶瓷層2u之背面4側，使矩形框形狀的陶瓷層5進一步積層，並在該陶瓷層5的矩形框狀表面3，將包含前述同樣的複合材層10及鍍敷層14之金屬化層12、焊材16及金屬框18以前述同樣上下對稱的方式配置，且一併設置腔室6的形態。
在此，說明用於得到前述陶瓷基板1的第1陶瓷基板之製造方法。
預先分別按所需量混合氧化鋁粉末、黏著劑樹脂及溶劑等並作成陶瓷漿，再以刮漿刀法使該陶瓷漿成形為板狀，且如第7圖所示，製作採用多個用的陶瓷生胚片(以下僅稱為生胚片)20。
該生胚片20如第7圖所示，係具有表面23及背面24，並由設定成俯視呈格子框狀的假想邊界面21劃分，且進一步由俯視時縱橫鄰接地具有形成前述基板本體2之複數基板區域22的製品區域，及包圍該製品區域的外周之俯視呈矩形框狀的耳部(未圖示)所構成。
首先，如第8圖所示，在生胚片20的表面23之整個表面，使用網版印刷(未圖示)形成包含前述陶瓷部10s與金屬部10m及玻璃部10g之糊狀且金屬部10m為20vol%以下之複合材10。尚且，在上述狀態，於每一基板區域22的規定位置形成直徑比較小的貫通孔(未圖示)，在該貫通孔填充包含W粉末或Mo粉末的導電糊，並形成通路導體(未圖示)。
接著，如第9圖所示，在前述複合材10上面11，以作成俯視呈格子狀的圖案且厚度厚於前述複合材層10的厚度之方式，藉由網版印刷形成沿著個各個基板區域22的四邊且俯視呈矩形框狀之包含W粉末(或Mo粉末)的糊狀金屬化層12。同時在每一基板區域22的中央部側上面11，形成與上述同樣糊狀的一對焊墊9。
尚且，在生胚片20的背面24之每一基板區域22，對前述同樣的導電糊進行網版印刷，且形成經由前述通路導體與上述金屬化層12及焊墊9接續的複數背面電極(未圖示)。
接著，如第10圖所示，沿著生胚片20的背面24之邊界面21，且沿著厚度方向插入刀具(未圖示)，並將剖面大致呈逆V字形狀的分割槽29形成為俯視呈格子狀。
第11圖為表示在第10圖所示的狀態中的前述生胚片20之俯視圖，且進一步表示採用多個用的陶瓷基板集合體35，其表示將作為陶瓷基板1的複數基板區域22縱橫鄰接之製品區域36以及位於其外周側的矩形框狀之耳部37。
更且，將形成有複合材10、金屬化層12、分割槽29等的生胚片20與上述金屬化層12等同時燒成。結果，該生胚片20成為陶瓷層20。此時，在金屬化層12的表面並未產生複合材層10中的玻璃成分之析出(所謂的玻璃浮起)。
接著，在使電極棒(皆未圖示)接觸在前述陶瓷層20的耳部37預先穿孔的貫通孔內露出的每一前述鍍敷電極之狀態，將該陶瓷層20浸漬於電解鍍敷槽內，並施行電解Ni鍍敷。結果，在每一基板區域22燒成的前述金屬化層12、一對焊墊9及背面電極的表面(露出面)會被覆前述同樣的鍍敷層14(未圖示)。此時，在複合材10之中露出的上面11，大致未被覆該鍍敷層14。尚且，在形成於上述陶瓷層20之耳部37的複合材層10上面11，亦大致未被覆上述鍍敷層14。
更且，將前述鍍敷步驟後的陶瓷層20沿著每一前述分割槽29進行剪斷加工。結果，如第12圖所示，可得到多個基板本體2，其具有：複合材層10，形成於表面3的整個表面；金屬化層12，位在沿著該複合材層10上面11之周邊部側；及一對焊墊9等，該焊墊位在由該金屬化層12包圍的上面11之中央部側。
最後，如第13圖所示，可藉由在具有表面3及背面4的每一基板本體2之金屬化層12上方經由焊材16使用焊接接合金屬框18，而得到複數陶瓷基板1。
尚且，在前述實施形態係對陶瓷層20進行剪斷加工後再焊接金屬框18，但亦可變更為將此等步驟的順序反轉的形態。
又，亦可作成將前述金屬框18焊接於金屬化層12上方後，對於金屬化層12、焊材16及金屬框18的表面(露出面)，進一步執行按順序施行Ni鍍敷及Au鍍敷的步驟。
若按為了得到以上陶瓷基板1的第1製造方法，則因為在生胚片20的表面23之整個表面形成有複合材層10，且在該複合材層10的每一基板區域22上面11，金屬化層12形成為矩形框狀，更且，在該金屬化層12的表面被覆有鍍敷層14，所以不會產生鍍敷層14的鍍敷剝離等，而且可抑制由於金屬化層12之印刷偏移而生之影響。更且，在未形成金屬化層12或焊墊9之複合材層10所露出的上面11，並不會不經意地形成可導電之量的其他鍍敷層。
因此，即使由於在上述金屬化層12上方焊接金屬框18時，或進一步在該金屬框18上面縫熔接金屬製蓋板32時產生的加熱後之收縮應力，仍然可確實且高效率地提供上述金屬化層12難以從基板本體2的陶瓷剝離之複數陶瓷基板1。而且，在複合材層10上面11，因為大致未被覆鍍敷層14，所以能夠以低成本製造。
尚且，亦可使前述生胚片20成為將上層側與下層側的上下2層生胚片積層之形態，且在此等之間形成規定圖案的配線層，並使該配線層成為可與耳部的鍍敷電極電性導通之形態。
接著，說明用於得到前述陶瓷基板1a的第2陶瓷基板之製造方法。
預先按前述同樣的方法，製作第14圖所示的上層側之生胚片25與後述的下層側之生胚片28。
上層側的生胚片25如第14圖所示，係具有表面23及背面26，並由設定成俯視呈格子框狀的假想邊界面21劃分，且進一步由俯視時縱橫鄰接地具有形成前述基板本體2之複數基板區域22的製品區域，及包圍該製品區域之外周的耳部(未圖示)所構成。
首先，如第15圖所示，在生胚片25的表面23之整個表面，以前述同樣方式形成前述同樣的複合材10。於上述狀態，在每一基板區域22的周邊側之規定位置穿設貫通孔，且在其內側形成通路導體(未圖示)。
接著，如第16圖所示，在前述複合材10上面11之整個表面，以前述同樣的方法形成厚度厚於複合 材層10的厚度之前述同樣的金屬化層12。此時，該金屬化層12係與前述通路導體接續。
接著，對於上層側的生胚片25之每個基板區域22的中央部側，進行一併使用俯視呈矩形之沖床與模具的沖切加工。結果，如第17圖所示，上層側的生胚片25係在每一基板區域22的中央部側形成有貫通表面23與背面26之間的俯視呈矩形之貫通孔34，且成形為俯視呈格子框狀的生胚片5。
更且，如第18圖所示，在上層側的生胚片5之背面26側，藉由將具有表面27及背面24之平板狀且預先在表面27的規定位置形成有糊狀焊墊9的下層側之生胚片28以彼此的邊界面21互相連續的方式積層，而閉塞上述貫通孔34的底面側。結果，在生胚片5的內側及生胚片28的上側，形成有包含作為表面27的一部分之底面27與四邊的側面8之腔室6。
尚且，在下層側的生胚片28之背面24，預先在每一基板區域22形成有背面電極(未圖示)，且該背面電極經由貫通該生胚片28的通路導體(未圖示)而與上述焊墊9接續，且經由其他通路導體(未圖示)而與設於上層側的生胚片25之前述通路導體連接。即，金屬化層12與各焊墊9係經由背面電極及各通路導體而可彼此導通。
接著，如第19圖所示，沿著下層側之生胚片28的背面24之邊界面21，且沿著厚度方向插入刀具(未圖示)，並將剖面大致呈逆V字形狀的分割槽30形成為俯視呈格子狀。
尚且，第20圖為表示在第19圖所示的狀態中的前述生胚片5、28之俯視圖，且進一步表示採用多個用的陶瓷基板集合體38，其表示將形成陶瓷基板1a的複數基板區域22縱橫鄰接之製品區域36以及位於其外周側的矩形框狀之耳部37。
更且，將形成有前述複合材10、金屬化層12、分割槽30等的生胚片5、28之積層體與金屬化層12等同時燒成。
結果，該生胚片5、28成為多層陶瓷層5、28。又，上述燒成後，在金屬化層12的表面，並未產生複合材層10中的玻璃成分之析出(所謂的玻璃浮起)。
更且，在使電極棒(皆未圖示)插入並接觸在上述多層陶瓷層5、28的前述耳部37預先以前述同樣方式所形成的每一複數貫通孔內露出的前述鍍敷電極之狀態，將該多層陶瓷層5、28浸漬於電解鍍敷槽內，並施行電解Ni鍍敷。結果，在每一基板區域22燒成的前述金屬化層12、腔室6內的一對焊墊9及背面電極的表面(露出面)會被覆前述同樣的鍍敷層14(未圖示)。此時，在複合材層10所露出的兩側面，皆完全未附著鍍敷層14。
而且，對上述鍍敷步驟後的多層陶瓷層5、28沿著每一前述分割槽30進行剪斷加工。結果，如第21圖所示，可得到具有形成於矩形框狀的表面3之整個表面的複合材層10、位在該複合材層10上面11之整個表面的矩形框狀金屬化層12及位於腔室6底面7的一對焊墊9等，且具有表面3及背面4的複數基板本體2a。
最後，如第22圖所示，可藉由在具有表面3及背面4之每一基板本體2a的金屬化層12上方經由焊材16焊接並接合金屬框18，而得到複數陶瓷基板1a。
若按用於得到以上陶瓷基板1a的第2製造方法，則複合材層10與厚於此的金屬化層12可在上層側的陶瓷生胚片25之表面23按順序形成於整個表面，因此除了前述同樣的效果以外，在沿著厚度方向對上述生胚片25的中央部側進行沖切加工後，剩下的俯視呈矩形框狀之複合材層10與金屬化層12不產生位置偏移。因此，可在該金屬化層12的表面確實被覆需要的鍍敷層14，且可防止在複合材層10中向外部露出的兩側面被覆可導電的多餘鍍敷層。
因此，可藉由使上層側與下層側的前述生胚片5、28彼此積層且燒成，而確實製造複數陶瓷基板1a，其係於腔室6在中央部側開口的基板本體2a之俯視呈矩形框狀的表面3之整個表面配設2層複合材層10與金屬化層12。
第23圖為表示作為前述陶瓷基板1a的應用形態之陶瓷基板1b的垂直剖面圖。
上述陶瓷基板1b如第23圖所示，係具備：全體為箱形的基板本體2a，具有包含前述同樣的陶瓷且俯視呈矩形(外形)的表面3及背面4；前述同樣的複合材層10，形成在該基板本體2b的俯視呈矩形框狀的表面3之整個表面；及前述同樣的金屬化層12，形成在該複合材層10的上面11之整個表面且厚度厚於複合材層10。在該金 屬化層12的表面亦被覆有前述同樣的鍍敷層14。又，在金屬化層12的上方，以前述同樣方式經由焊材16而接合金屬框18。
前述基板本體2b如第23圖所示，係為將平板狀之下層側的陶瓷層2u與俯視呈矩形框狀的中層及上層側之陶瓷層5u、5一體積層者。在該基板本體2b的中央部側，俯視呈矩形的腔室6開口，同時該腔室6係包含：底面7，由陶瓷層2u的表面所構成；四邊的側面8，形成於陶瓷層5u、5。
如第23圖中的左側所示，比較薄質的中層之陶瓷層5u係全體為平板狀且圖示中一併設有前後一對段部5b，在每一該段部5b上面，分別形成有前述同樣的焊墊9。
若按以上的陶瓷基板1b，則可得到與前述陶瓷基板1、1a同樣的效果，同時易於安裝沿著垂直方向振動的水晶振動子。尚且，該陶瓷基板1b可藉由與前述陶瓷基板1a同樣的第2製造方法製造。
第24圖係為與包含相異形態的複合材層10x之前述第2圖同樣的剖面圖。
如第24圖所示，複合材層10x係包含鄰接於金屬化層12的正下方之第1部分複合材層10a、基板本體2a(2b)的表面3側之第3部分複合材層10c及此等之間所夾的第2部分複合材層10b之3層，在彼等表面被覆有前述同樣的鍍敷層14。
上述第1~第3部分複合材層10a~10c全體的厚度10t係以薄於金屬化層12的厚度12t之方式積層。例如，以上述第1部分複合材層10a設成陶瓷部10s與金屬部10m及玻璃10g之混合比例為30vol%：70vol%；第2部分複合材層10b設成陶瓷部10s與金屬部10m及玻璃部10g之混合比例為50vol%：50vol%；及第3部分複合材層10c設成陶瓷部10s與金屬部10m及玻璃部10g之混合比例為70vol%：30vol%的方式，逐步地使應混合的比例變化。
藉由使用包含前述第1、第2及第3部分複合材層10a~10c的複合材層10x，除了前述同樣的效果以外，在金屬化層12上經由焊材16而在金屬框18上對於金屬蓋32，利用轉動的輥子電極19對該金屬蓋32上面之周邊部進行前述縫熔接時，可確實緩和伴隨電阻發熱的熱膨脹後之冷卻時的熱收縮而生之應力。結果，可進一步確實防止金屬化層12從基板本體2的表面3剝離，同時可保證密封於腔室6內的電子零件正確運作。
尚且，上述複合材層10x亦可為將第1、第2及第3部分複合材層10a、10b、10c中任1層以上積層之形態。
又，如第16圖所示，前述焊材16係在內周側具有傾斜面16a且在外周側具有向下傾斜的凹陷R面16b。
第25圖係表示具有相異形態的複合材層10之陶瓷基板1c的俯視圖。
上述陶瓷基板1c係具備與前述陶瓷基板1同樣的基板本體2，以及表面被覆有鍍敷層14的金屬化層12、焊材16及金屬框18，並如第25圖所示，係使前述同樣的 複合材層10僅形成於基板本體2的表面3之四角的角落部3C。
如前述，藉由縫熔接在金屬框18上熔接金屬蓋32的周邊部之步驟，係藉由在未圖示的工作台上固定陶瓷基板1c與金屬蓋32且在金屬蓋32上使一對輥子電極19轉動，而例如沿著平行之一對長邊進行第1次縫熔接後，沿著剩下的一對短邊施行第2次縫熔接。此時，在基板本體2的表面3，受到伴隨由於長邊與短邊之2次的縫熔接之電阻發熱的熱收縮而生之應力的影響，位於四角的角落部3C之金屬化層12剝離的可能性提高。
因此，如第25圖所示，藉由僅在俯視下鄰接的長邊與短邊交叉之基板本體2的表面3之各角落部3C形成前述複合材層10的陶瓷基板1c，而可達到與前述陶瓷封裝1同樣的效果。
尚且，如第25圖中的左側之各角落部3C所示，除了將複合材層10設成在俯視呈大致正方形(矩形)以外，亦可如第25圖中的右側之各角落部3C所示，將複合材層10設成在俯視呈大致正方形且在各角部附加R的形態，或是施行截角的形態。又，上述各複合材層10亦可為使前述第1、第2及第3部分複合材層10a、10b、10c的3層或任2層積層之形態。
實施例
以下說明本發明的前述陶瓷基板1之具體實施例。
預先在主成分包含氧化鋁的基板本體2之表面形成厚度約12μm的金屬化層12，更且，在該金屬化層10的表面被覆Ni鍍敷層14後，燒成並準備10個比較例的基板本體2。
對於具有與上述同樣大小且包含與上述同樣主成分的氧化鋁之10個基板本體2的表面3，將厚度約10μm的複合材層10與厚度約12μm的金屬化層12按順序積層，且在上述金屬化層10的表面被覆Ni鍍敷層14。接著，同時燒成此等，並製作10個實施例的基板本體2。尚且，在實施例的上述複合材層10，氧化鋁粒子(陶瓷部)10s、W粉末(金屬部)10m與玻璃部(玻璃粒子)10g的體積比為45：50：5。
另外，在比較例的各基板本體2及實施例的各基板本體2之每一金屬化層12上，藉由焊接等分別接合包含相同組成及大小的Ag焊料16及包含相同鐵鎳鉻合金且包含相同大小的金屬框18。
更且，在由上述而得的實施例及比較例之每一陶瓷基板(1)的金屬框18上，載置包含相同鐵鎳鉻合金及大小的金屬蓋32，並將各例的每一陶瓷基板(1)按順序固定在工作台上後，藉由在各金屬蓋32沿著平行的二邊使前述一對輥子電極19轉動，而在縱橫方向按照相同熔接條件進行2次縫熔接。
而且，藉由從外部目視各例的陶瓷基板(1)，而觀察各金屬化層12是否從基板本體2的表面3產生一部分剝離，其結果如表2所示。
若按表2，實施例的10個陶瓷基板1皆未觀察到金屬化層12剝離。另外，在比較例的陶瓷基板，10個中有3個確認到金屬化層12剝離。
就上述結果，在實施例中，因為於基板本體2的表面3與金屬化層12之間，氧化鋁粒子(陶瓷部)10s、W粉末(金屬部)10m與玻璃粒子(玻璃部)10g以45：50：5的體積比混合的複合材層10形成為厚於上述金屬化層12，所以被覆於該金屬化層12的表面之鍍敷層14並未產生玻璃浮起導致的鍍敷剝離等不良情況。結果，可推測縫熔接前述金屬蓋32時所產生的電阻熱而生之應力受到緩和。
另外，就比較例中的3個，可推測因為缺乏前述複合材層10，所以金屬化層12由於上述應力而從基板本體2的表面3剝離。按照以上實施例，可驗證本發明的優越性。
接著，說明本發明的前述陶瓷基板1之具體實施例。
預先將主成分包含氧化鋁的基板本體2、在其表面3的整個表面厚度約10μm的複合材層10以及沿著其四邊厚度約13μm且相同寬度的金屬化層12進行積層，且在 該金屬化層12的表面被覆相同厚度的Ni鍍敷膜(鍍敷層)14後，製作同時燒成此等之成為實施例及比較例的基板本體2合計90個。
就上述複合材層10的組成，W粉末(金屬部)10m、氧化鋁粒子(陶瓷部)10s及玻璃成分(玻璃部)10g的體積率(vol%)如表3所示，使上述W粉末的體積率在14~85vol%的範圍內9階段變化，並在各階段分別準備10個陶瓷基板1。
接著，在上述金屬化層12上面，經由包含相同組成及大小的Ag焊料(焊材)16，利用焊接分別接合包含相同鐵鎳鉻合金且相同大小的金屬框18。
更且，在由上述而得的各例陶瓷基板(1)的90個金屬框18上，載置包含相同鐵鎳鉻合金及大小的金屬蓋32，並將各例的每一陶瓷基板(1)按順序固定在工作台上後，藉由在各金屬蓋32沿著平行的二邊使前述一對輥子電極19轉動，而在縱橫方向按照相同熔接條件進行2次縫熔接。
而且，藉由將各例的陶瓷基板(1)之金屬框18以相同力(N)且相同方向牽引，而量測金屬化層12及複合材層10從基板本體2的表面3剝離時的牽引強度，各例每10個的平均值如表3所示。結果，相對在複合材層10之金屬部10m的體積率為80~20.5vol%的範圍之實施例的陶瓷基板1，金屬框18的牽引強度皆為9.8N，在金屬部10m的體積率為85vol%或20、14vol%的比較例之各陶瓷基板1，則為7.8N，低於上述實施例的牽引強度。
因此，若按包含於前述複合材層10的金屬部10m之體積率為大於20~80vol%之實施例的陶瓷基板1，則可判明由於前述複合材層1，其金屬化層12具有充分強度。
第26圖為表示進一步相異形態的陶瓷基板40的概略之垂直剖面圖，第27圖為第26圖中單點鏈線部分Z之擴大圖。
上述陶瓷基板40如第26、27圖所示，係使前述同樣的陶瓷層44、45積層而成，其具備：基板本體42，具有俯視呈矩形(正方形或長方形)的表面43及背面44；前述同樣的複合材層10，形成於該基板本體42的背面(表面)44之整個表面；及複數焊墊(金屬化層)52，形成於該複合材層10的下面(上面)11之規定的位置。在複合材層10的下面11，被覆有前述同樣的鍍敷層14。又，上述焊墊52的厚度係厚於複合材層10的厚度。
前述基板本體42的陶瓷層44、45間，形成有規定圖案的配線層46，該配線層46係與貫通陶瓷層44、45 的通路導體47、48個別接續。又，下層側的通路導體48亦貫通複合材層10，且與上述焊墊52個別接續。更且，在基板本體42的表面43之中央部側，形成有複數電極49，該電極49係與上層側的通路導體47接續，且與在表面43上進一步安裝的半導體元件等電子零件50連接。
尚且，前述配線層46、通路導體47、48、電極49及焊墊52係由W或Mo等所構成。
如第26、27圖所示，在形成於複合材層10下面11之每一焊墊52的表面，被覆有按Ni及Au鍍敷膜順序的鍍敷層54，經由該鍍敷層54及前述同樣的焊材56，而接合垂直姿態的導線接腳(金屬構件)58之頭部59。該導線接腳58係由例如194合金等Cu合金所構成。
尚且，上述陶瓷基板40亦可按照前述製造方法製造。
若按以上陶瓷基板40，則包含前述陶瓷部10s與金屬部10m及玻璃部10g且薄於焊墊52的厚度之複合材層10夾於下層側的陶瓷層45與複數焊墊52之間。結果，燒成後被覆於焊墊52的表面之鍍敷層54不會產生鍍敷剝離等不良情況。又，在各焊墊52的下方，經由焊材56焊接導線接腳58的頭部59時，即使受到各焊墊52伴隨冷卻而生的收縮應力，亦可確實防止該焊墊52從位於正上方附近的陶瓷層45剝離的情況。
更且，即使導線接腳58沿著徑方向受到外力，前述焊墊52亦難以不經意地從陶瓷層45剝離。因此，在具 有可與導線接腳58連接的安裝部之印刷基板等母板，可確保良好的電性導通，同時高精度地安裝。
第28圖為表示相異形態之陶瓷基板60的概略之垂直剖面圖。
上述陶瓷基板60如第28圖所示，係具備：基板本體62，具有包含前述同樣的陶瓷且俯視呈矩形的表面63及背面64；前述同樣的複合材層10，形成於該基板本體62的背面(表面)64之整個表面；導體層(金屬化層)72，比較寬廣地形成於該複合材層10下面(上面)11之中央部側，厚度厚於上述複合材層10的厚度且俯視呈圓形。
在前述基板本體62，貫通其表面63與背面64之間及複合材層10的直徑較大之貫通孔(通孔)65內形成有放熱用的通路導體(導熱通路)66，該通路導體66係與前述導體層72連接。在該導體層72的表面(底面及周面)，被覆有前述同樣的鍍敷層54，且經由該鍍敷層54及前述同樣的焊材76，而焊接俯視呈圓形的放熱板(金屬構件)78。
又，如第28圖所示，在前述基板本體62的表面63露出的通路導體66上面68，進一步安裝有發熱量較大的LED等發光元件70或電源半導體元件等電子零件。
尚且，前述通路導體66及導體層72係由W或Mo所構成，且前述放熱板78係由例如Cu合金或鋁合金等所構成。又，在前述基板本體62的表面63之通路導體66上面68之周邊部，形成有經由上述發光元件70與電線而導通的未圖示電極。
上述陶瓷基板60亦可按照前述製造方法製造。
若按以上陶瓷基板60，則因為前述同樣的複合材層10夾於基板本體62與導體層72之間，所以燒成後被覆於導體層72的表面之鍍敷層14不產生鍍敷剝離等不良情況。又，在導體層72經由焊材76焊接放熱板78時，即使導體層72受到伴隨冷卻而生的收縮應力，亦可確實防止該導體層72從位於其周邊附近的基板本體62之陶瓷剝離的情況。更且，放熱板78在放熱時膨脹及收縮之際，導體層72亦難以從基板本體62的陶瓷剝離。
因此，可將安裝於基板本體62的表面63側之LED等發光元件70所發出的熱，經由通路導體66、導體層72、鋼材76及放熱板78向外部有效放出。
尚且，前述貫通孔65、通路導體66、導體層72及放熱板78亦可為俯視呈矩形、矩形形狀或五角形以上的多角形。
本發明並未限定以上所說明之各形態。
例如，構成前述基板本體的陶瓷亦可為氧化鋁以外的高温燒成陶瓷或玻璃-陶瓷等低温燒成陶瓷。
又，前述陶瓷基板1的基板本體2亦可為對複數陶瓷層積層的形態，並在該陶瓷層彼此之間，以規定圖案形成用於前述製造方法的前述鍍敷步驟之配線層。
更且，前述陶瓷基板1a、1b(1c)的基板本體2a、2b之下層側的陶瓷層2u亦可以上述同樣的方式設為上下2層陶瓷層。
又，前述基板本體2等的表面3及背面4等亦可設為俯視呈正方形，或者設為在該正方形或前述長方形的各角落具有以圓弧形狀凹陷的凹槽之形態且沿著該凹槽的內壁面設有導體層之形態。
更且，前述金屬化層12、焊墊9、52、導體層72等導體在前述基板本體2等包含玻璃-陶瓷等低温燒成陶瓷時，適用主成分為由Ag或Cu等所夠成之金屬或合金。
又，前述陶瓷基板40在基板本體42的表面43之整個表面亦可進一步形成複合材層10，且在配設於該複合材層10上面11之周邊部側的前述焊墊(金屬化層)52上方，經由焊材56以垂直姿態接合前述導線接腳58。
此外，前述第1及第2陶瓷基板的製造方法並不限於前述採用多個的形態，亦可用於製造個別陶瓷基板時。
產業上的可利用性
若按本發明，則可確實提供一種陶瓷基板，其具備：基板本體的表面，由陶瓷所構成且安裝有電子零件等；及複合材層與金屬化層，配設於該表面，且即使在燒成後被覆於該金屬化層的表面之鍍敷層亦不剝離等，同時在焊接於上述金屬化層上的金屬框(金屬構件)上熔接金屬蓋等時，由於源自該熔接熱的金屬蓋之收縮應力，上述金屬化層不從基板本體剝離，且該金屬化層與上述焊材穩固密接。
2‧‧‧基板本體
2v‧‧‧不明確的邊界
3‧‧‧表面
10‧‧‧複合材層
10s‧‧‧陶瓷部
10m‧‧‧金屬部
10g‧‧‧玻璃部
11‧‧‧上面
12‧‧‧金屬化層
14‧‧‧鍍敷層
16‧‧‧焊材
18‧‧‧金屬框
32‧‧‧蓋板
B‧‧‧單點鏈線部分

Claims (13)

  1. 一種陶瓷基板，其特徵為具備：基板本體，由陶瓷所構成且具有俯視呈矩形的一對表面；及金屬化層，形成於上述基板本體的至少一個表面且用於安裝金屬構件；在上述基板本體的表面與金屬化層之間配設有混合以下項目而成的複合材層：陶瓷部；金屬部，包含與構成上述金屬化層之金屬同種的金屬、或者與構成上述金屬化層之金屬形成全率固溶體的金屬；及玻璃部，上述複合材層的厚度薄於上述金屬化層的厚度，且在上述金屬化層的表面被覆有鍍敷層。
  2. 如申請專利範圍第1項之陶瓷基板，其中前述複合材層係形成於前述基板本體的表面之整個表面。
  3. 如申請專利範圍第1項之陶瓷基板，其中在前述基板本體的表面，俯視呈矩形的腔室在該表面的中央部側開口，且前述金屬化層與前述複合材層形成於該腔室除外之上述基板本體的表面。
  4. 如申請專利範圍第1項的陶瓷基板，其中在前述鍍敷層上，經由焊材接合俯視呈矩形的金屬框。
  5. 如申請專利範圍第2項之陶瓷基板，其中前述複合材層係包含3~20vol%的金屬部，且其他部分由陶瓷部及玻璃部所構成。
  6. 如申請專利範圍第3項之陶瓷基板，其中前述複合材 層係包含大於20~80vol%的金屬部，且其他部分由陶瓷部及玻璃部所構成。
  7. 如申請專利範圍第1項的陶瓷基板，其中前述複合材層係為使前述陶瓷部、金屬部與玻璃部之混合比例相異的1層以上之部分複合材層積層而成。
  8. 如申請專利範圍第1至7項中任一項的陶瓷基板，其中前述複合材層係在前述基板本體的表面形成於至少上述表面或背面的4角之角落部。
  9. 一種陶瓷基板的製造方法，其係如申請專利範圍第1至8項中任一項的陶瓷基板之製造方法，其特徵為包含：在具有俯視呈矩形的一對表面之陶瓷生胚片的至少一個表面之整個表面，形成由陶瓷部、金屬部與玻璃部所構成的複合材層之步驟；在上述複合材層的上面形成金屬化層之步驟；及在上述金屬化層的表面被覆鍍敷層的步驟。
  10. 一種陶瓷基板的製造方法，其係如申請專利範圍第3至8項中任一項的陶瓷基板之製造方法，其特徵為包含：在具有俯視呈矩形的一對表面之上層側的陶瓷生胚片之前述表面的整個表面，形成由陶瓷部、金屬部與玻璃部所構成的複合材層之步驟；在上述複合材層的上面形成金屬化層之步驟；沿著厚度方向沖切形成有上述複合材層及金屬化層之上述上層側的陶瓷生胚片之中央側，而形成俯視 呈矩形的貫通孔之步驟；在上述上層側的陶瓷生胚片之背面側，將堵塞上述貫通孔之平板狀的下層側之陶瓷生胚片積層的步驟；及藉由形成上述貫通孔的步驟而在俯視呈矩形之上述金屬化層的表面被覆鍍敷層的步驟。
  11. 如申請專利範圍第9項之陶瓷基板的製造方法，其中前述陶瓷生胚片係由俯視下作為陶瓷基板的複數個基板區域縱橫鄰接而成之製品區域及位於該製品區域的外周側之矩形框狀的耳部所構成，且前述金屬化層係沿著每一上述基板區域的前述複合材層之四邊而形成。
  12. 如申請專利範圍第10項之陶瓷基板的製造方法，其中前述上層側及下層側的陶瓷生胚片係由俯視下作為陶瓷基板的複數個基板區域縱橫鄰接而成之製品區域及位於該製品區域的外周側之矩形框狀的耳部所構成，形成前述貫通孔的步驟係對形成有每一上述基板區域的前述複合材層及金屬化層之上述上層側的陶瓷生胚片之中央部側進行。
  13. 如申請專利範圍第9至12項中任一項的陶瓷基板之製造方法，其中在前述各步驟之後，具有於前述鍍敷層上經由焊材接合俯視呈矩形框狀的金屬框之步驟。
TW102108846A 2012-03-14 2013-03-13 陶瓷基板及其製造方法 TWI503061B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012056593 2012-03-14
JP2012244442 2012-11-06

Publications (2)

Publication Number Publication Date
TW201352084A TW201352084A (zh) 2013-12-16
TWI503061B true TWI503061B (zh) 2015-10-01

Family

ID=49161120

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102108846A TWI503061B (zh) 2012-03-14 2013-03-13 陶瓷基板及其製造方法

Country Status (6)

Country Link
US (1) US9006582B2 (zh)
JP (2) JP5967836B2 (zh)
KR (2) KR101758585B1 (zh)
CN (1) CN103718288B (zh)
TW (1) TWI503061B (zh)
WO (1) WO2013137214A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11076483B2 (en) 2019-11-26 2021-07-27 Industrial Technology Research Institute Direct bonded copper ceramic substrate

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6070702B2 (ja) * 2012-06-04 2017-02-01 日立金属株式会社 シールリングおよびシールリングの製造方法
JP2014197575A (ja) * 2013-03-29 2014-10-16 セイコーエプソン株式会社 パッケージ、電子デバイス、電子デバイスの製造方法、電子機器、及び移動体
JP6331475B2 (ja) * 2014-02-28 2018-05-30 Tdk株式会社 圧電デバイス
FR3019375B1 (fr) * 2014-03-31 2016-05-06 Commissariat Energie Atomique Procede de realisation d'un boitier hermetique destine a l'encapsulation d'un dispositif implantable et boitier correspondant
JP6331804B2 (ja) * 2014-07-16 2018-05-30 セイコーエプソン株式会社 パッケージベース、パッケージ、電子デバイス、電子機器及び移動体
JP6386854B2 (ja) * 2014-09-29 2018-09-05 日本特殊陶業株式会社 セラミック基板
CN107113985A (zh) * 2015-01-07 2017-08-29 株式会社村田制作所 陶瓷基板、电子部件及陶瓷基板的制造方法
JP6450612B2 (ja) * 2015-03-11 2019-01-09 日本特殊陶業株式会社 電子部品装置およびその製造方法
US10529646B2 (en) * 2015-04-24 2020-01-07 Amosense Co., Ltd. Methods of manufacturing a ceramic substrate and ceramic substrates
CN105206591A (zh) * 2015-08-31 2015-12-30 中国科学院自动化研究所 一种具有数字信号隔离电路芯片的电路板及封装方法
JP6294417B2 (ja) * 2016-09-01 2018-03-14 日機装株式会社 光半導体装置および光半導体装置の製造方法
JP6795441B2 (ja) * 2017-03-30 2020-12-02 日本特殊陶業株式会社 セラミック配線基板及びその製造方法
JP2020155680A (ja) * 2019-03-22 2020-09-24 セイコーエプソン株式会社 電子デバイスの製造方法、電子デバイス、電子機器および移動体
JP7001876B2 (ja) * 2019-12-26 2022-01-20 Ｎｇｋエレクトロデバイス株式会社 配線基板
CN113365447B (zh) * 2020-03-03 2023-05-16 华为机器有限公司 一种壳体、电子设备和壳体的制作方法
CN114696777A (zh) * 2020-12-25 2022-07-01 Ngk电子器件株式会社 封装体及其制造方法
KR20230153818A (ko) 2022-04-29 2023-11-07 주식회사 아모그린텍 세라믹 기판 제조방법
KR20240032231A (ko) 2022-09-01 2024-03-12 주식회사 아모그린텍 세라믹 기판 유닛 및 그 제조방법
KR20240032414A (ko) 2022-09-02 2024-03-12 주식회사 아모그린텍 세라믹 기판 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012707A (ja) * 2005-06-28 2007-01-18 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2009283510A (ja) * 2008-05-19 2009-12-03 Ngk Spark Plug Co Ltd セラミック配線基板及びその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6013766U (ja) * 1983-07-06 1985-01-30 岡谷電機産業株式会社 基板構造
JPH01197378A (ja) * 1988-01-30 1989-08-09 Murata Mfg Co Ltd セラミックと金属間の接合方法
US5010053A (en) * 1988-12-19 1991-04-23 Arch Development Corporation Method of bonding metals to ceramics
US5079223A (en) * 1988-12-19 1992-01-07 Arch Development Corporation Method of bonding metals to ceramics
JPH05166958A (ja) 1991-12-13 1993-07-02 Kyocera Corp 半導体素子収納用パッケージ
JP3369665B2 (ja) 1993-08-27 2003-01-20 日本特殊陶業株式会社 半導体パッケージ用のセラミック製リッド基板およびセラミック製リッド
JP3401102B2 (ja) 1994-12-21 2003-04-28 株式会社日立製作所 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
JP2889519B2 (ja) 1995-11-13 1999-05-10 株式会社住友金属エレクトロデバイス セラミックパッケージの封止構造
JPH09221375A (ja) 1996-02-14 1997-08-26 Sumitomo Metal Ind Ltd セラミックス基板及びその製造方法
JP3736961B2 (ja) * 1998-01-27 2006-01-18 株式会社住友金属エレクトロデバイス セラミックス基板
JP2001068830A (ja) 1999-08-30 2001-03-16 Kyocera Corp 回路基板
KR20040008094A (ko) 2002-07-17 2004-01-28 엔지케이 스파크 플러그 캄파니 리미티드 동 페이스트, 이것을 이용한 배선기판 및 배선기판의제조방법
JP2004056148A (ja) * 2002-07-17 2004-02-19 Ngk Spark Plug Co Ltd 銅ペースト及びそれを用いた配線基板
JP2005060822A (ja) * 2003-08-08 2005-03-10 Rohm & Haas Electronic Materials Llc 複合基体の電気メッキ
JP4227601B2 (ja) * 2004-06-01 2009-02-18 キヤノン株式会社 導電性パターンの形成方法、これを用いた電子放出素子、電子源及び画像表示装置の製造方法
JP2007184344A (ja) * 2006-01-05 2007-07-19 Epson Imaging Devices Corp 電気光学装置、実装構造体、電子機器及び実装用接着材
JP2007294795A (ja) 2006-04-27 2007-11-08 Kyocera Corp 配線基板
CN101528639A (zh) * 2006-10-24 2009-09-09 株式会社德山 包含由氮化铝烧结体构成的部件和高熔点金属部件的接合体的制造方法
JP2008112787A (ja) * 2006-10-30 2008-05-15 Tdk Corp 多層セラミックス基板及びその製造方法
JP4676964B2 (ja) 2007-01-30 2011-04-27 日本特殊陶業株式会社 多数個取り基板
US20110147902A1 (en) * 2008-06-20 2011-06-23 Polymer Vision Limited Integrated Circuit Comprising Light Absorbing Adhesive
JP2011035340A (ja) 2009-08-06 2011-02-17 Sumitomo Metal Electronics Devices Inc 高放熱型電子部品収納用パッケージ
JP5388946B2 (ja) * 2010-05-18 2014-01-15 株式会社トクヤマ メタライズド窒化アルミニウム基板の製造方法
US20130050228A1 (en) * 2011-08-30 2013-02-28 Qualcomm Mems Technologies, Inc. Glass as a substrate material and a final package for mems and ic devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012707A (ja) * 2005-06-28 2007-01-18 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2009283510A (ja) * 2008-05-19 2009-12-03 Ngk Spark Plug Co Ltd セラミック配線基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11076483B2 (en) 2019-11-26 2021-07-27 Industrial Technology Research Institute Direct bonded copper ceramic substrate

Also Published As

Publication number Publication date
WO2013137214A1 (ja) 2013-09-19
US20140196935A1 (en) 2014-07-17
JP6297082B2 (ja) 2018-03-20
KR20140135686A (ko) 2014-11-26
KR20160089540A (ko) 2016-07-27
KR101679937B1 (ko) 2016-11-25
CN103718288A (zh) 2014-04-09
CN103718288B (zh) 2016-08-17
TW201352084A (zh) 2013-12-16
KR101758585B1 (ko) 2017-07-14
JPWO2013137214A1 (ja) 2015-08-03
JP5967836B2 (ja) 2016-08-10
US9006582B2 (en) 2015-04-14
JP2016122856A (ja) 2016-07-07

Similar Documents

Publication Publication Date Title
TWI503061B (zh) 陶瓷基板及其製造方法
WO2013180247A1 (ja) 配線基板および電子装置
WO2015060387A1 (ja) 配線基板および電子装置
JP2009071299A (ja) 配線基板
JP6892252B2 (ja) 電子素子実装用基板および電子装置
JP5235627B2 (ja) 多数個取り配線基板
JP5383407B2 (ja) 多数個取り配線基板
JP2007103720A (ja) セラミックパッケージ
JP4272550B2 (ja) 多数個取り配線基板
JP4388410B2 (ja) 多数個取り配線基板
JP2005243739A (ja) 電子部品収納用パッケージおよび電子装置
JP2013115244A (ja) 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法
JP2015225963A (ja) 配線基板、電子装置および電子モジュール
JP7122939B2 (ja) 配線基板およびその製造方法
JP6680634B2 (ja) 半導体素子実装用基板および半導体装置
JP5409066B2 (ja) 電子部品収納用パッケージ
JP5274434B2 (ja) 電子部品収納用パッケージ
JP4355097B2 (ja) 配線基板の製造方法
JP2003110037A (ja) 電子部品収納用パッケージ
JP2015156597A (ja) 圧電デバイスおよびその実装構造
CN114696777A (zh) 封装体及其制造方法
JP2004022841A (ja) 配線基板
JP2004179179A (ja) 配線基板
JP2007059869A (ja) 電子装置
JP2019076939A (ja) ろう材、接合構造および半導体パッケージ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees