KR20140135686A - 세라믹기판 및 그 제조방법 - Google Patents

세라믹기판 및 그 제조방법 Download PDF

Info

Publication number
KR20140135686A
KR20140135686A KR1020147001557A KR20147001557A KR20140135686A KR 20140135686 A KR20140135686 A KR 20140135686A KR 1020147001557 A KR1020147001557 A KR 1020147001557A KR 20147001557 A KR20147001557 A KR 20147001557A KR 20140135686 A KR20140135686 A KR 20140135686A
Authority
KR
South Korea
Prior art keywords
layer
metal
ceramic
substrate
composite material
Prior art date
Application number
KR1020147001557A
Other languages
English (en)
Other versions
KR101679937B1 (ko
Inventor
다카토시 도조
신지 스즈무라
요시타카 요시다
마사히로 오가와
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20140135686A publication Critical patent/KR20140135686A/ko
Application granted granted Critical
Publication of KR101679937B1 publication Critical patent/KR101679937B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Products (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

세라믹으로 이루어지고, 추후 전자부품 등이 실장되는 기판 본체와, 상기 기판 본체의 표면에 형성한 금속화층을 구비하며, 상기 금속화층 위에 납땜하는 금속 프레임 위에 금속덮개를 용접했을 때에, 상기 용접열에 기인하는 금속덮개의 수축 응력에 의해, 상기 금속화층이 기판 본체로부터 박리하지 않고, 또한 상기 금속화층과 상기 기판 본체가 강고하게 접착하는 세라믹기판, 및 그 제조방법을 제공한다. 세라믹으로 이루어지고, 평면시가 직사각형 형상인 1쌍의 표면을 가지는 기판 본체와, 상기 기판 본체의 표면에 형성되며 또한 금속프레임을 납땜하기 위한 금속화층을 구비한 세라믹기판으로서, 상기 기판 본체의 표면과 상기 금속화층의 사이에 세라믹부와, 상기 금속화층을 구성하는 금속과 동종의 금속 또는 상기 금속화층의 금속과 전율 고용체를 이루는 금속으로 이루어지는 금속부와, 유리부를 혼재시켜 이루어지는 복합재층이 배치 설치되며, 상기 복합재층의 두께는 상기 금속화층의 두께보다도 얇고, 상기 금속화층의 표면에 도금층이 피복되어 있는, 세라믹기판.

Description

세라믹기판 및 그 제조방법{CERAMIC SUBSTRATE AND PROCESS FOR PRODUCING SAME}
본 발명은 예를 들면, 수정진동자, 반도체소자, 혹은 압전소자 등의 전자부품이나 리드 핀(lead pins) 등의 금속부재를 기판 본체의 표면에 추후에 실장하기 위한 세라믹기판 및 그 제조방법에 관한 것이다.
예를 들면, 세라믹으로 이루어지는 패키지의 캐비티의 개구부를 둘러싸는 직사각형 프레임 형상의 표면에 폭이 넓은 금속화층을 형성하고, 상기 금속화층의 상면에 형성한 납땜재 저장소에 충전한 납땜재를 통하여 상기 납땜재 및 상기 볼록 돌조의 위에 밀봉 링(금속프레임)을 납땜함으로써, 상기 링의 위에 금속덮개(캡)의 주변부를 용접해도, 상기 납땜재의 납땜 강도를 향상시킨 세라믹패키지의 밀봉 구조가 제안되어 있다(예를 들면, 특허문헌 1 참조).
또, 세라믹 등으로 이루어지는 상자 형상의 절연 기체(基體)에 있어서의 오목부(캐비티)의 개구부를 둘러싸는 직사각형 프레임 형상의 표면에, 두께가 25㎛ 이상의 금속화층을 형성함으로써, 상기 금속화층의 상면에 납땜된 금속프레임체의 위에 금속덮개를 심(seam) 용접했을 때에, 상기 용접에 의한 열응력을 상기 금속화층에서 흡수함으로써, 상기 금속화층이 상기 절연 기체의 표면으로부터 박리하는 사태를 방지하고, 반도체소자가 실장되는 상기 오목부 내의 기밀 밀봉의 신뢰성을 높인 반도체소자 수납용 패키지도 제안되어 있다(예를 들면, 특허문헌 2 참조).
그러나, 특허문헌 1에 기재된 세라믹패키지의 밀봉구조에 의한 경우, 상기 금속프레임의 납땜 강도가 향상하는 반면, 상기 금속프레임의 위에 얹어 놓은 금속덮개를 심 용접하여 캐비티를 밀봉할 때에, 용접시의 저항발열에 의해 금속화층의 열팽창 계수와 패키지 본체를 구성하는 세라믹의 열팽창 계수의 차이에 기인하여 발생하는 응력이 금속화층으로 작용하고, 상기 금속화층이 상기 패키지의 표면으로부터 박리하기 쉬워진다. 그로 인해, 상기 금속덮개에 의한 밀봉을 할 수 없게 되거나, 기밀 밀봉 성능이 장기간에 걸쳐 유지할 수 없게 된다고 하는 문제가 있었다.
또, 특허문헌 2에 기재된 반도체소자 수납용 패키지에 의한 경우, 상기 금속프레임의 위에 금속덮개를 심 용접했을 때에, 상기 용접에 의한 열응력을 두꺼운 상기 금속화층에서 흡수하려면 불충분한 경우가 많고, 또한 패키지 전체를 소형화하는 것도 곤란하게 된다고 하는 문제가 있었다.
또한, 상기와 같은 문제점을 해결하기 위해, 상기 패키지 등의 세라믹의 표면상에 금속화층을 강고하게 피복하기 위해서 세라믹의 표면에 소성하는 첨가물을 포함하는 금속 페이스트를 사용할 때에, 상기 첨가물을 반응 표면적이 큰 고융점인 미립자의 세라믹 분말로 구성한 알루미나 세라믹 위에 부착력이 강력한 금속 피복을 만드는 방법이 제안되어 있다(예를 들면, 특허문헌 3 참조).
그러나, 특허문헌 3에 기재된 방법과 같이, 세라믹 위에 세라믹 분말을 포함하는 금속 페이스트를 소성하면, 상기 금속 페이스트의 첨가물 중에 포함되는 유리성분이 소성 후의 금속화층의 표면에 대략 면 형상으로 석출하는 이른바 「유리 부유(glass surfacing)」를 발생하는 경우가 있다. 그 결과, 상기 금속화층과, 상기 금속화층의 표면에 피복한 도금층의 밀착 강도가 저하되고, 도금 박리나 도금 팽창 등의 문제점을 발생하므로, 상기 도금층의 상측에 상기 금속덮개나 금속프레임체를 납땜해도, 그 접합 강도가 저하되기 쉬워진다고 하는 문제가 있었다.
특허문헌 1: 일본국 특개평9-139439호 공보(1∼6페이지, 도 1∼6) 특허문헌 2: 일본국 특개평5-166958호 공보(1∼4페이지, 도 1∼2) 특허문헌 3: 일본국 특공소36-6542호 공보(1, 2페이지)
본 발명은 배경기술에서 설명한 문제점을 해결하며, 세라믹으로 이루어지고, 전자부품 등이 실장되는 기판 본체의 표면과, 상기 표면에 형성한 금속화층을 구비하며, 예를 들면, 상기 금속화층의 위에 납땜하는 금속프레임(금속부품) 위에 금속덮개 등을 용접했을 때에, 상기 용접열에 기인하는 금속덮개의 수축 응력에 의해, 상기 금속화층이 기판 본체로부터 박리하지 않고, 또한 상기 금속화층과 기판 본체가 강고하게 밀착하는 세라믹기판 및 그 제조방법을 제공하는 것을 과제로 한다.
본 발명은 상기 과제를 해결하기 위해, 세라믹으로 이루어지는 기판 본체에 있어서의 어느 하나의 표면과, 상기 표면에 형성해야 할 금속화층의 사이에, 세라믹부와 금속부와 유리부로 이루어지는 복합재층을 형성하고, 또한 상기 복합재층의 두께를 상기 금속화층의 두께보다도 얇게 하는 것에 착상하여 이루어진 것이다.
즉, 본 발명의 세라믹기판(청구항 1)은, 세라믹으로 이루어지고, 평면에서 보는 것(이하, ‘평면시(平面視)’라고도 한다)이 직사각형 형상인 1쌍의 표면을 가지는 기판 본체와, 상기 기판 본체에 있어서의 적어도 일측의 표면에 형성되며, 금속부재를 장착하기 위한 금속화층을 구비하고, 상기 기판 본체의 표면과 금속화층의 사이에 세라믹부와, 상기 금속화층을 구성하는 금속과 동종(同種)의 금속 또는 상기 금속화층을 구성하는 금속과 전율 고용체를 이루는 금속으로 이루어지는 금속부와, 유리부를 혼재시켜 이루어지는 복합재층을 형성하며, 상기 복합재층의 두께는 상기 금속화층의 두께보다도 얇고, 상기 금속화층의 표면에는 도금층이 피복되어 있는 것을 특징으로 한다.
이에 따르면, 이하의 효과 (1)∼(4)를 성취하는 것이 가능하게 된다.
(1) 상기 금속화층의 두께가 복합재층의 두께보다도 두꺼우므로, 상기 금속화층 및 복합재층을 가지는 세라믹으로 이루어지는 기판 본체를 소성해도, 상기 소성 후에 있어서 금속화층의 표면에 복합재층에 포함되어 있었던 유리성분이 대략 면 형상으로 석출되는, 이른바 유리 부유가 발생하기 어렵게 된다. 그 결과, 상기 금속화층과 그 표면에 피복한 도금층의 밀착 강도가 유지되므로, 도금 박리나 도금 팽창 등의 문제점을 용이하게 방지할 수 있다.
(2) 상기 세라믹으로 이루어지는 기판 본체의 표면과 금속화층의 사이에, 금속부와 세라믹부와 유리부로 이루어지는 복합재층이 위치하고 있으므로, 예를 들면, 상기 금속화층의 상측에 금속프레임(금속부재)을 납땜했을 때나, 또한, 상기 금속프레임의 상면에 금속제의 덮개판 등의 금속부재를 용접했을 때에 발생하는 가열 후에 있어서의 금속부재의 수축 응력에 의해서도, 상기 금속화층이 기판 본체의 세라믹으로부터 박리하기 어렵게 된다.
(3) 상기 세라믹으로 이루어지는 기판 본체의 표면과 금속화층의 사이에, 금속부와 세라믹부와 유리부로 이루어지는 복합재층이 위치하고 있으므로, 예를 들면, 금속화층의 위에 리드 핀이나 방열판 등의 금속부재를 납땜해도, 이들의 금속부재가 상기 금속화층으로부터 박리되지 않고, 강고하게 접합할 수 있다.
(4) 상기 (1)∼(3)에 의해서, 세라믹으로 이루어지는 기판 본체의 적어도 일측의 표면에 금속화층을 가지며, 또한 상기 금속화층의 표면에 도금층이 강고하게 밀착된 신뢰성이 높은 세라믹배선기판을 제공할 수 있다.
상기 복합재층의 두께를 금속화층의 두께보다도 얇게 한 것은, 양자의 두께를 동등, 혹은 상기 복합재층의 두께를 금속화층의 두께보다도 두껍게 하면, 소성 후에 금속화층의 표면에 유리 부유를 발생하기 쉽기 때문이다.
또한, 상기 세라믹은, 예를 들면 알루미나, 멀라이트, 질화알루미늄 등의 고온소성세라믹, 또는 유리-세라믹 등의 저온소성세라믹이다.
또, 상기 1쌍의 표면이란, 상대적인 표현이며, 예를 들면, 평판 형상인 기판 본체의 표면과 이면을 가리킨다.
또한, 상기 금속화층은 상기 기판 본체가 고온소성세라믹으로 이루어지는 경우에는, W(텅스텐) 또는 Mo(몰리브덴) 등을 주된 성분으로 하고, 상기 기판 본체가 저온소성세라믹으로 이루어지는 경우에는, Cu(구리) 또는 Ag(은) 등을 주된 성분으로 하는 도체층이다.
또, 상기 복합재층은, 세라믹부와 금속부와 유리부가 혼재하여 형성된 평면 형상의 층이며, 상기 세라믹부와 금속부와 유리부가 편재하는 일없이, 거의 균일하게 섞여 있다.
또한, 상기 복합재층에 포함되는 유리부는, 예를 들면 SiO2, MgCO3, BaCO3, MgO, BaO, CaCO3, CaO 등 중, 적어도 1개의 성분에 의해 구성되는 유리성분으로 이루어지고, 미리 상기 세라믹부에 함유되어 있는 형태와, 금속부 및 세라믹부에 대해서 소요량을 더 첨가하는 형태가 포함된다. 상기 세라믹부에 함유되어 있는 형태로서는, 예를 들면, 세라믹부가 알루미나와 유리부로 이루어지는 경우, 상기 세라믹부의 약 2∼20체적(vol)％의 유리부가 포함되어 있다.
또, 상기 복합재층은, 상기 기판 본체의 표면의 전체면에 형성된 형태라도 좋고, 상기 형태에 따르면, 상기 금속화층이 평면시로 직사각형 프레임 형상인 경우에는, 상기 금속화층에 둘러싸인 기판 본체의 표면에도 상기 복합재층이 전자부품 등의 실장면으로서 노출된다.
또한, 상기 복합재층에 있어서, 「상기 금속화층을 구성하는 금속과 동종의 금속(합금의 경우를 포함함), 혹은, 상기 금속화층을 구성하는 금속과 전율 고용체를 이루는 금속」에는, 이하의 형태 (a)∼(d)가 포함된다.
(a) 금속화층을 구성하는 금속과 같은 조성의 금속으로 이루어지는 형태, 예를 들면, 금속화층과 복합재층의 금속부의 쌍방이 텅스텐(W)으로 이루어지는 경우, 혹은, 금속화층과 복합재층의 금속부의 쌍방이 같은 텅스텐(W)기(基) 합금으로 이루어지는 경우를 들 수 있다.
(b) 금속화층을 구성하는 금속과 같은 금속을, 혼재 조직(복수종의 금속 입자가 혼재되어 있는)의 상기 금속부에 있어서 제 1(최다 함유량)로 포함하는 형태, 예를 들면, 금속화층이 80vol％의 구리(Cu) 분말입자와 20vol％의 텅스텐(W) 분말입자의 혼재 조직이며, 또한 복합재층의 금속부가 90vol％의 텅스텐(W) 분말입자와 10vol％의 니켈(Ni) 분말입자의 혼재 조직으로 이루어지는 경우를 들 수 있다.
(c) 금속화층을 구성하는 금속과, 합금 조성에 있어서 제 1(최다 함유량) 금속원소가 공통되고 있는 금속으로 이루어지는 형태, 예를 들면, 금속화층이 W-Co계 합금으로 이루어지고 또한 복합재층의 금속부가 W-Ni계 합금으로 이루어지는 경우를 들 수 있다.
(d) 금속화층을 구성하는 금속과 전율 고용체를 이루는 금속에는, 예를 들면, 금속화층이 텅스텐(W)으로 이루어지고, 복합재층의 금속부가 몰리브덴(Mo)으로 이루어지는 형태를 들 수 있다. 상기 이외에도, 금속화층이 몰리브덴(Mo)으로 이루어지고, 복합재층의 금속부가 바나듐(V), 크롬(Cr), 또는 니오브(Nb)로 이루어지는 형태, 금속화층이 구리(Cu)로 이루어지며, 복합재층의 금속부가 니켈(Ni)로 이루어지는 형태, 혹은, 금속화층이 은(Ag)으로 이루어지고, 복합재층의 금속부가 금(Au)으로 이루어지는 형태 등을 들 수 있다. 또한, 상기 각 형태와는 반대의 조합이 되는 형태도 가능하고, 예를 들면, 금속화층이 금(Au)으로 이루어지며, 복합재층의 금속부가 은(Ag)으로 이루어지는 형태를 들 수 있다.
또, 상기 도금층에는, 예를 들면, Ni도금층만, 혹은, 하층측의 Ni도금막과 상층측의 Au도금막의 2층으로 이루어지는 형태가 포함된다.
더불어서, 상기 금속부품에는, 예를 들면, 상기 금속화층의 위에 납땜 등에 의해 접합되는 금속프레임이나 그 위에 용접되는 금속덮개, 리드 핀, 방열판 등이 포함된다.
또, 본 발명에는 상기 복합재층은, 상기 기판 본체의 표면의 전체면에 형성되어 있는 세라믹기판(청구항 2)도 포함된다.
이에 따르면, 복합재층이 기판 본체의 표면의 전체면에 형성되어 있으므로, 상기 효과 (1)∼(4)에 더불어서, 상기 복합재층의 상면에 형성되는 금속화층의 형상이나 그 위치(장소)에 관계없이, 상기 금속화층의 박리를 억제할 수 있다. 그 결과, 금속화층과 금속프레임에 둘러싸인 표면에 형성된 복합재층의 상면에 실장되는 전자부품을 확실하게 밀봉하거나, 금속화층의 상측에 납땜되는 방열판이나 리드 핀을 소정의 위치 및 자세로 배치 설치한 세라믹기판을 용이하게 제공하는 것이 가능하게 된다.
또한, 본 발명에는, 상기 기판 본체의 표면에는, 상기 표면의 중앙부측에 평면시로 직사각형 형상인 캐비티가 개구하고 있으며, 상기 금속화층과 상기 복합재층은 상기 캐비티를 제외한 상기 기판 본체의 표면에 형성되어 있는 세라믹기판(청구항 3)도 포함된다.
이에 따르면, 상기 기판 본체의 표면에 있어서, 상기 표면에 개구하는 캐비티를 제외한 상기 표면과 금속화층의 사이에 상기 복합재층이 형성되어 있으므로, 상기 효과 (1), (4)에 더불어서, 예를 들면, 상기 복합재층의 상면에 배치 설치된 금속화층에 금속프레임이나 방열판 등을 납땜해도, 상기 납땜시의 가열 후에 있어서의 수축 응력, 혹은, 상기 금속프레임의 표면 위에 금속제의 덮개판을 용접했을 때의 가열 후에 있어서의 수축 응력에 의해 금속화층이 박리하는 사태를 방지할 수 있다.
또한, 캐비티가 표면에 개구하는 기판 본체는, 평면시가 직사각형 프레임 형상인 상층측의 세라믹층과, 상기 캐비티의 바닥면을 형성하는 평판 형상인 하층측의 세라믹층의 복수의 세라믹층을 적층한 형태가 된다.
또, 상기 기판 본체에 있어서의 1쌍의 표면마다에 평면시가 직사각형 형상인 캐비티가 상하 대칭으로 형성하고, 각 표면에 복합재층과 금속화층이 배치 설치된 형태의 세라믹기판으로 하는 것도 가능하다.
또, 본 발명에는 상기 도금층의 위에는 납땜재를 통하여 평면시가 직사각형 형상인 금속프레임이 접합되어 있는 세라믹기판(청구항 4)도 포함된다.
이에 따르면, 상기 효과 (1), (3), (4)에 더불어서, 상기 금속프레임의 표면상에 금속제의 덮개판의 주변부를 심 용접했을 때에, 상기 용접 후의 수축 응력에 의해서, 상기 도금층이 표면에 피복된 금속화층의 외주측이, 기판 본체의 세라믹으로부터 박리하는 사태를 방지 가능하게 된다. 따라서, 기판 본체의 표면이나 상기 표면에 개구하는 캐비티의 바닥면에 실장된 전자부품을 확실하게 외부로부터 밀봉 가능하게 된다.
또한, 상기 납땜재는, 예를 들면, Ag납땜(Ag-15wt％Cu)으로 이루어진다.
또, 상기 금속프레임은, 예를 들면 42알로이(Fe-42wt％Ni), 코바르(Fe-29wt％Ni-17wt％Co), 194합금(Cu-2.3wt％0.03wt％P) 등으로 이루어진다.
또한, 본 발명에는 상기 복합재층은 3∼20vol％의 금속부와, 잔부(殘部)가 세라믹부 및 유리부로 이루어지는 세라믹기판(청구항 5)도 포함된다.
이에 따르면, 상기 효과 (1)∼(4)에 더불어서, 복합재층의 표면에 통전 가능한 상기와는 다른 도금층이 피복되는 사태를 확실하게 방지할 수 있으므로, 부주의한 단락이나 도금에 요하는 비용의 증대를 방지 가능하게 된다.
또한, 금속부의 상한값을 20vol％로 한 것은, 상기 금속부가 20vol％를 초과하면, 복합재층에 전기 도금용의 전류가 통전하기 시작하고, 상기 복합재의 표면에 부주의한 도금층을 형성할 우려가 있기 때문이다. 바람직한 상한값은 15vol％, 더욱 바람직하게는 10vol％이다. 한편, 금속부의 하한값을 3vol％로 한 것은, 상기 금속부가 3vol％ 미만이 되면, 금속화층이 기판 본체를 구성하는 세라믹으로부터의 박리를 억제하는 것이 불충분하게 될 수 있기 때문이다.
또, 본 발명에는 상기 복합재층은 20초과∼80vol％의 금속부와, 잔부가 세라믹부 및 유리부로 이루어지는 세라믹기판(청구항 6)도 포함된다.
이에 따르면, 상기 효과 (1)∼(4)에 더불어서, 상기 금속화층이 기판 본체로부터 박리하는 사태를 확실하게 방지할 수 있음과 아울러, 상기 복합재층의 표면에는 통전이 불능인 상기와는 다른 도금층을 확실하게 피복할 수 있다.
또한, 상기 세라믹부와 금속부와 유리부는, 3자 모두 평균 입경이 같던지, 또는 근사한 범위의 금속 입자, 세라믹 분말, 유리 분말 등이 배합된다.
또, 상기 복합재층의 금속부는 20vol％ 이하가 되면, 금속화층과의 접합 강도가 과도하게 저하되고, 한편, 80vol％를 초과하면, 기판 본체의 세라믹과 상기 복합재층의 접합 강도가 과도하게 저하되며, 또한 상기 복합재층의 표면에 통전 가능한 크기의 도금층이 부주의로 형성될 수 있으므로, 상기 범위로 한 것이다. 환언하면, 복합재층 중의 세라믹부는, 금속부와 유리부의 범위를 제외한 것으로, 상기 세라믹부와 기판 본체의 세라믹의 접합 강도를 향상시키고 있다.
또한, 본 발명에는 상기 복합재층은 상기 세라믹부와 금속부와 유리부의 혼재 비율을 상위(相違)시킨 1층 이상의 부분 복합재층을 적층한 것인 세라믹기판(청구항 7)도 포함된다.
이에 따르면, 세라믹부와 금속부와 유리부의 배합 비율이 다른 2층 혹은 3층의 부분 복합재층이 기판 본체의 표면과 금속화층의 사이에 형성되고, 예를 들면, 기판 본체의 표면측에 70vol％의 세라믹 입자와 27vol％의 금속분말과 3vol％의 유리 입자를 포함하는 제 1 복합재층을 형성하며, 금속화층측에 50vol％의 세라믹 입자와 45vol％의 금속분말과 5vol％의 유리 입자를 포함하는 제 2 복합재층을 형성할 수 있다. 그 결과, 상기 효과 (1), (3), (4)에 더불어서, 예를 들면, 상기 금속프레임의 위에 금속덮개를 심 용접할 때에 발생하는 저항열에 의한 열응력을 단계적으로 용이하게 완화하는 것이 한층 용이하게 된다. 따라서, 금속덮개에 의한 밀봉이 안정되게 실시될 수 있는 세라믹기판을 제공할 수 있다.
더불어서, 본 발명에는 상기 복합재층은 상기 기판 본체의 표면에 있어서, 적어도 상기 표면 또는 이면의 4코너의 코너부에 형성되어 있는 세라믹기판(청구항 8)도 포함된다.
이에 따르면, 상기 효과 (1)∼(4)에 더불어서, 예를 들면, 금속프레임 위로의 금속덮개의 용착은, 상기 금속프레임의 위에 금속덮개를 얹어 놓은 세라믹기판을 테이블 위에서 구속한 후, 상기 테이블의 상측에서 대향하는 1쌍의 평행한 롤러전극을 기판 본체의 표면에 있어서의 1쌍의 평행한 변(邊)마다를 따라서 전동(轉動)시키는 심 용접에 의해 실시된다. 그로 인해, 금속덮개의 4변을 따라서 2회의 심 용접을 시행할 때에, 각 용접시의 궤적이 교차하는 4코너의 각 코너부 부근에는, 저항발열이 집중하므로, 상기 코너부 부근에서의 금속화층의 박리가 각 변의 중간부보다도 발생하기 쉽게 된다. 따라서, 상기 복합재층을 적어도 기판 본체의 표면에 있어서의 4코너의 코너부에 형성하는 것에 의해, 최소한의 복합재층 및 제조공정에 의해, 상기 박리를 저감할 수 있음과 아울러, 상기 세라믹기판의 소형화에도 기여하는 것이 가능하게 된다.
또한, 상기 코너부란, 평면시가 직사각형 프레임 형상을 나타내는 기판 본체의 표면에 있어서, 적어도 평면시에 있어서 캐비티를 구성하고 또한 인접하는 1쌍의 내측면의 연장선과, 기판 본체에 있어서 인접하는 1쌍의 외측면에 둘러싸인 직사각형 형상의 영역을 가리키지만, 또한 상기 영역을 포함하며 또한 상기 영역으로부터 인접하는 2개의 변을 따라서 직각으로 연장된 1쌍의 연재부를 포함하는 평면시로 전체가 대략 ㄴ자 형상을 나타내는 영역으로 해도 좋다.
한편, 본 발명에 의한 제 1 세라믹기판의 제조방법(청구항 9)은, 상기 세라믹기판의 제조방법으로서, 평면시가 직사각형 형상인 1쌍의 표면을 가지는 세라믹 그린시트에 있어서의 적어도 일측의 표면의 전체면에, 세라믹부와 금속부와 유리부로 이루어지는 복합재층을 형성하는 공정과, 상기 복합재층의 상면에 금속화층을 형성하는 공정과, 상기 금속화층의 표면에 도금층을 피복하는 공정을 포함하는 것을 특징으로 한다.
이에 따르면, 상기 그린시트에 있어서의 적어도 일측의 표면의 전체면에 복합재층을 형성하고, 상기 복합재층의 상면에 금속화층을 형성하며, 또한 상기 금속화층의 표면에 도금층을 피복하므로, 이하의 효과 (5)∼(8)이 얻어진다.
(5) 상기 금속화층과 복합재층을 가지는 기판 본체를 소성해도, 상기 소성 후에 있어서 금속화층의 표면에 복합재층에 포함되어 있었던 유리성분이 대략 면 형상으로 석출하는, 이른바 「유리 부유」가 발생하기 어렵게 된다. 그 결과, 상기 금속화층과 그 표면에 피복한 도금층의 밀착 강도가 유지되어 도금 박리나 도금 팽창 등의 문제점을 용이하게 방지할 수 있다.
(6) 상기 금속화층의 인쇄 어긋남에 의한 영향을 억제할 수 있다.
(7) 상기 금속화층이 형성되어 있지 않은 복합재층의 노출된 상면에는, 통전 가능한 정도의 도금층이 부주의로 형성되지 않게 된다.
(8) 이상의 (5)∼(7)에 의해서, 예를 들면, 상기 금속화층의 상측에 금속프레임, 방열판, 혹은 리드 핀 등의 금속부재를 납땜했을 때나, 상기 금속프레임의 상면에 금속제의 덮개판을 심 용접했을 때에 발생하는 가열 후의 수축 응력에 의해서도, 상기 금속화층이 기판 본체의 세라믹으로부터 박리하기 어려운 세라믹기판을, 확실하고 또한 저비용에 의해 효율 좋게 제공 가능하게 된다.
또한, 상기 도금 공정의 후에는, 상기 그린시트, 복합재층, 및 금속화층을 아울러 소성하는 공정이 실시된다.
또, 본 발명에 의한 제 2 세라믹기판의 제조방법(청구항 10)은, 상기 세라믹기판의 제조방법으로서, 평면시가 직사각형 형상인 1쌍의 표면을 가지는 상층측의 세라믹 그린시트의 상기 표면의 전체면에, 세라믹부와 금속부와 유리부로 이루어지는 복합재층을 형성하는 공정과, 상기 복합재층의 상면에 금속화층을 형성하는 공정과, 상기 복합재층 및 금속화층이 형성된 상기 상층측의 세라믹 그린시트의 중앙측을 두께 방향을 따라서 펀칭하여 평면시로 직사각형 형상인 관통구멍을 형성하는 공정과, 상기 상층측의 세라믹 그린시트의 이면측에 상기 관통구멍을 덮는 평판 형상인 하층측의 세라믹 그린시트를 적층하는 공정과, 상기 관통구멍을 형성하는 공정에 의해 평면시로 직사각형 형상이 된 상기 금속화층의 표면에 도금층을 피복하는 공정을 포함하는 것을 특징으로 한다.
이에 따르면, 상층측의 세라믹 그린시트의 표면에는, 복합재층이 전체면에 형성되고, 상기 복합재층의 상면에 금속화층이 형성된 후에, 상기 그린시트의 중앙부측을 두께 방향을 따라서 펀칭 가공하므로, 평면시로 직사각형 프레임 형상이 된 복합재층 및 금속화층의 위치 어긋남이 발생하기 어렵게 된다. 그로 인해, 상기 효과 (5)∼(8)에 더불어서, 상기 금속화층의 표면에 소요의 도금층을 정확하게 피복할 수 있음과 아울러, 복합재층에 있어서 외부로 노출되는 양측면에는, 통전 가능한 도금층의 피복을 방지할 수 있다. 따라서, 상층측과 하층측의 상기 그린시트끼리를 적층하는 것에 의해, 중앙부측에 캐비티가 개구하는 기판 본체에 있어서의 평면시가 직사각형 프레임 형상인 표면의 전체면에 복합재층과 금속화층이 2층으로 배치 설치된 세라믹기판을 확실하게 제공할 수 있다.
또한, 상기 금속화층은 상기 복합재층의 상면의 전체면에 형성하는 것 외에, 복합재층의 주변측을 따라서 평면시로 직사각형 프레임 형상으로 형성하도록 해도 좋다. 상기 직사각형 프레임 형상의 금속화층인 경우, 상기 금속화층의 외주를 따라서 폭이 좁은 복합재층의 상면이 노출되도록 형성해도 좋고, 혹은, 상기 펀칭 공정에서, 금속화층의 내주를 따라서 폭이 좁은 복합재층의 상면이 노출되도록 해도 좋다.
또, 상기 하층측의 그린시트의 양면에 상기 관통구멍이 펀칭된 상하 1쌍의 상기 상층측의 그린시트를 개별로 적층하는 것에 의해, 기판 본체에 있어서의 1쌍의 표면마다에 캐비티가 개구하는 형태의 세라믹기판으로 해도 좋다.
또한, 본 발명에는 상기 세라믹 그린시트는 평면시로 세라믹기판이 되는 복수의 기판영역을 가로세로로 인접시킨 제품영역과, 상기 제품영역의 외주측에 위치 하는 직사각형 프레임 형상의 에지부(edge)로 구성되어 있으며, 상기 금속화층은, 상기 기판영역마다의 상기 복합재층의 4변을 따라서 형성되는 제 1 세라믹기판의 제조방법(청구항 11)도 포함된다.
이에 따르면, 상기 효과 (5)∼(8)에 더불어서, 상기와 같은 세라믹기판을 다수개 취득의 형태에 의해서, 효율 좋게 제조할 수 있다.
또, 본 발명에는 상기 상층측 및 하층측의 세라믹 그린시트는 평면시로 세라믹기판이 되는 복수의 기판영역을 가로세로로 인접시킨 제품영역과, 상기 제품영역의 외주측에 위치하는 직사각형 프레임 형상의 에지부로 구성되어 있으며, 상기 관통구멍을 형성하는 공정은 상기 기판영역마다의 상기 복합재층 및 금속화층이 형성된 상기 상층측의 세라믹 그린시트의 중앙부측에 대해서 실시되는 제 2 세라믹기판의 제조방법(청구항 12)도 포함된다.
이에 따르면, 상기 효과 (5)∼(8)에 더불어서, 기판 본체의 표면에 캐비티가 개구한 상기와 같은 세라믹기판을 다수개 취득의 형태에 의해서 효율 좋게 제조할 수 있다.
더불어서, 본 발명에는 상기 각 공정의 후에, 상기 도금층의 위에, 납땜재를 통하여 평면시가 직사각형 프레임 형상인 금속프레임을 접합하는 공정을 가지는 세라믹기판의 제조방법(청구항 13)도 포함된다.
이에 따르면, 상기 효과 (5)∼(7)에 더불어서, 상기 기판 본체에 있어서의 적어도 일측의 표면에 형성된 복합재 및 상기 도금층이 피복된 금속화층의 표면상에 납땜재를 통하여 금속프레임이 강고하게 접합된 세라믹기판이 얻어진다. 따라서, 상기 금속프레임의 상면을 따라서 금속제의 덮개판을 심 용접했을 때에, 수축 응력에 의해서 금속화층의 외주측이 기판 본체의 세라믹으로부터 박리하기 어려운 세라믹기판을 확실하게 제공 가능하게 된다.
도 1은 본 발명에 의한 한 형태의 세라믹기판을 나타내는 평면도.
도 2는 도 1 중의 X-X선의 화살표를 따른 수직 단면도.
도 3의 (A)는 도 2 중의 일점쇄선부분(A)의 확대 단면도, (B)는 (A) 중 일점쇄선부분(B)의 모식적인 확대 단면도.
도 4는 다른 형태의 세라믹기판을 나타내는 평면도.
도 5는 도 4 중의 Y-Y선의 화살표를 따른 수직 단면도.
도 6은 도 5 중의 일점쇄선부분(A)의 확대 단면도.
도 7은 상기 세라믹기판을 제조하는 제 1 제조방법의 한 공정을 나타내는 개략도.
도 8은 도 7에 계속되는 제조공정을 나타내는 개략도.
도 9는 도 8에 계속되는 제조공정을 나타내는 개략도.
도 10은 도 9에 계속되는 제조공정을 나타내는 개략도.
도 11은 도 10의 상태에 있어서의 다수개 취득의 개략을 나타내는 모식적 평면도.
도 12는 도 10, 11에 계속되는 제조공정을 나타내는 개략도.
도 13은 이상의 각 공정에 의해 얻어진 한 형태의 세라믹기판을 나타내는 개략도.
도 14는 상기 세라믹기판을 제조하는 제 2 제조방법의 한 공정을 나타내는 개략도.
도 15는 도 14에 계속되는 제조공정을 나타내는 개략도.
도 16은 도 15에 계속되는 제조공정을 나타내는 개략도.
도 17은 도 16에 계속되는 제조공정을 나타내는 개략도.
도 18은 도 17에 계속되는 제조공정을 나타내는 개략도.
도 19는 도 18에 계속되는 제조공정을 나타내는 개략도.
도 20은 도 19의 상태에 있어서의 다수개 취득의 개략을 나타내는 모식적 평면도.
도 21은 도 19, 20에 계속되는 제조공정을 나타내는 개략도.
도 22는 이상의 각 공정에 의해 얻어진 다른 형태의 세라믹기판을 나타내는 개략도.
도 23은 도 4∼6, 도 20에 나타내는 세라믹기판의 응용 형태를 나타내는 개략도.
도 24는 상기 복합재층의 다른 형태를 나타내는 상기와 마찬가지의 확대 단면도.
도 25는 상기 복합재층의 또 다른 형태를 나타내는 세라믹기판의 평면도.
도 26은 또 다른 형태의 세라믹기판을 나타내는 수직 단면도.
도 27은 도 22 중의 일점쇄선부분(Z)의 확대 단면도.
도 28은 한층 또 다른 형태의 세라믹기판을 나타내는 수직 단면도.
이하에 있어서, 본 발명을 실시하기 위한 형태에 대해서 설명한다.
도 1은 본 발명에 의한 한 형태의 세라믹기판(1)을 나타내는 평면도, 도 2는 도 1 중의 X-X선의 화살표를 따른 수직 단면도, 도 3의 (A)는 도 2 중의 일점쇄선부분(A)의 확대 단면도, (B)는 (A) 중 일점쇄선부분(B)의 모식적인 확대 단면도이다.
세라믹기판(1)은 도 1, 도 2에 나타내는 바와 같이, 알루미나(세라믹)등 으로 이루어지고, 평면시가 장방형(직사각형)인 표면(3) 및 이면(표면, 4)을 가지는 기판 본체(2)와, 상기 기판 본체(2)의 표면(3)의 전체면에 형성된 복합재층(10)과, 상기 복합재층(10)의 상면(11)에 있어서의 주변부측을 따라서 배치 설치되며, 평면시가 직사각형 프레임 형상인 금속화층(12)을 구비하고 있다. 상기 금속화층(12)의 두께는, 복합재층(10)의 두께보다도 두껍고, W, Mo, 혹은, 이들의 어느 하나를 주된 성분으로 하는 합금으로 이루어진다. 또, 상기 금속화층(12)의 상측에는 도 2, 도 3의 (A)에 나타내는 바와 같이, 납땜재(16)를 통하여 평면시가 직사각형 프레임 형상이고 또한 수직 단면이 직사각형인 금속프레임(18)이 접합되어 있다.
또한, 상기 금속화층(12)에 둘러싸인 복합재층(10)의 상면(11)에는, W 또는 Mo을 주된 성분으로 하는 1쌍의 패드(전극, 9)가 형성되어 있으며, 추후 실장되는 수정진동자 등의 전자부품(도시생략)측의 전극과 개별로 접속된다.
또한, 상기 각 패드(9)는 기판 본체(2)를 관통하는 도시하지 않는 비아 도체와 접속되고, 상기 비아 도체는 기판 본체(2)의 이면(4)에 형성된 이면 전극(도시생략)에 접속되어 있다. 또, 상기 납땜재(16)는 예를 들면, Ag납땜으로 이루어지고, 상기 금속프레임(18)은, 예를 들면, 코바르 혹은 42알로이로 이루어진다.
상기 복합재층(10)은 도 3의 (B)에 나타내는 바와 같이, 알루미나 등으로 이루어지는 베이스(기반)의 세라믹부(10s)와, 상기 세라믹부(10s) 내에 혼재하고 또한 W 등으로 이루어지는 금속부(금속분말, 10m) 및 유리부(유리 입자, 10g)로 이루어진다. 상기 세라믹부(10s)와 기판 본체(2)의 알루미나 등의 사이에는, 불명료한 경계(2v)가 위치하고 있다. 한편, 금속화층(12)은 수지(樹枝) 형상 내지 앵커 형상으로 하여 상기 세라믹부(10s)의 내부로 진입하고 있다.
상기 복합재층(10)은 3∼20vol％의 금속부(10m)와, 잔부의 세라믹부(10s) 및 유리부(10g)로 구성되어 있다. 그로 인해, 복합재층(10)의 표면{상면(11)}과 내부에서는, 전류가 통전하기 어렵게 되어 있으므로, 차술하는 도금층(14)을 전해도금으로 피복했을 때에도, 상기 복합재층(10)의 표면에는 통전 가능한 크기의 도금층은 피착(被着)되어 있지 않다.
또한, 금속부(10m)의 vol％(체적율)는, 도 3의 (B)에 나타내는 바와 같이, 복합재층(10) 중에 임의의 길이의 선분(L)을 긋고, 상기 선분(L)과 교차하는 금속부(10m)마다의 교차한 길이를 합계하며, 상기 합계값의 길이의 상기 선분(L)에 대한 비율을 산출하고, 상기 조작을 임의의 30개소에서 실시한 후, 이들에 의해 얻어진 30개의 상기 비율의 평균값을 금속부(10m)의 vol％로 했다.
또, 상기 기판 본체(2)를 구성하는 세라믹의 열팽창 계수는 약 7.5×10-6/℃, 금속화층(12)의 열팽창 계수는 약 5.3×10-6/℃, 복합재층(10)의 열팽창 계수는 약 6.4×10-6/℃이다.
여기서, 상기 복합재층(10)에 있어서의 금속부(10m)의 체적율과, 전해 금속 도금을 시행했을 때에 상기 복합재층(10)의 표면에 부착하는 도금층의 부착 정도의 관계를 표 1에 의해서 나타낸다.
표 1에 나타내는 바와 같이, 금속부(10m)의 체적율이 50∼40vol％에서는, 복합재층(10)의 표면에 도금층이 넓게 부착하고 있었지만, 20vol％에서는, 복합재층 (10)의 표면에 도금층이 국부적으로 미소하게 부착하면서도 통전 가능한 양의 형태에는 이르지 않고, 10vol％ 이하에서는 도금층의 부착은 전무(全無)였다.

금속부 (vol％)
50
40
30
20
10
3
0

도금층의 부착성
×
×
×
△
○
○
○
주: × 부착 △ 미소하게 부착 ○ 부착하지 않음
또한, 상기 복합재층(10)에 있어서의 금속부(10m)의 체적율과, 전기저항의 관계를 테스터를 이용하여 같은 조건에서 조사했다. 그 결과, 금속부(10m)의 체적율이 50∼30vol％에서는 저항이 2∼3Ω/㎝, 금속부(10m)의 체적율이 20vol％에서는 저항이 12∼13Ω/㎝, 금속부(10m)의 체적율이 10vol％ 이하에서는 저항이 1.0∼1.2×1012Ω/㎝가 되었으므로, 상기 표 1에 있어서의 도금층의 부착 정도의 경향이 뒷받침되었다.
이상의 결과로부터, 복합재층(10)의 표면에 부주의한 도금층의 부착을 방지하기 위해서는 금속부(10m)의 함유량을 3∼20vol％로 할 필요성이 판명되었다.
또, 도 3의 (A)에 나타내는 바와 같이, 금속화층(12)의 표면(상면과 내ㆍ외 양측면)에는 Ni도금막으로 이루어지는 도금층(14)이 피복되어 있다. 또한, 상기 도금층(14)은 상기 Ni도금막의 상층측에 Au도금막을 더 피복한 상하 2층으로 이루어지는 형태로 해도 좋다.
또한, 추후 상기 1쌍의 패드(9)상에 전자부품이 실장된 후에, 상기 전자부품을 외부로부터 밀봉하기 위해, 도 3의 (A)에 나타내는 바와 같이, 금속프레임(18)의 상면에는, 평면시가 장방형이고 또한 상기 금속프레임(18)의 외형과 거의 상사형인 덮개판(32)의 주변부가 심 용접에 의해 접합된다. 상기 덮개판(32)은 예를 들면, 코바르(금속)로 이루어지고, 대향하는 1쌍의 변 위마다에 1쌍의 롤러 형상의 전극(도시생략)을 개별로 전동시킴으로써, 상기 금속프레임(18)의 상면에 심 용접된다.
이상과 같은 세라믹기판(1)에 따르면, 알루미나 등으로 이루어지는 기판 본체(2)의 표면(3)의 전체면에 형성되고, 세라믹부(10s)와 금속부(10m)와 유리부 (10g)로 이루어지는 복합재층(10)과, 상기 복합재층(10)의 상면(11)에 상기 복합재층(10)보다도 두껍게 형성되며, 표면에 도금층(14)이 형성된 금속화층(12)을 병유하고 있다. 그 결과, 복합재층(10)과 금속화층(12)을 가지는 기판 본체(2)를 소성해도, 복합재층(10) 내의 유리성분이 금속화층(12)의 표면에 석출하는 이른바 「유리 부유」를 발생하지 않고, 도금 박리 등의 문제점을 방지할 수 있다.
그로 인해, 예를 들면, 금속화층(12)의 상측에 납땜재(16)를 통하여 금속프레임(18)을 납땜했을 때나, 상기 금속프레임(18)의 상면에 금속제의 덮개판(32)을 심 용접했을 때에 발생하는 가열 후의 덮개판(32)이나 금속프레임(18)의 수축 응력을 받아도, 상기 금속화층(12)이 기판 본체(2)의 세라믹으로부터 박리하기 어렵게 되어 있다.
또한, 복합재층(10)이 기판 본체(2)의 표면(3)의 전체면에 형성되어 있기 때문에, 제조시에 있어서, 복합재층(10)의 상면(11)에 금속화층(12)을 확실하게 설치할 수 있으므로, 상기 금속화층(12)의 기판 본체(2)의 세라믹으로부터의 박리를 확실하게 억제할 수 있다.
따라서, 금속화층(12) 및 금속프레임(18)에 의해 둘러싸인 복합재층(10)의 상면(11)에 실장되는 전자부품을 확실하게 외부로부터 밀봉할 수 있다.
또한, 상기 복합재층(10), 도금층(14)을 표면에 가지는 금속화층(12), 납땜재(16), 및 금속프레임(18)을, 평판 형상의 기판 본체(2)의 이면(4)측에도 상하 대칭으로 배치한 형태의 세라믹기판으로 해도 좋다.
도 4는 본 발명에 의한 다른 형태의 세라믹기판(1a)을 나타내는 평면도, 도 5는 도 4 중의 Y-Y선의 화살표를 따른 수직 단면도, 도 6은 도 5 중의 일점쇄선부분(A)의 확대 단면도이다.
상기 세라믹기판(1a)은 도 4∼도 6에 나타내는 바와 같이, 상기와 마찬가지의 세라믹으로 이루어지고, 평면시가 직사각형(외형)인 표면(3) 및 이면(4)을 가지는 전체가 상자 형상의 기판 본체(2a)와, 상기 기판 본체(2a)에 있어서 평면시가 직사각형 프레임 형상인 표면(3)에 같은 형상으로 형성된 상기와 마찬가지의 복합재층(10)과, 상기 복합재층(10)의 상면(11)의 전체면에 배치 설치된 상기와 마찬가지의 금속화층(12)을 구비하고 있다. 상기 기판 본체(2a)는 도 5에 나타내는 바와 같이, 평판 형상인 하층측의 세라믹층(2u)과, 평면시가 직사각형 프레임 형상인 상층측의 세라믹층(5)을 일체로 적층한 것이며, 상기 기판 본체(2a)의 중앙부측에는, 평면시가 직사각형 형상인 캐비티(6)가 개구하고 있다.
상기 캐비티(6)는 도 4, 도 5에 나타내는 바와 같이, 평면시가 장방형인 바닥면(7)과, 상기 바닥면(7)의 4변마다에서 표면(3)측으로 향하여 수직으로 세워 설치한 4개의 측면(8)으로 이루어지고, 상기 바닥면(7)에는, 상기와 마찬가지의 1쌍의 패드(9)가 형성되어 있다.
또한, 도 5, 도 6에 나타내는 바와 같이, 표면에 상기와 마찬가지의 도금층 (14)이 피복된 금속화층(12)의 상측에는, 상기와 마찬가지의 납땜재(16)를 통하여 상기와 마찬가지의 금속프레임(18)이 접합되어 있다. 상기 금속프레임(18)의 상면에는, 추후 상기 1쌍의 패드(9)에 접속한 전자부품이 캐비티(6) 내에 실장된 후에, 상기와 마찬가지의 덮개판(32)을 심 용접함으로써, 상기 전자부품을 포함하는 캐비티(6)가 밀봉된다.
또한, 도 6 중의 일점쇄선부분(B)은 상기 도 3의 (B)에서 나타낸 것과 마찬가지인 세라믹부(10s)와 금속부(10m)와 유리부(10g)로 이루어지는 복합재층(10)으로 되어 있다.
이상과 같은 세라믹기판(1a)에 의해서도, 상기 기판 본체(2a)에 있어서의 직사각형 프레임 형상인 표면(3)에 캐비티(6)가 개구하고 있지만, 상기 표면(3) 위에 표면의 도금층(14)을 포함하는 상기 복합재층(10)이 형성되어 있으므로, 상기와 마찬가지의 효과를 성취할 수 있다. 또, 복합재층(10)의 상면(11)에 배치 설치된 금속화층(12)의 상측에 납땜재(16)를 통하여 금속프레임(18)을 납땜했을 때에, 상기 납땜시의 가열 후에 있어서의 수축 응력, 또한, 상기 금속프레임(18)의 상면에 금속제의 덮개판(32)을 심 용접했을 때의 가열 후에 있어서의 수축 응력에 의해서, 금속화층(12)의 외주측이 기판 본체(2a)의 세라믹으로부터 박리하는 사태를 방지할 수 있다.
게다가, 후술하는 제 2 세라믹기판의 제조방법에서 나타내는 바와 같이, 추후 상층측의 세라믹층(5)이 되는 세라믹 그린시트의 표면의 전체면에 복합재층(10)과 금속화층(12)을 형성한 후, 상기 캐비티(6)를 형성하기 위한 관통구멍을 중앙부측에 펀칭 가공에 의해 형성하고 있기 때문에, 복합재층(10)과 금속화층(12)과 위치 어긋남이 전무(全無)로 되어 있다.
또한, 평판 형상인 세라믹층(2u)의 이면(4)측에도, 직사각형 프레임 형상인 세라믹층(5)을 더 적층하고, 상기 세라믹층(5)에 있어서의 직사각형 프레임 형상인 표면(3)에 상기와 마찬가지의 복합재층(10), 도금층(14)을 포함하는 금속화층(12), 납땜재(16), 및 금속프레임(18)을 상기와 마찬가지로 상하 대칭으로 배치하고, 또한 캐비티(6)도 병설한 형태로 해도 좋다.
여기서, 상기 세라믹기판(1)을 얻기 위한 제 1 세라믹기판의 제조방법에 대해서 설명한다.
미리, 알루미나 분말, 바인더 수지, 및 용제 등을 소요량씩 배합하여 세라믹 슬러리를 작성하고, 상기 세라믹 슬러리를 독터 블레이드법에 의해서 시트 형상으로 성형하여 도 7에 나타내는 바와 같이, 다수개 취득용의 세라믹 그린시트(이하, 단지 그린시트로 부른다, 20)를 제작했다.
상기 그린시트(20)는 도 7에 나타내는 바와 같이, 표면(23) 및 이면(24)을 가지며, 평면시로 격자 프레임 형상으로 설정된 가상의 경계면(21)에 의해서 구분되고, 또한 추후 상기 기판 본체(2)가 되는 복수의 기판영역(22)을 평면시로 가로세로로 인접하여 가지는 제품영역과, 상기 제품영역의 외주를 둘러싸는 평면시가 직사각형 프레임 형상인 에지부(도시생략)로 구성되어 있다.
우선, 도 8에 나타내는 바와 같이, 그린시트(20)의 표면(23)의 전체면에, 상기 세라믹부(10s)와 금속부(10m) 및 유리부(10g)로 이루어지는 페이스트 형상이고 또한 금속부(10m)가 20vol％ 이하의 복합재층(10)을, 스크린인쇄(도시생략)에 의해서 형성했다. 또한, 상기 상태에서, 기판영역(22)마다에 있어서의 소정의 위치에 비교적 소경(小經)인 관통구멍(도시생략)을 형성하고, 상기 관통구멍에 W 분말 또는 Mo 분말을 포함하는 도전성 페이스트를 충전하여 비아 도체(도시생략)를 형성했다.
다음에, 도 9에 나타내는 바와 같이, 상기 복합재층(10)의 상면(11)에 있어서, 개개의 기판영역(22)마다의 4변을 따라서 평면시가 직사각형 프레임 형상을 나타내는 W 분말(또는 Mo 분말)을 포함하는 페이스트 형상의 금속화층(12)을, 평면시로 격자 형상인 패턴으로 되고, 또한 두께가 상기 복합재층(10)의 두께보다도 두꺼워지도록, 스크린인쇄에 의해서 형성했다. 아울러, 기판영역(22)마다의 중앙부측의 상면(11)에는 상기와 마찬가지의 페이스트 형상인 1쌍의 패드(9)를 형성했다.
또한, 그린시트(20)의 이면(24)에 있어서의 기판영역(22)마다에는, 상기와 마찬가지의 도전성 페이스트를 스크린인쇄하여 상기 금속화층(12) 및 패드(9)와 상기 비아 도체를 통하여 접속하는 복수의 이면 전극(도시생략)을 형성했다.
다음에, 도 10에 나타내는 바와 같이, 그린시트(20)의 이면(24)에 있어서의 경계면(21)을 따라서, 두께 방향을 따라서 나이프(도시생략)를 삽입하여 단면이 대략 역V자 형상의 분할홈(29)을 평면시로 격자 형상으로 형성했다.
도 11은 도 10에 나타내는 상태에 있어서, 상기 그린시트(20)의 평면도를 나타내고, 추후 세라믹기판(1)이 되는 복수의 기판영역(22)을 가로세로로 인접한 제품영역(36)과, 그 외주측에 위치하는 직사각형 프레임 형상인 에지부(37)를 나타내는 다수개 취득용의 세라믹기판 집합체(35)를 나타낸 것이다.
또한, 복합재층(10), 금속화층(12), 분할홈(29) 등이 형성된 그린시트(20)를 상기 금속화층(12) 등과 함께 동시 소성했다. 그 결과, 상기 그린시트(20)는 세라믹층(20)이 되었다. 이때, 금속화층(12)의 표면에는 복합재층(10) 중의 유리성분의 석출(이른바 유리 부유)이 발생하고 있지 않았었다.
다음에, 상기 세라믹층(20)의 에지부(37)에 미리 천공된 관통구멍 내로 노출되어 있는 상기 도금전극마다에, 전극봉(어느 것이나 모두 도시생략)을 접촉시킨 상태에서, 상기 세라믹층(20)을 전해도금조 내에 침지하여 전해Ni도금을 시행했다. 그 결과, 기판영역(22)마다에서 소성된 상기 금속화층(12), 1쌍의 패드(9), 및 이면전극의 표면(노출면)에 상기와 마찬가지의 도금층(14)(도시생략)이 피복되었다. 이때, 복합재층(10) 중, 노출된 상면(11)에는, 상기 도금층(14)이 거의 피복되어 있지 않았다. 또한, 상기 세라믹층(20)의 에지부(37)에 형성된 복합재층(10)의 상면(11)에도, 상기 도금층(14)은 거의 피복되어 있지 않았다.
또한, 상기 도금공정 후의 세라믹층(20)을 상기 분할홈(29)마다를 따라서 전단 가공했다. 그 결과, 도 12에 나타내는 바와 같이, 표면(3)의 전체면에 형성된 복합재층(10)과, 상기 복합재층(10)의 상면(11)의 주변부측을 따라서 위치하는 금속화층(12)과, 상기 금속화층(12)에 둘러싸인 상면(11)의 중앙부측에 위치하는 1쌍의 패드(9) 등을 가지는 기판 본체(2)가 복수개 얻어졌다.
마지막으로, 도 13에 나타내는 바와 같이, 표면(3) 및 이면(4)을 가지는 기판 본체(2)마다에 있어서의 금속화층(12)의 상측에 납땜재(16)를 통하여 금속프레임(18)을 납땜에 의해 접합함으로써, 복수의 세라믹기판(1)을 얻을 수 있었다.
또한, 상기 실시형태에서는, 세라믹층(20)을 전단 가공한 후에, 금속프레임 (18)을 납땜했지만, 이들 공정의 순번이 반대가 되는 형태로 변경해도 좋다.
또, 상기 금속프레임(18)을 금속화층(12)의 상측에 납땜한 후에 있어서, 금속화층(12), 납땜재(16), 및 금속프레임(18)의 표면(노출면)에 대해, Ni도금 및 Au도금을 순차 시행하는 공정을 더 실시하도록 해도 좋다.
이상과 같은 세라믹기판(1)을 얻기 위한 제 1 제조방법에 따르면, 그린시트 (20)의 표면(23)의 전체면에 복합재층(10)이 형성되고, 상기 복합재층(10)에 있어서의 기판영역(22)마다의 상면(11)에 금속화층(12)이 직사각형 프레임 형상으로 형성되며, 또한 상기 금속화층(12)의 표면에 도금층(14)이 피복되었으므로, 도금층 (14)의 도금 박리 등이 발생하지 않고, 또한 금속화층(12)의 인쇄 어긋남에 의한 영향을 억제할 수 있었다. 또한, 금속화층(12)이나 패드(9)가 형성되어 있지 않은 복합재층(10)의 노출된 상면(11)에는, 통전 가능한 양의 다른 도금층이 부주의로 형성되어 있지 않았다.
따라서, 상기 금속화층(12)의 상측에 금속프레임(18)을 납땜했을 때나, 또한, 상기 금속프레임(18)의 상면에 금속제의 덮개판(32)을 심 용접했을 때에 발생하는 가열 후의 수축 응력에 의해서도, 상기 금속화층(12)이 기판 본체(2)의 세라믹으로부터 박리하기 어려운 복수의 세라믹기판(1)을 확실하게 또한 효율 좋게 제공할 수 있었다. 게다가, 복합재층(10)의 상면(11)에는 도금층(14)이 거의 피복되어 있지 않으므로, 저비용으로 제조할 수 있었다.
또한, 상기 그린시트(20)를 상층측과 하층측의 상하 2층의 그린시트를 적층하는 형태로 하고, 이들 사이에 소정 패턴의 배선층을 형성하며, 상기 배선층을 에지부의 도금전극에 전기적으로 도통 가능하게 한 형태로 해도 좋다.
다음에, 상기 세라믹기판(1a)을 얻기 위한 제 2 세라믹기판의 제조방법에 대해서 설명한다.
미리, 상기와 마찬가지의 방법에 의해서, 도 14에 나타내는 상층측의 그린시트(25)와, 후술하는 하층측의 그린시트(28)를 제작했다.
상층측의 그린시트(25)는, 도 14에 나타내는 바와 같이, 표면(23) 및 이면 (26)을 가지며, 평면시로 격자 프레임 형상으로 설정된 가상의 경계면(21)에 의해서 구분되며, 또한 추후 상기 기판 본체(2)가 되는 복수의 기판영역(22)을 평면시로 가로세로로 인접하여 가지는 제품영역과, 상기 제품영역의 외주를 둘러싸는 에지부(도시생략)로 이루어진다.
우선, 도 15에 나타내는 바와 같이, 그린시트(25)의 표면(23)의 전체면에, 상기와 마찬가지의 복합재층(10)을 상기와 마찬가지로 하여 형성했다. 상기 상태에서, 기판영역(22)마다의 주변측의 소정의 위치에 관통구멍을 천설하고, 또한 그 내측에 비아 도체(도시생략)를 형성했다.
다음에, 도 16에 나타내는 바와 같이, 상기 복합재층(10)의 상면(11)의 전체면에, 두께가 복합재층(10)의 두께보다도 두꺼운 상기와 마찬가지의 금속화층(12)을 상기와 마찬가지의 방법에 의해 형성했다. 이때, 상기 금속화층(12)은 상기 비아 도체와 접속되어 있었다.
다음에, 상층측의 그린시트(25)에 있어서의 기판영역(22)마다의 중앙부측에 대해, 평면시가 직사각형 형상인 펀치(punch)와 다이(die)를 병용하는 펀칭 가공을 실시했다. 그 결과, 도 17에 나타내는 바와 같이, 상층측의 그린시트(25)는 기판영역(22)마다의 중앙부측에, 표면(23)과 이면(26)의 사이를 관통하는 평면시가 직사각형 형상인 관통구멍(34)이 형성되고, 또한 평면시가 격자 프레임 형상인 그린시트(5)에 성형되었다.
또한, 도 18에 나타내는 바와 같이, 상층측의 그린시트(5)의 이면(26)측에 표면(27) 및 이면(24)을 가지는 평판 형상이고, 또한 미리 표면(27)의 소정 위치에 페이스트 형상의 패드(9)가 형성된 하층측의 그린시트(28)를, 서로의 경계면(21)끼리가 연속되도록 적층하는 것에 의해, 상기 관통구멍(34)의 바닥면측을 폐색했다. 그 결과, 그린시트(5)의 내측 및 그린시트(28)의 상측에, 표면(27)의 일부인 바닥면(27)과 4변의 측면(8)으로 이루어지는 캐비티(6)가 형성되었다.
또한, 하층측의 그린시트(28)의 이면(24)에는, 미리 기판영역(22)마다에 이면전극(도시생략)이 형성되어 있으며, 상기 이면전극은, 상기 그린시트(28)를 관통하는 비아 도체(도시생략)를 통하여 상기 패드(9)와 접속되고, 또한 다른 비아 도체(도시생략)를 통하여 상층측의 그린시트(25)에 설치한 상기 비아 도체와 접속되어 있었다. 즉, 금속화층(12)과 각 패드(9)는 이면전극 및 각 비아 도체를 통하여 서로 도통 가능하게 되어 있었다.
다음에, 도 19에 나타내는 바와 같이, 하층측의 그린시트(28)의 이면(24)에 있어서의 경계면(21)을 따라서 두께 방향을 따라서 나이프(도시생략)를 삽입하여 단면이 대략 역V자 형상의 분할홈(30)을 평면시로 격자 형상으로 형성했다.
또한, 도 20은 도 19에 나타내는 상태에 있어서, 상기 그린시트(5, 28)의 평면도를 나타내고, 추후 세라믹기판(1a)이 되는 복수의 기판영역(22)을 가로세로로 인접한 제품영역(36)과, 그 외주측에 위치하는 직사각형 프레임 형상인 에지부(37)를 나타내는 다수개 취득용의 세라믹기판 집합체(38)를 나타낸 것이다.
다음에, 상기 복합재층(10), 금속화층(12), 분할홈(30) 등이 형성된 그린시트(5, 28)의 적층체를 금속화층(12) 등과 함께 동시 소성했다.
그 결과, 그린시트(5, 28)는 다층세라믹층(5, 28)이 되었다. 또, 상기 소성 후에 있어서, 금속화층(12)의 표면에는 복합재층(10) 중의 유리성분의 석출(이른바 유리 부유)이 발생하고 있지 않았었다.
또한, 상기 다층세라믹층(5, 28)의 상기 에지부(37)에 미리 상기와 마찬가지로 형성된 복수의 관통구멍 내마다로 노출되어 있는 상기 도금전극에, 전극봉(어느 것이나 모두 도시생략)을 삽입하여 접촉시킨 상태에서, 상기 다층세라믹층(5, 28)을 전해도금조 내에 침지하여 전해Ni도금을 시행했다. 그 결과, 기판영역(22)마다에서 소성된 상기 금속화층(12), 캐비티(6) 내의 1쌍의 패드(9), 및 이면전극의 표면(노출면)에 상기와 마찬가지의 도금층(14)(도시생략)이 피복되었다. 이때, 복합재층(10)의 노출된 양측면에서는 도금층(14)의 부착은 전무였다.
그리고, 상기 도금 공정 후의 다층세라믹층(5, 28)을 상기 분할홈(30)마다를 따라서 전단 가공했다. 그 결과, 도 21에 나타내는 바와 같이, 직사각형 프레임 형상인 표면(3)의 전체면에 형성된 복합재층(10)과, 상기 복합재층(10)의 상면(11)의 전체면에 위치하는 직사각형 프레임 형상의 금속화층(12)과, 캐비티(6)의 바닥면 (7)에 위치하는 1쌍의 패드(9) 등을 가지며, 또한 표면(3) 및 이면(4)을 가지는 기판 본체(2a)가 복수개 얻어졌다.
마지막으로, 도 22에 나타내는 바와 같이, 표면(3) 및 이면(4)을 가지는 기판 본체(2a)마다에 있어서의 금속화층(12)의 상측에 납땜재(16)를 통하여 금속프레임(18)을 납땜하여 접합함으로써, 복수의 세라믹기판(1a)을 얻을 수 있었다.
이상과 같은 세라믹기판(1a)을 얻기 위한 제 2 제조방법에 따르면, 상층측의 세라믹 그린시트(25)의 표면(23)에는, 복합재층(10)과 이것보다도 두꺼운 금속화층 (12)이 전체면에 순차 형성할 수 있었으므로, 상기와 마찬가지의 효과에 더불어서, 상기 그린시트(25)의 중앙부측을 두께 방향을 따라서 펀칭 가공한 후에 남는 평면시로 직사각형 프레임 형상으로 된 복합재층(10)과 금속화층(12)의 위치 어긋남을 발생하지 않았다. 그로 인해, 상기 금속화층(12)의 표면에 소요의 도금층(14)을 확실하게 피복할 수 있고, 또한 복합재층(10)에 있어서 외부로 노출되는 양측면에는, 통전 가능하며 부주의한 도금층의 피복을 방지할 수 있었다.
따라서, 상층측과 하층측의 상기 그린시트(5, 28)끼리를 적층하고, 또한 소성하는 것에 의해, 중앙부측에 캐비티(6)가 개구하는 기판 본체(2a)에 있어서의 평면시가 직사각형 프레임 형상인 표면(3)의 전체면에 복합재층(10)과 금속화층(12)이 2층으로 배치 설치된 복수의 세라믹기판(1a)을 확실하게 제조할 수 있었다.
도 23은 상기 세라믹기판(1a)의 응용 형태인 세라믹기판(1b)을 나타내는 수직 단면도이다.
상기 세라믹기판(1b)은, 도 23에 나타내는 바와 같이, 상기와 마찬가지의 세라믹으로 이루어지고, 평면시가 직사각형(외형)인 표면(3) 및 이면(4)을 가지는 전체가 상자 형상인 기판 본체(2b)와, 상기 기판 본체(2b)에 있어서 평면시가 직사각형 프레임 형상인 표면(3)의 전체면에 형성된 상기와 마찬가지의 복합재층 (10)과, 상기 복합재층(10)의 상면(11)의 전체면에 형성되고, 또한 두께가 복합재층(10)의 두께보다도 두꺼운 상기와 마찬가지의 금속화층(12)을 구비하고 있다. 상기 금속화층(12)의 표면에도, 상기와 마찬가지의 도금층(14)이 피복되어 있다. 또, 금속화층(12)의 상측에는, 상기와 마찬가지로 하여 납땜재(16)를 통하여 금속프레임(18)이 접합되어 있다.
상기 기판 본체(2b)는 도 23에 나타내는 바와 같이, 평판 형상인 하층측의 세라믹층(2u)과, 평면시가 직사각형 프레임 형상인 중간층 및 상층측의 세라믹층 (5u, 5)을 일체로 적층한 것이다. 상기 기판 본체(2b)의 중앙부측에는, 평면시가 직사각형 형상인 캐비티(6)가 개구함과 아울러, 상기 캐비티(6)는 세라믹층(2u)의 표면으로 이루어지는 바닥면(7)과, 세라믹층(5u, 5)에 형성된 4변의 측면(8)으로 이루어진다.
도 23 중의 좌측에 나타내는 바와 같이, 비교적 박육인 중간층의 세라믹층 (5u)은 전체가 평판 형상이고 또한 도시에서 전후 1쌍의 단차부(5b)를 병설하고 있으며, 상기 단차부(5b)마다의 상면에는, 상기와 마찬가지의 패드(9)가 개별로 형성되어 있다.
이상과 같은 세라믹기판(1b)에 따르면, 상기 세라믹기판(1, 1a)과 같은 효과를 성취함과 아울러, 수직 방향을 따라서 진동하는 수정진동자를 실장하는 것도 용이하게 된다. 또한, 상기 세라믹기판(1b)은, 상기 세라믹기판(1a)과 같은 제 2 제조방법에 의해서 제조 가능하다.
도 24는 다른 형태의 복합재층(10x)을 포함하는 상기 도 2와 마찬가지인 단면도이다.
도 24에 나타내는 바와 같이, 복합재층(10x)은, 금속화층(12)의 바로 밑에 인접하는 제 1 부분 복합재층(10a)과, 기판 본체{2a(2b)}의 표면(3)측의 제 3 부분 복합재층(10c)과, 이들 사이에 끼워진 제 2 부분 복합재층(10b)의 3층으로 이루어지며, 그들의 표면에는, 상기와 마찬가지의 도금층(14)이 피복되어 있다.
상기 제 1∼제 3 부분 복합재층(10a∼10c) 전체의 두께(10t)는 금속화층(12)의 두께(12t)보다도 얇아지도록 적층되어 있다. 예를 들면, 상기 제 1 부분 복합재층(10a)은, 세라믹부(10s)와 금속부(10m) 및 유리부(10g)의 배합을 30vol％: 70vol％로 하고, 제 2 부분 복합재층(10b)은, 세라믹부(10s)와 금속부(10m) 및 유리부 (10g)의 배합을 50vol％: 50vol％로 하며, 제 3 부분 복합재층(10c)은, 세라믹부 (10s)와 금속부(10m) 및 유리부(10g)의 배합을 70vol％: 30vol％라는 것처럼 단계적으로 배합해야 할 비율을 변화시킨 것이다.
상기와 같은 제 1, 제 2, 및 제 3 부분 복합재층(10a∼10c)으로 이루어지는 복합재층(10x)을 이용하는 것에 의해, 상기와 마찬가지의 효과에 더불어서, 금속화층(12)의 위에 납땜재(16)를 통하여 금속프레임(18) 위에 금속덮개(32)를, 상기 금속덮개(32)의 상면의 주변부를 전동하는 롤러전극(19)에 의해 상기 심 용접할 때에, 저항발열에 수반하는 열팽창 후의 냉각시의 열수축에 의한 응력을 확실하게 완화할 수 있다. 그 결과, 금속화층(12)이 기판 본체(2)의 표면(3)으로부터의 박리를 한층 확실하게 방지할 수 있음과 아울러, 캐비티(6) 내에 밀봉되는 전자부품의 정확한 동작을 보증 가능하게 된다.
또한, 상기 복합재층(10x)은 제 1, 제 2 및 제 3 부분 복합재층(10a, 10b, 10c) 중, 어느 것이나 1층 이상을 적층한 형태로 해도 좋다.
또, 도 24에서 나타내는 바와 같이, 상기 납땜재(16)는, 내주측에 경사면 (16a)과 외주측으로 경사 하향 오목한 원호면(16b)을 가지고 있다.
도 25는 다른 형태의 복합재층(10)을 가지는 세라믹기판(1c)을 나타내는 평면도이다.
상기 세라믹기판(1c)은, 상기 세라믹기판(1)과 마찬가지의 기판 본체 (2), 표면에 도금층(14)이 피복된 금속화층(12), 납땜재(16), 및 금속프레임(18)을 구비하고 있으며, 도 25에 나타내는 바와 같이, 상기와 마찬가지의 복합재층(10)을, 기판 본체(2)의 표면(3)에 있어서의 4코너의 코너부(3C)에만 형성한 것이다.
상기한 바와 같이, 금속프레임(18) 위에 금속덮개(32)의 주변부를 심 용접에 의해 용착하는 공정은, 도시하지 않는 테이블 위에, 세라믹기판(1c)과 금속덮개 (32)를 구속하고 또한 금속덮개(32) 위에서 1쌍의 롤러전극(19)을 전동시키는 것에 의해, 예를 들면, 평행한 1쌍의 장변을 따라서 1회째의 심 용접을 한 후, 남은 1쌍의 단변을 따라서 2회째의 심 용접이 시행된다. 그때, 기판 본체(2)의 표면(3)에 있어서, 장변과 단변의 2회의 심 용접에 의한 저항 발열에 수반하는 열수축에 의한 응력의 영향을 받는 4코너의 코너부(3C)에 위치하는 금속화층(12)이 박리하는 공산(公算)이 높다.
그래서, 도 25에 나타내는 바와 같이, 평면시로 인접하는 장변과 단변과 교차하는 기판 본체(2)의 표면(3)에 있어서의 각 코너부(3C)에만 상기 복합재층(10)을 형성한 세라믹기판(1c)에 의해서, 상기 세라믹패키지(1)와 마찬가지의 효과를 성취 가능하게 된다.
또한, 도 25 중의 좌측의 각 코너부(3C)에 나타내는 바와 같이, 복합재층 (10)을 평면시로 대략 정방형(직사각형)으로 하는 것 외에, 도 25 중의 우측의 각 코너부(3C)에 나타내는 바와 같이, 복합재층(10)을 평면시로 대략 정방형이고 또한 각 모서리부에 원호를 붙인 형태로 하거나, 모따기를 시행한 형태로 해도 좋다. 또, 상기 각 복합재층(10)은, 상기 제 1, 제 2, 및 제 3 부분 복합재층(10a, 10b, 10c)의 3층, 혹은 어느 것이나 2층을 적층한 형태로 해도 좋다.
실시예
이하에 있어서, 본 발명의 상기 세라믹기판(1)의 구체적인 실시예를 설명한다.
미리, 주된 성분이 알루미나로 이루어지는 기판 본체(2)의 표면에 두께가 약 12㎛의 금속화층(12)을 형성하고, 또한, 상기 금속화층(10)의 표면에 Ni도금층(14)을 피복한 후, 소성하여, 비교예의 기판 본체(2)를 10개 준비했다.
상기와 같은 사이즈를 가지며 또한 상기와 같은 주된 성분의 알루미나로 이루어지는 10개의 기판 본체(2)의 표면(3)에 대해, 두께가 약 10㎛의 복합재층(10)과 두께가 약 12㎛의 금속화층(12)을 순차 적층하고, 상기 금속화층(12)의 표면에 Ni도금층(14)을 피복했다. 다음에 이들을 동시 소성하여 실시예의 기판 본체(2)를 10개 제작했다. 또한, 실시예의 상기 복합재층(10)에 있어서, 알루미나 입자(세라믹부, 10s)와 W 분말(금속부, 10m)과 유리 입자(유리부, 10g)의 체적비는 45:50:5였다.
한편, 비교예의 각 기판 본체(2) 및 실시예의 각 기판 본체(2)의 금속화층 (12)마다의 위에, 같은 조성 및 치수로 이루어지는 Ag납땜(16), 및 같은 코바르로 이루어지고 또한 같은 치수로 이루어지는 금속프레임(18)을 납땜 등에 의해 각각 접합했다.
또한, 상기에 의해서 얻어진 실시예 및 비교예의 각 세라믹기판(1)마다의 금속프레임(18) 위에, 같은 코바르 및 치수로 이루어지는 금속덮개(32)를 얹어 놓고, 각 예의 세라믹기판(1)마다에 순차 테이블 위에서 구속한 후, 각 금속덮개(32)에 있어서 평행하는 2변을 따라서 상기 1쌍의 롤러전극(19)을 전동시키는 것에 의해, 가로세로 방향으로 2회의 심 용접을 같은 용접 조건에 따라서 실시했다.
그리고, 각 예마다의 세라믹기판(1)을 외부에서 육안으로 봄으로써, 각 금속화층(12)이 기판 본체(2)의 표면(3)으로부터 일부라도 박리가 발생하고 있었는지 아닌지를 관찰하고, 그 결과를 표 2에 나타냈다.
금속화층의 박리/측정총수
실시예(복합재층 포함) 0/10
비교예(복합재층 없음) 3/10
표 2에 따르면, 실시예의 세라믹기판(1)은, 10개의 모두에 있어서 금속화층 (12)의 박리가 관찰되지 않았다. 한편, 비교예의 세라믹기판에서는, 10개 중, 3개에 있어서 금속화층(12)의 박리가 확인되었다.
상기 결과는, 실시예에서는 기판 본체(2)의 표면(3)과, 금속화층(12)의 사이에, 알루미나 입자(세라믹부, 10s)와 W 분말(금속부, 10m)와 유리 입자(유리부, 10g)가 45:50:5의 체적비로 배합된 복합재층(10)이 상기 금속화층(12)보다도 두껍게 형성되어 있었으므로, 상기 금속화층(12)의 표면에 피복된 도금층(14)이 유리 부유에 의한 도금 박리 등의 문제점을 발생하지 않았었다. 그 결과, 상기 금속덮개(32)를 심 용접했을 때에 발생한 저항열에 의한 응력이 완화된 것으로 추정된다.
한편, 비교예 중의 3개에서는, 상기 복합재층(10)이 부족하였으므로, 상기 응력에 의해 금속화층(12)이 기판 본체(2)의 표면(3)으로부터 박리한 것에 의하는 것으로 추정된다. 이상과 같은 실시예에 의해, 본 발명의 우위성이 뒷받침되었다.
다음에, 본 발명의 상기 세라믹기판(1)의 구체적인 실시예에 대해서 설명한다.
미리, 주된 성분이 알루미나로 이루어지는 기판 본체(2)와, 그 표면(3)의 전체면에 두께가 약 10㎛의 복합재층(10)과, 그 4변을 따라서 두께가 약 13㎛이고 또한 같은 폭의 금속화층(12)을 적층하며, 상기 금속화층(12)의 표면에 같은 두께의 Ni도금막(도금층, 14)을 피복한 후, 이들을 동시 소성하여 실시예 및 비교예가 되는 기판 본체(2)를 합계 90개로 제작했다.
상기 복합재층(10)의 조성은, W 분말(금속부,10m)과, 알루미나 입자(세라믹부, 10s) 및 유리성분(유리부, 10g)의 체적율(vol％)은, 표 3에 나타내는 바와 같이, 상기 W 분말의 체적율을 14∼85vol％의 범위에 있어서, 9단계로 변화하고, 각 단계마다에 10개씩의 세라믹기판(1)을 준비했다.
다음에, 상기 금속화층(12)의 상면에, 같은 조성 및 치수로 이루어지는 Ag납땜(납땜재, 16)을 통하여 또한 같은 코바르이고 또한 같은 치수로 이루어지는 금속프레임(18)을 납땜에 의해서 각각 접합했다.
또한, 이상에 의해 얻어진 각 예의 세라믹기판(1)의 90개의 금속프레임(18)상에, 같은 코바르 및 치수로 이루어지는 금속덮개(32)를 얹어 놓고, 각 예의 세라믹기판(1)마다에 순차 테이블 위에서 구속한 후, 각 금속덮개(32)에 있어서 평행하는 2변을 따라서 상기 1쌍의 롤러전극(19)을 전동시키는 것에 의해, 가로세로 방향으로 2회의 심 용접을 같은 용접 조건에 따라서 실시했다.
금속부의
비율
(vol％)
85
80
68
55
36
29
20.5
20
14
금속프레임의
인장강도
(N)
7.8
9.8
9.8
9.8
9.8
9.8
9.8
7.8
7.8
금속화층의 박리 있음 없음 없음 없음 없음 없음 없음 약간
있음		 있음
그리고, 각 예마다의 세라믹기판(1)의 금속프레임(18)을 같은 힘(N)으로 또한 같은 방향으로 잡아 당기는 것에 의해, 금속화층(12) 및 복합재층(10)이 기판 본체(2)의 표면(3)으로부터 박리했을 때의 인장 강도를 측정하고, 각 예 10개씩의 평균값을 표 3에 나타냈다. 그 결과, 복합재층(10)에 있어서의 금속부(10m)의 체적율이 80∼20.5vol％의 범위였던 실시예의 세라믹기판(1)에서는, 금속프레임(18)의 인장 강도가 어느 것이나 모두 9.8N인 것에 대해, 금속부(10m)의 체적율이 85vol％혹은 20, 14vol％의 비교예의 각 세라믹기판(1)에서는, 7.8N과 상기 실시예의 인장 강도보다도 낮게 되어 있었다.
따라서, 상기 복합재층(10)에 포함되는 금속부(10m)의 체적율이 20초과∼80vol％인 실시예의 세라믹기판(1)에 따르면, 상기 복합재층(10)에 의해서, 그 금속화층(12)이 충분한 강도를 가지고 있는 것이 판명되었다.
도 26은 또 다른 형태의 세라믹기판(40)의 개략을 나타내는 수직 단면도, 도 27은 도 26 중의 일점쇄선부분(Z)의 확대도이다.
상기 세라믹기판(40)은, 도 26, 27에 나타내는 바와 같이, 상기와 마찬가지의 세라믹층(44, 45)을 적층하여 이루어지고, 평면시가 직사각형(정방형 또는 장방형)인 표면(43) 및 이면(44)을 가지는 기판 본체(42)와, 상기 기판 본체(42)의 이면(표면, 44)의 전체면에 형성된 상기와 마찬가지의 복합재층(10)과, 상기 복합재층(10)의 하면(상면, 11)에 있어서의 소정의 위치에 형성된 복수의 패드(금속화층, 52)를 구비하고 있다. 복합재층(10)의 하면(11)에는, 상기와 마찬가지의 도금층(14)이 피복되어 있다. 또, 상기 패드(52)의 두께는, 복합재층(10)의 두께보다도 두껍다.
상기 기판 본체(42)의 세라믹층(44, 45) 사이에는, 소정 패턴의 배선층(46)이 형성되고, 상기 배선층(46)은 세라믹층(44, 45)을 관통하는 비아 도체(47, 48)와 개별로 접속되어 있다. 또, 하층측의 비아 도체(48)는, 복합재층(10)도 관통하여 상기 패드(52)와 개별로 접속되어 있다. 또한, 기판 본체(42)의 표면(43)의 중앙부측에는, 복수의 전극(49)이 형성되고, 상기 전극(49)은, 상층측의 비아 도체 (47)와 접속되며, 또한 표면(43) 위에 추후 실장되는 반도체소자 등의 전자부품(50)과 접속된다.
또한, 상기 배선층(46), 비아 도체(47, 48), 전극(49), 및 패드(52)는, W 혹은 Mo 등으로 이루어진다.
도 26, 27에 나타내는 바와 같이, 복합재층(10)의 하면(11)에 형성된 패드 (52)마다의 표면에는, Ni 및 Au도금막을 순차 도금한 도금층(54)이 피복되고, 상기 도금층(54) 및 상기와 마찬가지의 납땜재(56)를 통하여 수직 자세의 리드 핀(금속부재, 58)의 머리부(59)가 접합되어 있다. 상기 리드 핀(58)은 예를 들면, 194합금 등의 Cu합금으로 이루어진다.
또한, 상기 세라믹기판(40)도, 상기 제조방법에 준하여 제조할 수 있다.
이상과 같은 세라믹기판(40)에 따르면, 하층측의 세라믹층(45)과 복수의 패드(52)의 사이에, 상기 세라믹부(10s)와 금속부(10m) 및 유리부(10g)로 이루어지고 또한 패드(52)의 두께보다도 얇은 복합재층(10)이 개재되어 있다. 그 결과, 소성 후에 있어서 패드(52)의 표면에 피복한 도금층(54)이 도금 박리 등의 문제점을 발생하고 있지 않다. 또, 각 패드(52)마다의 하측에 납땜재(56)를 통하여 리드 핀 (58)의 머리부(59)를 납땜했을 때에, 각 패드(52)가 냉각에 수반하여 발생한 수축 응력을 받아도, 상기 패드(52)가 바로 위 부근에 위치하는 세라믹층(45)으로부터 박리하는 사태를 확실하게 방지할 수 있다.
또한, 리드 핀(58)이 직경 방향을 따른 외력을 받아도, 상기 패드(52)가 부주의로 세라믹층(45)으로부터 박리하기 어렵게 되어 있다. 따라서, 리드 핀(58)과 접속 가능한 실장부를 가지는 프린트 기판 등의 마더보드에 양호한 전기적 도통을 확보하면서 정밀도 좋게 실장 가능하게 된다.
도 28은, 한층 또 다른 형태의 세라믹기판(60)의 개략을 나타내는 수직 단면도이다.
상기 세라믹기판(60)은, 도 28에 나타내는 바와 같이, 상기와 마찬가지의 세라믹으로 이루어지고, 평면시가 직사각형인 표면(63) 및 이면(64)을 가지는 기판 본체(62)와, 상기 기판 본체(62)의 이면(표면, 64)의 전체면에 형성된 상기와 마찬가지의 복합재층(10)과, 상기 복합재층(10)의 하면(상면, 11)의 중앙부측에 비교적 광역에 형성되고, 두께가 상기 복합재층(10)의 두께보다도 두껍우며 또한 평면시가 원형 형상인 도체층(금속화층, 72)을 구비하고 있다.
상기 기판 본체(62)에는, 그 표면(63)과 이면(64)의 사이 및 복합재층(10)을 관통하는 비교적 큰 직경의 관통구멍(비어홀, 65) 내에 방열용의 비아 도체(서멀비아, 66)가 형성되고, 상기 비아 도체(66)는 상기 도체층(72)과 접속되어 있다. 상기 도체층(72)의 표면(바닥면 및 주위면)에는, 상기와 마찬가지의 도금층(54)이 피복되어 있으며, 상기 도금층(54) 및 상기와 마찬가지의 납땜재(76)를 통하여 평면시가 원형 형상인 방열판(금속부재, 78)이 납땜되어 있다.
또, 도 28에 나타내는 바와 같이, 상기 기판 본체(62)의 표면(63)에 노출되는 비아 도체(66)의 상면(68)에는, 발열량이 비교적 큰 LED 등의 발광소자(70) 혹은 파워 반도체소자 등의 전자부품이 추후 실장된다.
또한, 상기 비아 도체(66) 및 도체층(72)은, W 혹은 Mo으로 이루어지고, 상기 방열판(78)은, 예를 들면, Cu합금 혹은 알루미늄합금 등으로 이루어진다. 또, 상기 기판 본체(62)의 표면(63)에 있어서의 비아 도체(66)의 상면(68)의 주변부에는, 상기 발광소자(70)와 와이어를 통하여 도통되는 도시하지 않는 전극이 형성되어 있다.
상기 세라믹기판(60)도, 상기 제조방법에 준하여 제조할 수 있다.
이상과 같은 세라믹기판(60)에 따르면, 기판 본체(62)와 도체층(72)의 사이에, 상기와 마찬가지의 복합재층(10)이 개재되어 있으므로, 소성 후에 있어서 도체층(72)의 표면에 피복한 도금층(14)이 도금 박리 등의 문제점을 발생하고 있지 않다. 또, 도체층(72)에 납땜재(76)를 통하여 방열판(78)을 납땜했을 때에, 도체층 (72)이 냉각에 수반하여 발생한 수축 응력을 받아도, 상기 도체층(72)이 그 주변 부근에 위치하는 기판 본체(62)의 세라믹으로부터 박리하는 사태를 확실하게 방지할 수 있다. 또한, 방열판(78)이 방열시에 팽창 및 수축했을 때에도, 도체층(72)이 기판 본체(62)의 세라믹으로부터 박리하기 어렵게 된다.
따라서, 기판 본체(62)의 표면(63)측에 실장되는 LED 등의 발광소자(70)가 발하는 열을 비아 도체(66), 도체층(72), 납땜재(76), 및 방열판(78)을 통하여 외부에 효과적으로 방출시키는 것이 가능하게 된다.
또한, 상기 관통구멍(65), 비아 도체(66), 도체층(72), 및 방열판(78)은, 평면시로 직사각형, 직사각형 형상 혹은 5각형 이상의 다각형을 나타내는 것이라도 좋다.
본 발명은, 이상에 있어서 설명한 각 형태에 한정되는 것은 아니다.
예를 들면, 상기 기판 본체를 구성하는 세라믹은, 알루미나 이외의 고온소성세라믹, 혹은 유리-세라믹 등의 저온소성세라믹으로 해도 좋다.
또, 상기 세라믹기판(1)의 기판 본체(2)는, 복수의 세라믹층을 적층한 형태로 하고, 상기 세라믹층끼리의 사이에, 상기 제조방법에 있어서의 상기 도금공정에서 이용하기 위한 배선층을 소정 패턴으로 형성해도 좋다.
또한, 상기 세라믹기판{1a, 1b(1c)}의 기판 본체(2a, 2b)에 있어서의 하층측의 세라믹층(2u)도 상기와 마찬가지로 상하 2층의 세라믹층으로 해도 좋다.
또, 상기 기판 본체(2) 등의 표면(3) 및 이면(4) 등은, 평면시로 정방형으로 하거나, 상기 정방형 혹은 상기 장방형의 각 코너에 원호 형상으로 오목한 오목홈을 가지는 형태로 하고, 상기 오목홈의 내벽면을 따라서 도체층을 설치한 형태로 해도 좋다
또한, 상기 금속화층(12), 패드(9, 52), 도체층(72) 등의 도체는, 상기 기판 본체(2) 등이 유리-세라믹 등의 저온소성세라믹으로 이루어지는 경우에는, 주된 성분이 Ag 혹은 Cu 등으로 이루어지는 금속이나 합금이 적용된다.
또, 상기 세라믹기판(40)은, 기판 본체(42)의 표면(43)의 전체면에도 복합재층(10)을 더 형성하고, 상기 복합재층(10)의 상면(11)에 있어서의 주변부측에 배치 설치한 상기 패드(금속화층, 52)의 상측에 납땜재(56)를 통하여 상기 리드 핀(58)을 수직 자세로 접합해도 좋다.
더불어서, 상기 제 1 및 제 2 세라믹기판의 제조방법은, 상기한 다수개 취득의 형태에 한정되지 않고, 개별의 세라믹기판을 제조할 때에도 사용할 수 있다.
본 발명에 따르면, 세라믹으로 이루어지며, 전자부품 등이 실장되는 기판 본체의 표면과, 상기 표면에 배치 설치한 복합재층과 금속화층을 구비하고, 소성 후라도 상기 금속화층의 표면에 피복한 도금층이 박리 등을 하지 않음과 아울러, 상기 금속화층 위에 납땜하는 금속프레임(금속부품) 위에 금속덮개 등을 용접했을 때에, 상기 용접열에 기인하는 금속덮개의 수축 응력에 의해, 상기 금속화층이 기판 본체로부터 박리하지 않고, 또한 상기 금속화층과 상기 납땜재가 강고하게 접착하는 세라믹기판을 확실하게 제공 가능하게 된다.
1, 1a∼1c, 40, 60: 세라믹기판 2, 2a, 2b, 42, 62: 기판 본체
3, 43, 63: 표면 3c: 코너부
4, 44, 64: 이면(표면) 6: 캐비티
10, 10x: 복합재층 10a∼10c: 부분 복합재층
10s: 세라믹부 10m: 금속부
10g: 유리부 10t: 복합재층의 두께
11: 상면 12: 금속화층
12t: 금속화층의 두께 14: 도금층
16, 56, 76: 납땜재 18: 금속프레임(금속부재)
20, 25, 28: 세라믹 그린시트 22: 기판영역
23, 24, 26: 그린시트의 표면 34: 관통구멍
36: 제품영역 37: 에지부
52: 패드(금속화층) 58: 리드 핀(금속부재)
72: 도체층(금속화층) 78: 방열판(금속부재)

Claims (13)

  1. 세라믹으로 이루어지고, 평면시가 직사각형 형상인 1쌍의 표면을 가지는 기판 본체와,
    상기 기판 본체에 있어서의 적어도 일측의 표면에 형성되며, 금속부재를 장착하기 위한 금속화층을 구비하고,
    상기 기판 본체의 표면과 금속화층의 사이에 세라믹부와, 상기 금속화층을 구성하는 금속과 동종의 금속 또는 상기 금속화층을 구성하는 금속과 전율 고용체를 이루는 금속으로 이루어지는 금속부와, 유리부,를 혼재시켜 이루어지는 복합재층을 형성하며,
    상기 복합재층의 두께는 상기 금속화층의 두께보다도 얇고,
    상기 금속화층의 표면에는 도금층이 피복되어 있는 것을 특징으로 하는 세라믹기판.
  2. 청구항 1에 있어서,
    상기 복합재층은, 상기 기판 본체의 표면의 전체면에 형성되어 있는 것을 특징으로 하는 세라믹기판.
  3. 청구항 1에 있어서,
    상기 기판 본체의 표면에는, 상기 표면의 중앙부측에 평면시로 직사각형 형상인 캐비티가 개구하고 있으며, 상기 금속화층과 상기 복합재층은 상기 캐비티를 제외한 상기 기판 본체의 표면에 형성되어 있는 것을 특징으로 하는 세라믹기판.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 도금층의 위에는 납땜재를 통하여 평면시가 직사각형 형상인 금속프레임이 접합되어 있는 것을 특징으로 하는 세라믹기판.
  5. 청구항 2 또는 청구항 4에 있어서,
    상기 복합재층은 3∼20vol％의 금속부와, 잔부가 세라믹부 및 유리부로 이루어지는 것을 특징으로 하는 세라믹기판.
  6. 청구항 3 또는 청구항 4에 있어서,
    상기 복합재층은 20초과∼80vol％의 금속부와, 잔부가 세라믹부 및 유리부로 이루어지는 것을 특징으로 하는 세라믹기판.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 복합재층은 상기 세라믹부와 금속부와 유리부의 혼재 비율을 상위시킨 1층 이상의 부분 복합재층을 적층한 것인 것을 특징으로 하는 세라믹기판.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 복합재층은 상기 기판 본체의 표면에 있어서, 적어도 상기 표면 또는 이면의 4코너의 코너부에 형성되어 있는 것을 특징으로 하는 세라믹기판.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 기재된 세라믹기판의 제조방법으로서,
    평면시가 직사각형 형상인 1쌍의 표면을 가지는 세라믹 그린시트에 있어서의 적어도 일측의 표면의 전체면에, 세라믹부와 금속부와 유리부로 이루어지는 복합재층을 형성하는 공정과,
    상기 복합재층의 상면에 금속화층을 형성하는 공정과,
    상기 금속화층의 표면에 도금층을 피복하는 공정을 포함하는 것을 특징으로 하는 세라믹기판의 제조방법.
  10. 청구항 3 내지 청구항 8 중 어느 한 항에 기재된 세라믹기판의 제조방법으로서,
    평면시가 직사각형 형상인 1쌍의 표면을 가지는 상층측의 세라믹 그린시트의 상기 표면의 전체면에, 세라믹부와 금속부와 유리부로 이루어지는 복합재층을 형성하는 공정과,
    상기 복합재층의 상면에 금속화층을 형성하는 공정과,
    상기 복합재층 및 금속화층이 형성된 상기 상층측의 세라믹 그린시트의 중앙측을 두께 방향을 따라서 펀칭하여 평면시로 직사각형 형상인 관통구멍을 형성하는 공정과,
    상기 상층측의 세라믹 그린시트의 이면측에 상기 관통구멍을 덮는 평판 형상인 하층측의 세라믹 그린시트를 적층하는 공정과,
    상기 관통구멍을 형성하는 공정에 의해 평면시로 직사각형 형상이 된 상기 금속화층의 표면에 도금층을 피복하는 공정을 포함하는 것을 특징으로 하는 세라믹기판의 제조방법.
  11. 청구항 9에 있어서,
    상기 세라믹 그린시트는 평면시로 세라믹기판이 되는 복수의 기판영역을 가로세로로 인접시킨 제품영역과, 상기 제품영역의 외주측에 위치하는 직사각형 프레임 형상의 에지부로 구성되어 있으며,
    상기 금속화층은, 상기 기판영역마다의 상기 복합재층의 4변을 따라서 형성되는 것을 특징으로 하는 세라믹기판의 제조방법.
  12. 청구항 10에 있어서,
    상기 상층측 및 하층측의 세라믹 그린시트는 평면시로 세라믹기판이 되는 복수의 기판영역을 가로세로로 인접시킨 제품영역과, 상기 제품영역의 외주측에 위치하는 직사각형 프레임 형상의 에지부로 구성되어 있으며,
    상기 관통구멍을 형성하는 공정은 상기 기판영역마다의 상기 복합재층 및 금속화층이 형성된 상기 상층측의 세라믹 그린시트의 중앙부측에 대해서 실시되는 것을 특징으로 하는 세라믹기판의 제조방법.
  13. 청구항 9 내지 청구항 12 중 어느 한 항에 있어서,
    상기 각 공정의 후에, 상기 도금층의 위에, 납땜재를 통하여 평면시가 직사각형 프레임 형상인 금속프레임을 접합하는 공정을 가지는 것을 특징으로 하는 세라믹기판의 제조방법.
KR1020147001557A 2012-03-14 2013-03-12 세라믹기판 및 그 제조방법 KR101679937B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012056593 2012-03-14
JPJP-P-2012-056593 2012-03-14
JPJP-P-2012-244442 2012-11-06
JP2012244442 2012-11-06
PCT/JP2013/056707 WO2013137214A1 (ja) 2012-03-14 2013-03-12 セラミック基板およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020167019464A Division KR101758585B1 (ko) 2012-03-14 2013-03-12 세라믹기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20140135686A true KR20140135686A (ko) 2014-11-26
KR101679937B1 KR101679937B1 (ko) 2016-11-25

Family

ID=49161120

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167019464A KR101758585B1 (ko) 2012-03-14 2013-03-12 세라믹기판 및 그 제조방법
KR1020147001557A KR101679937B1 (ko) 2012-03-14 2013-03-12 세라믹기판 및 그 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020167019464A KR101758585B1 (ko) 2012-03-14 2013-03-12 세라믹기판 및 그 제조방법

Country Status (6)

Country Link
US (1) US9006582B2 (ko)
JP (2) JP5967836B2 (ko)
KR (2) KR101758585B1 (ko)
CN (1) CN103718288B (ko)
TW (1) TWI503061B (ko)
WO (1) WO2013137214A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013183315A1 (ja) * 2012-06-04 2013-12-12 株式会社Ｎｅｏｍａｘマテリアル シールリングおよびシールリングの製造方法
JP2014197575A (ja) * 2013-03-29 2014-10-16 セイコーエプソン株式会社 パッケージ、電子デバイス、電子デバイスの製造方法、電子機器、及び移動体
JP6331475B2 (ja) * 2014-02-28 2018-05-30 Tdk株式会社 圧電デバイス
FR3019375B1 (fr) * 2014-03-31 2016-05-06 Commissariat Energie Atomique Procede de realisation d'un boitier hermetique destine a l'encapsulation d'un dispositif implantable et boitier correspondant
JP6331804B2 (ja) * 2014-07-16 2018-05-30 セイコーエプソン株式会社 パッケージベース、パッケージ、電子デバイス、電子機器及び移動体
JP6386854B2 (ja) * 2014-09-29 2018-09-05 日本特殊陶業株式会社 セラミック基板
WO2016111281A1 (ja) * 2015-01-07 2016-07-14 株式会社村田製作所 セラミック基板、電子部品およびセラミック基板の製造方法
JP6450612B2 (ja) * 2015-03-11 2019-01-09 日本特殊陶業株式会社 電子部品装置およびその製造方法
US10529646B2 (en) * 2015-04-24 2020-01-07 Amosense Co., Ltd. Methods of manufacturing a ceramic substrate and ceramic substrates
CN105206591A (zh) * 2015-08-31 2015-12-30 中国科学院自动化研究所 一种具有数字信号隔离电路芯片的电路板及封装方法
JP6294417B2 (ja) * 2016-09-01 2018-03-14 日機装株式会社 光半導体装置および光半導体装置の製造方法
JP6795441B2 (ja) * 2017-03-30 2020-12-02 日本特殊陶業株式会社 セラミック配線基板及びその製造方法
JP2020155680A (ja) * 2019-03-22 2020-09-24 セイコーエプソン株式会社 電子デバイスの製造方法、電子デバイス、電子機器および移動体
TWI761734B (zh) 2019-11-26 2022-04-21 財團法人工業技術研究院 覆銅陶瓷基板
WO2021131693A1 (ja) * 2019-12-26 2021-07-01 Ｎｇｋエレクトロデバイス株式会社 配線基板
CN113365447B (zh) * 2020-03-03 2023-05-16 华为机器有限公司 一种壳体、电子设备和壳体的制作方法
KR20230153818A (ko) 2022-04-29 2023-11-07 주식회사 아모그린텍 세라믹 기판 제조방법
KR20240032231A (ko) 2022-09-01 2024-03-12 주식회사 아모그린텍 세라믹 기판 유닛 및 그 제조방법
KR20240032414A (ko) 2022-09-02 2024-03-12 주식회사 아모그린텍 세라믹 기판 제조방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6013766U (ja) * 1983-07-06 1985-01-30 岡谷電機産業株式会社 基板構造
JPH01197378A (ja) 1988-01-30 1989-08-09 Murata Mfg Co Ltd セラミックと金属間の接合方法
US5010053A (en) * 1988-12-19 1991-04-23 Arch Development Corporation Method of bonding metals to ceramics
US5079223A (en) * 1988-12-19 1992-01-07 Arch Development Corporation Method of bonding metals to ceramics
JPH05166958A (ja) 1991-12-13 1993-07-02 Kyocera Corp 半導体素子収納用パッケージ
JP3369665B2 (ja) * 1993-08-27 2003-01-20 日本特殊陶業株式会社 半導体パッケージ用のセラミック製リッド基板およびセラミック製リッド
JP3401102B2 (ja) * 1994-12-21 2003-04-28 株式会社日立製作所 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
JP2889519B2 (ja) 1995-11-13 1999-05-10 株式会社住友金属エレクトロデバイス セラミックパッケージの封止構造
JPH09221375A (ja) 1996-02-14 1997-08-26 Sumitomo Metal Ind Ltd セラミックス基板及びその製造方法
JP3736961B2 (ja) 1998-01-27 2006-01-18 株式会社住友金属エレクトロデバイス セラミックス基板
JP2001068830A (ja) * 1999-08-30 2001-03-16 Kyocera Corp 回路基板
JP2004056148A (ja) * 2002-07-17 2004-02-19 Ngk Spark Plug Co Ltd 銅ペースト及びそれを用いた配線基板
KR20040008094A (ko) * 2002-07-17 2004-01-28 엔지케이 스파크 플러그 캄파니 리미티드 동 페이스트, 이것을 이용한 배선기판 및 배선기판의제조방법
JP2005060822A (ja) * 2003-08-08 2005-03-10 Rohm & Haas Electronic Materials Llc 複合基体の電気メッキ
JP4227601B2 (ja) * 2004-06-01 2009-02-18 キヤノン株式会社 導電性パターンの形成方法、これを用いた電子放出素子、電子源及び画像表示装置の製造方法
JP2007012707A (ja) * 2005-06-28 2007-01-18 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2007184344A (ja) * 2006-01-05 2007-07-19 Epson Imaging Devices Corp 電気光学装置、実装構造体、電子機器及び実装用接着材
JP2007294795A (ja) * 2006-04-27 2007-11-08 Kyocera Corp 配線基板
WO2008050722A1 (fr) 2006-10-24 2008-05-02 Tokuyama Corporation Procédé de production d'un ensemble composé d'un élément en nitrure d'aluminium fritté et d'un élément métallique à haut point de fusion
JP2008112787A (ja) * 2006-10-30 2008-05-15 Tdk Corp 多層セラミックス基板及びその製造方法
JP4676964B2 (ja) * 2007-01-30 2011-04-27 日本特殊陶業株式会社 多数個取り基板
JP2009283510A (ja) * 2008-05-19 2009-12-03 Ngk Spark Plug Co Ltd セラミック配線基板及びその製造方法
EP2304782A1 (en) * 2008-06-20 2011-04-06 Polymer Vision Limited An integrated circuit comprising light absorbing adhesive
JP2011035340A (ja) 2009-08-06 2011-02-17 Sumitomo Metal Electronics Devices Inc 高放熱型電子部品収納用パッケージ
JP5388946B2 (ja) 2010-05-18 2014-01-15 株式会社トクヤマ メタライズド窒化アルミニウム基板の製造方法
US20130050228A1 (en) * 2011-08-30 2013-02-28 Qualcomm Mems Technologies, Inc. Glass as a substrate material and a final package for mems and ic devices

Also Published As

Publication number Publication date
TW201352084A (zh) 2013-12-16
CN103718288A (zh) 2014-04-09
JP5967836B2 (ja) 2016-08-10
JP2016122856A (ja) 2016-07-07
US9006582B2 (en) 2015-04-14
KR101758585B1 (ko) 2017-07-14
KR20160089540A (ko) 2016-07-27
JPWO2013137214A1 (ja) 2015-08-03
CN103718288B (zh) 2016-08-17
US20140196935A1 (en) 2014-07-17
TWI503061B (zh) 2015-10-01
KR101679937B1 (ko) 2016-11-25
JP6297082B2 (ja) 2018-03-20
WO2013137214A1 (ja) 2013-09-19

Similar Documents

Publication Publication Date Title
KR101758585B1 (ko) 세라믹기판 및 그 제조방법
CN106688091A (zh) 布线基板、电子装置以及电子模块
JP5977180B2 (ja) 配線基板
US20230144181A1 (en) Ceramic laminated substrate, module, and method of manufacturing ceramic laminated substrate
JP5383407B2 (ja) 多数個取り配線基板
JP5388601B2 (ja) 電子部品収納用パッケージ
JP2008252058A (ja) 半導体装置及びその製造方法
JP2007103720A (ja) セラミックパッケージ
JP4715000B2 (ja) チップ型電子部品の製造方法
JP2002016341A (ja) 連結セラミック配線基板の製造方法、および配線基板の製造方法。
JP4174407B2 (ja) 電子部品収納用パッケージ
JP2005317590A (ja) 多数個取り配線基板
JP2013115244A (ja) 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法
JP2013175659A (ja) 多数個取り配線基板
JP6773114B2 (ja) セラミック電子部品
JP7122939B2 (ja) 配線基板およびその製造方法
JPH10139559A (ja) ガラスセラミック基板及びその製造方法
CN114696777A (zh) 封装体及其制造方法
JP4028808B2 (ja) 電子部品収納用パッケージ
JP4613862B2 (ja) セラミック電子部品の製造方法
JP3560468B2 (ja) セラミックヒータ及びその製造方法
JPH11111766A (ja) 配線基板およびその製造方法
JP2006041310A (ja) 多数個取り配線基板
JP3652320B2 (ja) 電子部品収納用パッケージおよび電子装置
JP5743561B2 (ja) 配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant