KR20240032231A - 세라믹 기판 유닛 및 그 제조방법 - Google Patents

세라믹 기판 유닛 및 그 제조방법 Download PDF

Info

Publication number
KR20240032231A
KR20240032231A KR1020220110488A KR20220110488A KR20240032231A KR 20240032231 A KR20240032231 A KR 20240032231A KR 1020220110488 A KR1020220110488 A KR 1020220110488A KR 20220110488 A KR20220110488 A KR 20220110488A KR 20240032231 A KR20240032231 A KR 20240032231A
Authority
KR
South Korea
Prior art keywords
layer
ceramic substrate
bonding
insulating layer
upper metal
Prior art date
Application number
KR1020220110488A
Other languages
English (en)
Inventor
이지형
Original Assignee
주식회사 아모그린텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모그린텍 filed Critical 주식회사 아모그린텍
Priority to KR1020220110488A priority Critical patent/KR20240032231A/ko
Priority to PCT/KR2023/012840 priority patent/WO2024049182A1/ko
Publication of KR20240032231A publication Critical patent/KR20240032231A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 세라믹 기판 유닛 및 그 제조방법에 관한 것으로, 세라믹 기재와, 세라믹 기재의 상면에 접합되고, 반도체 칩이 실장되도록 구성된 상부 금속층과, 절연층과 절연층 상에 배치된 전극층을 포함하고, 상부 금속층의 상면에 접합된 배선부와, 세라믹 기재의 하면에 접합된 히트싱크를 포함하고, 배선부의 전극층은 반도체 칩과 연결되어 배선을 형성할 수 있다.

Description

세라믹 기판 유닛 및 그 제조방법{CERAMIC SUBSTRATE UNIT AND MANUFACTURING METHOD THEREOF}
본 발명은 세라믹 기판 유닛 및 그 제조방법에 관한 것으로, 더욱 상세하게는 상부 금속층에 전기적 신호를 전달하는 배선을 용이하게 형성하도록 한 세라믹 기판 유닛 및 그 제조방법에 관한 것이다.
일반적으로 전기차는 고전압 배터리에서 제공되는 직류 전압을, 모터를 구동하기 위한 교류 3상 전압으로 변환시키는 인버터가 필요하다.
이러한 인버터는 구동용 배터리의 높은 전압을 모터에 적합한 상태로 조절하여 공급하기 위한 파워모듈이 조립된다. 파워모듈은 전력의 변환을 위한 반도체 칩을 포함하는데, 이러한 반도체 칩은 고전압 고전류 동작으로 인해 고온의 열이 발생한다. 이러한 열이 지속되면 반도체 칩이 열화되고, 파워모듈의 성능이 저하되는 문제가 있다.
이를 해결하기 위해, 열전도도가 높은 두꺼운 상부 금속층이 적용된 세라믹 기판이 사용되는데, 이러한 세라믹 기판은 상부 금속층의 두께가 두껍기 때문에 라인/스페이스(Line/Space)의 치수가 상대적으로 더 크다. 여기서, 라인은 평면 위로 돌출되어 라인 형태로 연장된 패턴을 가리키고, 스페이스는 라인들 사이의 공간을 의미하며, 라인/스페이스의 치수는 상기 평면에 평행한 방향으로 라인과 스페이스가 갖는 폭을 의미한다. 일 예로, 두께가 0.3mm이면 라인/스페이스(Line/Space)는 0.5mm인 회로를 형성하며, 이때 에칭 가공에 소요되는 시간은 대략 1시간이다. 반면, 두께가 0.8mm이면 라인/스페이스(Line/Space)는 1.6mm인 회로를 형성해야 하기 때문에 에칭 가공에 소용되는 시간이 대략 24시간 이상 소요되어 매우 비효율적이다.
등록특허공보 제10-1758585호(2017.07.10 등록)
본 발명은 상술한 문제점을 해결하고자 안출된 것으로서, 본 발명은 전기적 신호를 연결하기 위한 배선을 형성하는 별도의 배선부를 상부 금속층에 접합함으로써 회로의 연결을 위해 상부 금속층을 에칭할 필요가 없어 원가 절감과 신뢰성 확보가 가능하고, 고전력 파워모듈에 적용할 수 있는 세라믹 기판 유닛 및 그 제조방법을 제공하는 데 그 목적이 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 세라믹 기판 유닛은, 세라믹 기재와, 세라믹 기재의 상면에 접합되고, 반도체 칩이 실장되도록 구성된 상부 금속층과, 절연층과 절연층 상에 배치된 전극층을 포함하고, 상부 금속층의 상면에 접합된 배선부와, 세라믹 기재의 하면에 접합된 히트싱크를 포함하고, 배선부의 전극층은 반도체 칩과 연결되어 배선을 형성할 수 있다.
절연층은 알루미나(Al2O3), AlN, Si3N4, ZTA(Zirconia Toughened Alumina) 중 어느 하나의 재료로 형성될 수 있다.
또한, 상부 금속층과 배선부 사이에 배치된 접합층을 더 포함하고, 접합층은 브레이징 필러층, Ag 소결층 및 솔더층 중 어느 하나일 수 있다.
전극층은 절연층에 대응되는 형상으로 이루어져 절연층에 하면이 접합될 수 있다.
배선부의 전극층은 반도체 칩과 와이어를 통해 연결될 수 있다.
배선부는 한 쌍으로 구비되어 대각선 방향으로 대칭되게 배치될 수 있다.
전극층은 절연층의 길이 방향을 따라 형성되고, 한 쌍으로 구비되어 절연층의 폭 방향으로 간격을 두고 배치될 수 있다.
배선부의 전극층은 절연층의 상부면에서 일정 깊이로 삽입되도록 배치되고, 반도체 칩은 전극층의 일단부에 플립칩 형태로 접합될 수 있다.
히트싱크는 세라믹 기재에 상면이 접하는 평면부와, 평면부의 하면에 서로 간격을 두고 배치되고, 액체형 냉매가 흐르는 통로를 형성하는 복수의 돌출부를 구비할 수 있다.
복수의 돌출부는 외부의 냉매 순환부에 배치되고, 냉매 순환부를 통해 순환하는 액체형 냉매는 복수의 돌출부와 열교환할 수 있다.
히트싱크는 Cu, Al, Cu 합금 중 어느 하나의 재료로 형성될 수 있다.
본 발명의 실시예에 따른 세라믹 기판 유닛 제조 방법은, 반도체 칩이 실장되도록 구성된 상부 금속층을 세라믹 기재의 상면에 접합하는 단계와, 절연층과 절연층 상에 배치된 전극층을 포함한 배선부를 상부 금속층의 상면에 접합하는 단계와, 히트싱크를 세라믹 기재의 하면에 접합하는 단계를 포함하고, 상부 금속층에 접합하는 단계에서, 배선부의 전극층은 반도체 칩과 와이어를 통해 연결되어 배선을 형성하도록 구성될 수 있다.
상부 금속층의 상면에 접합하는 단계에서, 절연층은 알루미나(Al2O3), AlN, Si3N4, ZTA(Zirconia Toughened Alumina) 중 어느 하나의 재료로 형성될 수 있다.
상부 금속층의 상면에 접합하는 단계에서, 배선부의 절연층은 상부 금속층의 상면에 접합층을 매개로 접합되고, 접합층은 브레이징 필러층, Ag 소결층 및 솔더층 중 어느 하나일 수 있다.
본 발명은 전기 선로의 역할을 하는 별도의 배선부를 상부 금속층의 상면에 접합하기 때문에 전기적 신호의 전달, 전력변환을 위한 전력 이동선로를 형성하기 위해 상부 금속층을 에칭할 필요가 없고, 전극 패턴 설계를 자유롭게 할 수 있다.
또한, 본 발명은 배선부가 반도체 칩과 리드 프레임 사이에서 신호를 연결하기 위한 브릿지 역할을 수행할 수 있기 때문에 반도체 칩과 리드 프레임 등의 주변 부품을 연결하기 위해 와이어의 길이를 늘이거나 상부 금속층에 추가적으로 에칭 가공을 수행할 필요가 없다.
또한, 본 발명은 배선부의 절연층이 세라믹 재료인 알루미나(Al2O3), AlN, Si3N4, ZTA(Zirconia Toughened Alumina) 중 어느 하나의 재료로 형성되기 때문에 700℃ 이상의 고온에서도 절연층의 열적 안정성이 우수하여 전극층과의 접합 상태가 안정적으로 유지될 수 있다.
또한, 본 발명은 배선부의 절연층과 상부 금속층은 면과 면이 서로 접합되기 때문에 고온에서도 쉽게 분리되지 않고 안정적으로 접합 상태가 유지될 수 있다.
또한, 본 발명은 배선부에서 전극층의 일단부에 반도체 칩의 전극이 플립칩 형태로 접합될 수 있기 때문에 와이어 본딩이 생략되어 인덕턴스 값을 최대한 낮출 수 있고, 와이어 본딩 시 발생할 수 있는 전기적 위험요소를 제거하면서 정격 전압, 전류를 변환할 수 있으며, 고전력에 사용 시 신뢰성 및 효율성을 높일 수 있다.
또한, 본 발명은 복수의 돌출부가 연속해서 순환하는 액체형 냉매와 직접적으로 접촉하여 냉각되는 수냉식 방열 구조이므로, 신속하게 열을 흡수하여 방열시킬 수 있고, 기존의 공냉식 방열 구조에 비해 방열 효과를 극대화할 수 있다.
또한, 본 발명은 반도체 칩 등으로부터 고온의 열이 발생하더라도 연속 순환하는 액체형 냉매에 의해 강제 냉각되어 세라믹 기판 유닛의 과열을 방지할 수 있고, 반도체 칩이 열화하지 않도록 일정한 온도로 유지시킬 수 있다.
또한, 본 발명은 액체형 냉매가 복수의 돌출부 사이를 흐르기 때문에, 복수의 돌출부의 형상, 개수 및 배치 형태를 변경함에 따라 액체형 냉매의 유속, 냉각 효율 등을 용이하게 제어할 수 있다.
도 1은 본 발명의 실시예에 따른 세라믹 기판 유닛을 도시한 평면측 사시도이다.
도 2는 본 발명의 실시예에 따른 세라믹 기판 유닛을 도시한 저면측 사시도이다.
도 3은 본 발명의 실시예에 따른 세라믹 기판 유닛이 냉매 순환부에 장착되고, 냉매 순환부에 순환 구동부가 연결된 구성을 도시한 개념도이다.
도 4는 본 발명의 일 실시예에 따른 세라믹 기판 유닛에 반도체 칩과 리드 프레임이 연결된 구성을 도시한 평면도이다.
도 5는 본 발명의 일 실시예에 따른 세라믹 기판 유닛의 변형예를 도시한 사시도이다.
도 6은 본 발명의 일 실시예에 따른 세라믹 기판 유닛의 다른 변형예를 도시한 평면도이다.
도 7은 본 발명의 일 실시예에 따른 세라믹 기판 유닛의 다른 변형예를 도시한 측면도이다.
도 8은 본 발명의 다른 실시예에 따른 세라믹 기판 유닛을 도시한 평면도이다.
도 9는 도 8의 A-A'선에 따른 단면도이다.
도 10은 본 발명의 일 실시예에 따른 세라믹 기판 유닛 제조방법을 도시한 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이고, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 또한, 본 명세서에서 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드　또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는　"직접(directly)" 또는 "다른 층을 개재하여(indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위　또는 아래에 대한 기준은 도면을 기준으로 하는 것을 원칙으로 한다.
도면은 본 발명의 사상을 이해할 수 있도록 하기 위한 것일 뿐, 도면에 의해서 본 발명의 범위가 제한되는 것으로 해석되지 않아야 한다. 또한 도면에서 상대적인 두께, 길이나 상대적인 크기는 설명의 편의 및 명확성을 위해 과장될 수 있다.
이하 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 세라믹 기판 유닛을 도시한 평면측 사시도이고, 도 2는 본 발명의 실시예에 따른 세라믹 기판 유닛을 도시한 저면측 사시도이며, 도 3은 본 발명의 실시예에 따른 세라믹 기판 유닛이 냉매 순환부에 장착되고, 냉매 순환부에 순환 구동부가 연결된 구성을 도시한 개념도이다.
도 1 내지 도 3에 도시된 바에 의하면, 본 발명의 실시예에 따른 세라믹 기판 유닛(1)은 세라믹 기재(100), 상부 금속층(200), 배선부(300) 및 히트싱크(400)를 포함하여 구성될 수 있다. 본 실시예에서는 AMB 기판을 예로 들어 설명하나 DBC(Direct Bonding Copper) 기판을 적용할 수도 있다. 여기서, AMB 기판은 내구성 및 방열 효율면에서 가장 적합하다.
세라믹 기재(100)는 산화물계 또는 질화물계 세라믹 재료로 이루어질 수 있다. 예컨대, 세라믹 기재(100)는 알루미나(Al2O3), AlN, SiN, Si3N4, ZTA(Zirconia Toughened Alumina) 중 어느 하나일 수 있으나, 이에 한정되는 것은 아니다.
상부 금속층(200)은 세라믹 기재(100)의 상면에 접합되고, SiC, GaN, Si, LED, VCSEL 등의 반도체 칩(c)(도 4 참조)이 실장되도록 구성될 수 있다. 예컨대, 상부 금속층(200)은 반도체 칩 또는 주변 부품이 실장될 영역에 전극패턴으로 형성될 수 있다. 반도체 칩(c)은 솔더(Solder) 또는 은 페이스트(Ag Paste)를 매개로 상부 금속층(200)의 상면에 실장될 수 있다.
상부 금속층(200)은 Cu, Al, Cu 합금(CuMo 등) 중 어느 하나로 이루어질 수 있고, 0.8mm 이상의 두께를 갖도록 형성될 수 있다. 이와 같이, 상부 금속층(200)이 0.8mm 이상의 비교적 두꺼운 두께로 형성될 경우, 열전도성 및 전기전도성이 우수해져 고출력의 전력 변환용 파워모듈에 적용 가능하다는 장점이 있다.
상부 금속층(200)은 세라믹 기재(100)의 상면에 제1 본딩층(10)을 매개로 접합될 수 있다. 이때, 제1 본딩층(10)은 브레이징 필러층 또는 Ag 소결층일 수 있다.
제1 본딩층(10)이 브레이징 필러층일 경우, 브레이징 필러층은 세라믹 기재(100)와 상부 금속층(200) 사이에 배치될 수 있고, 450℃ 이상의 온도에서 브레이징이 이루어질 수 있다. 브레이징 필러층은 도금, 페이스트 도포, 포일(foil) 부착 중 어느 하나의 방법에 의해 형성될 수 있고, 두께는 약 0.005mm 내지 1.0mm일 수 있다. 브레이징 필러층은 열전도도가 높은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 형성되기 때문에 열 전달이 용이하게 이루어져 방열에 효과적이다.
제1 본딩층(10)이 Ag 소결층일 경우, 은 소결 페이스트는 세라믹 기재(100)와 상부 금속층(200) 사이에 배치될 수 있고, 이 상태에서 약 200℃의 온도로 소결함에 따라 세라믹 기재(100)와 상부 금속층(200) 사이에 Ag 소결층이 형성될 수 있다. 이와 같이, Ag 소결층을 이용한 Ag Sintering 접합의 경우, 고온 안전성이 높고, 접합 강도가 우수하다는 장점이 있다.
한편, 세라믹 기재(100)와 상부 금속층(200)은 열화학적 접합을 통해 가접착된 후 브레이징될 수도 있다. 이때, 열화학적 접합은 열융착, 접착제, 점착제 등을 이용한 접합일 수 있다. 이와 같이, 세라믹 기재(100)와 상부 금속층(200)은 브레이징 접합, Ag Sintering 접합과 같은 접합 방식에 의해 서로 기밀하게 접합되어 접합 강도가 높고, 고온 신뢰성이 우수하다.
배선부(300)는 절연층(310)과, 절연층(310) 상에 배치된 전극층(320)을 포함하여 구성될 수 있다. 전극층(320)은 절연층(310)에 대응되는 형상으로 이루어져 절연층(310)에 하면이 접합될 수 있다. 본 실시예에서는 직선으로 길게 연장된 절연층(310) 상에, 절연층(310)에 대응되는 직선 형상의 전극층(320)이 접합된 배선부(300)를 도시하고 있으나, 배선부(300)의 형태는 이에 한정되지 않으며, 선로가 연결되는 리드 프레임(f)(도 4 참조), 버스 바 등의 부품에 대응하여 다양한 형태로 구비될 수 있다. 예컨대, 배선부(300)의 형태는 'ㄱ'자, 'ㄷ'자, 'ㄹ'자 형태로 형성될 수 있다. 이러한 배선부(300)의 형태는 일방향으로 연장되다가 좌측 또는 우측으로 구부러지는 형태이므로 좀 더 다양하게 배선을 형성할 수 있고, 신호 연결 시 더 많은 자유도가 부여될 수 있다.
전극층(320)은 Cu, Ag, Ni-Au, W, Mo, MoW 등의 전도성 금속으로 형성될 수 있고, 두께는 0.3mm 이하일 수 있다. 여기서, 전극층(320)은 절연층(310)의 상면에 브레이징 필러를 매개로 브레이징 접합될 수 있으나, 절연층(310) 상에 전극층(320)을 형성하는 방법은 이에 한정되지 않는다. 예를 들어, 배선부(300)는 절연층(310) 상에 전극층(320)을 형성한 후 동시 소성하여 형성한 것일 수 있다. 도 4를 참조하여 후술하겠지만, 배선부(300)의 전극층(320)은 상부 금속층(200)의 상면에 실장된 반도체 칩(c)과 와이어(w)를 통해 연결되어 배선을 형성하도록 구성될 수 있다.
배선부(300)의 절연층(310)은 세라믹 재료로 형성될 수 있다. 일 예로, 절연층은 세라믹 재료인 알루미나(Al2O3), AlN, Si3N4, ZTA(Zirconia Toughened Alumina) 중 어느 하나의 재료로 형성될 수 있다. 절연층(310)의 두께는 대략 0.015mm 이상 0.25mm 이하의 범위로 형성될 수 있다.
본 발명의 일 실시예에 따른 세라믹 기판 유닛(1)은 절연층(310)이 세라믹 재료로 형성되기 때문에 FPCB 소재인 PI(Polyimide)와 같은 재료를 사용할 때보다 열적 안정성이 우수하다는 장점이 있다. 만약 절연층(310)이 PI(Polyimide)로 형성되면, 200℃ 이상의 고온에서 절연층(310)이 열화되어 전극층(320)이 절연층(310)으로부터 분리되는 현상이 발생할 수 있다. 반면, 절연층(310)이 세라믹 재료인 알루미나(Al2O3), AlN, Si3N4, ZTA(Zirconia Toughened Alumina) 중 어느 하나의 재료로 형성될 경우, 700℃ 이상의 고온에서도 절연층(310)의 열적 안정성이 우수하여 전극층(320)과의 접합 상태가 안정적으로 유지될 수 있다.
도 4는 본 발명의 일 실시예에 따른 세라믹 기판 유닛에 반도체 칩과 리드 프레임이 연결된 구성을 도시한 평면도이다.
도 4를 참조하면, 전극층(320)의 일측은 반도체 칩(c)과 와이어(w)로 연결되고, 타측은 리드 프레임(f)의 리드부와 와이어(w)로 연결되어 전기적 신호를 전달하는 역할, 전력변환을 위한 전력 이동선로 역할을 할 수 있다. 즉, 배선부(300)는 반도체 칩(c)과 리드 프레임(f) 사이에서 신호를 연결하기 위한 브릿지 역할을 할 수 있다. 만약 배선부(300) 없이 반도체 칩(c)과 리드 프레임(f)의 리드부가 와이어(w)를 통해서만 연결되면, 반도체 칩(c)과 리드 프레임(f)의 리드부 사이의 거리가 멀 때 와이어(w)의 길이가 길어져 로스가 발생하고, 와이어가 아래로 내려 앉는 문제가 발생할 수 있으며, 실리콘, 에폭시 등이 주입될 때 쇼트가 발생할 수 있다.
이를 해결하기 위해, 본 발명의 일 실시예에 따른 세라믹 기판 유닛(1)은 배선부(300)가 상부 금속층(200)의 상면에 접합될 수 있다. 배선부(300)는 반도체 칩(c)과 리드 프레임(f) 사이에서 신호를 연결하기 위한 브릿지 역할을 수행할 수 있기 때문에 반도체 칩(c)과 리드 프레임(f) 등의 주변 부품을 연결하기 위해 와이어의 길이를 늘이거나 상부 금속층(200)에 추가적으로 에칭 가공을 수행할 필요가 없다.
상부 금속층(200)은 두께가 0.8mm 이상으로 두껍기 때문에 회로의 연결을 위한 전극 신호선 부분이나 와이어 본딩 영역을 장비를 활용하여 에칭으로 형성하기가 어렵고, 에칭 시간이 오래 소요된다는 문제점이 있다. 따라서, 본 발명의 일 실시예에 따른 세라믹 기판 유닛(1)은 배선을 형성하는 별도의 배선부(300)를 상부 금속층(200)의 상면에 접합하기 때문에 회로의 연결을 위해 상부 금속층(200)을 에칭할 필요가 없고, 전극 패턴 설계를 자유롭게 할 수 있다는 장점이 있다.
배선부(300)의 절연층(310)은 상부 금속층(200)의 상면에 접합층(미도시)을 매개로 접합될 수 있다. 이때, 접합층은 브레이징 필러층, Ag 소결층 및 솔더층 중 어느 하나일 수 있다.
접합층이 브레이징 필러층일 경우, 브레이징 필러층은 배선부(300)와 상부 금속층(200) 사이에 배치될 수 있고, 450℃ 이상의 온도에서 브레이징이 이루어질 수 있다. 브레이징 필러층은 도금, 페이스트 도포, 포일(foil) 부착 중 어느 하나의 방법에 의해 형성될 수 있고, 두께는 약 0.3㎛ 내지 3.0㎛일 수 있다. 브레이징 필러층은 열전도도가 높은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 형성되기 때문에 열 전달이 용이하게 이루어져 방열에 효과적이다.
접합층이 Ag 소결층일 경우, 은 소결 페이스트는 배선부(300)와 상부 금속층(200) 사이에 배치될 수 있고, 이 상태에서 약 200℃의 온도로 소결함에 따라 배선부(300)와 상부 금속층(200) 사이에 Ag 소결층이 형성될 수 있다. 이와 같이, Ag 소결층을 이용한 Ag Sintering 접합의 경우, 고온 안전성이 높고, 접합 강도가 우수하다는 장점이 있다.
또한, 접합층이 솔더층일 경우, 솔더층은 솔더링을 위한 Sn-Ag계 솔더가 사용될 수 있으며, Sn-Ag계 솔더를 이용한 솔더링 접합은 고온에서 안정되어 배선부(300)와 상부 금속층(200) 사이에서 신뢰성 있는 접합이 이루어질 수 있다. 이 외에도, 솔더는 Sn계, Pb계, Au계, In계, Bi계 등이 사용될 수도 있다.
이와 같이, 배선부(300)의 절연층(310)은 브레이징 필러층, Ag 소결층 및 솔더층 중 어느 하나를 매개로 상부 금속층(200)의 상면에 접합될 수 있다. 또한, 절연층(310)과 상부 금속층(200)은 면과 면이 접합되기 때문에 고온에서도 쉽게 분리되지 않고 안정적으로 접합 상태가 유지될 수 있다.
도 1 내지 도 3을 참조하면, 히트싱크(400)는 세라믹 기재(100)의 하면에 접합된 것으로, 방열을 위해 열전도도가 높은 Cu, Al, Cu 합금 중 어느 하나의 재질로 이루어질 수 있다. 히트싱크(400)는 평면부(410)와 복수의 돌출부(420)를 구비할 수 있다. 후술하겠지만, 복수의 돌출부(420)는 액체형 냉매가 흐르는 통로를 형성할 수 있다. 히트싱크(400)는 Micro Channel, Pin Fin, Micro Jet, Slit, 유관 타입 등의 히트싱크일 수 있으며, 본 실시예에서는 평면부(410) 및 복수의 돌출부(420)를 구비한 히트싱크(400)를 설명하기로 한다.
평면부(410)는 상면이 세라믹 기재(100)와 직접적으로 접하며, 세라믹 기재(100)와의 접합 면적을 최대한 크게 하여 접합력을 높일 수 있도록 평판 형태로 형성될 수 있다. 복수의 돌출부(420)는 평면부(410)의 하면에 서로 간격을 두고 배치되고, 액체형 냉매가 흐르는 통로를 형성할 수 있다. 본 실시예에서는 막대 형상인 복수의 돌출부(420)가 서로 간격을 두고 수평으로 배치된 슬릿 타입의 히트싱크(400)를 도시하고 있으나, 이에 한정되지 않으며, 복수의 돌출부(420)는 원기둥, 다각기둥, 눈물방울 형상, 다이아몬드 형상 등의 다양한 핀 형태로 구비될 수도 있다. 이러한 돌출부(420)의 형상은 금형 가공, 에칭 가공, 밀링 가공, 기타 가공에 의해 구현될 수 있다.
도 3에 도시된 바와 같이, 복수의 돌출부(420)는 냉매 순환부(2)에 배치될 수 있다. 냉매 순환부(2)는 액체형 냉매가 유입되는 유입구(2a), 액체형 냉매가 배출되는 배출구(2b), 유입구(2a)에서 배출구(2b)까지의 내부 유로(미도시)가 구비될 수 있다. 이때, 냉매 순환부(2)의 유입구(2a)를 통해 유입된 액체형 냉매는 상기 내부 유로를 거쳐 배출구(2b)를 통해 배출될 수 있다. 유입구(2a)와 배출구(2b) 사이에서 액체형 냉매가 이동하는 경로인 내부 유로의 형태와 크기는 다양하게 설계 변경될 수 있으므로, 냉매 순환부(2)의 내부 유로 자체에 대한 상세한 설명은 생략하기로 한다.
순환 구동부(3)는 냉매 순환부(2)와 연결되고, 펌프(미도시)의 구동력을 이용하여 액체형 냉매를 순환시킬 수 있다. 여기서, 냉매 순환부(2)의 유입구(2a)는 제1 순환라인(L1)을 통해 순환 구동부(3)와 연결될 수 있고, 냉매 순환부(2)의 배출구(2b)는 제2 순환라인(L2)을 통해 순환 구동부(3)와 연결될 수 있다. 즉, 순환 구동부(3)는 제1 순환라인(L1), 냉매 순환부(2) 및 제2 순환라인(L2)을 포함한 순환 경로를 따라 액체형 냉매를 연속해서 순환시킬 수 있다. 여기서, 액체형 냉매는 탈이온수(Deionized Water)일 수 있으나, 이에 한정되지 않으며, 필요에 따라 액체질소, 알코올, 기타 용매를 사용할 수도 있다.
순환 구동부(3)로부터 공급되는 액체형 냉매는 제1 순환라인(L1)을 통해 냉매 순환부(2)의 유입구(2a)로 유입되고, 냉매 순환부(2)에 형성된 내부 유로를 따라 이동하여 배출구(2b)를 통해 배출되며, 이후에 제2 순환라인(L2)을 통해 다시 순환 구동부(3)로 이동할 수 있다. 비록 자세히 도시되지는 않았으나, 순환 구동부(3)는 열교환기(미도시)를 포함할 수 있다. 순환 구동부(3)의 열교환기는 냉매 순환부(2)의 내부 유로를 통과하면서 온도가 올라간 액체형 냉매의 온도를 낮출 수 있고, 순환 구동부(3)는 열교환기에 의해 온도가 낮춰진 액체형 냉매를 펌프의 구동력을 이용하여 다시 제1 순환라인(L1)으로 공급할 수 있다.
이와 같이, 냉매 순환부(2)는 순환 구동부(3)로부터 공급된 액체형 냉매가 연속해서 순환하도록 구비될 수 있다. 이때, 복수의 돌출부(420)는 냉매 순환부(2)의 내부 유로 내에 배치되고, 내부 유로를 따라 연속해서 순환하는 액체형 냉매와 직접적으로 접촉하여 열교환할 수 있다. 즉, 복수의 돌출부(420)는 연속 순환하는 액체형 냉매에 의해 직접 냉각될 수 있는 수냉식 방열 구조를 가진다.
복수의 돌출부(420)는 반도체 칩(c) 등으로부터 고온의 열이 발생하더라도 연속 순환하는 액체형 냉매에 의해 강제 냉각되어 세라믹 기판 유닛(1)의 과열을 방지할 수 있고, 반도체 칩(c)이 열화하지 않도록 일정한 온도로 유지시킬 수 있다. 즉, 반도체 칩(c)에 약 100℃ 이상의 고온의 열이 발생하더라도, 냉매 순환부(2)의 내부 유로를 따라 순환하는 액체형 냉매의 온도는 약 25℃이므로 복수의 돌출부(420)로 전달된 열을 빠르게 냉각시킬 수 있다.
이와 같이, 본 발명의 일 실시예에 따른 세라믹 기판 유닛(1)은 반도체 칩(C)으로부터 발생한 열을 직접 냉각할 수 있는 구조이기 때문에 경량화 및 소형화를 구현하면서도 방열 성능을 높일 수 있다.
또한, 본 발명의 실시예에 따른 세라믹 기판 유닛(1)은 수냉식 방열 구조이므로 액체형 냉매의 유속을 가변시켜 신속하게 열을 흡수하고 방열시킬 수 있고, 이로 인해 기존의 공냉식 방열 구조에 비해 방열 효과를 극대화할 수 있다.
복수의 돌출부(420)의 형상, 개수 및 배치 형태는 설계 시 사전 시뮬레이션 결과에 따라 다양하게 변경 가능하다. 액체형 냉매는 복수의 돌출부(420) 사이를 흐르기 때문에, 복수의 돌출부(420)의 형상, 개수 및 배치 형태를 변경함에 따라 액체형 냉매의 유속, 냉각 효율 등이 용이하게 제어될 수 있다.
세라믹 기재(100) 및 히트싱크(400)는 제2 본딩층(20)에 의해 서로 접합될 수 있다. 이때, 제2 본딩층(20)은 브레이징 필러층 또는 Ag 소결층일 수 있다.
제2 본딩층(20)이 브레이징 필러층일 경우, 브레이징 필러층은 히트싱크(400)의 평면부(410)와 세라믹 기재(100) 사이에 배치될 수 있고, 450℃ 이상의 온도에서 브레이징이 이루어질 수 있다. 여기서, 브레이징 필러층은 도금, 페이스트 도포, 포일(foil) 부착 중 어느 하나의 방법에 의해 형성될 수 있고, 두께는 약 0.005mm 내지 1.0mm일 수 있다. 브레이징 필러층은 열전도도가 높은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 형성되기 때문에 열 전달이 용이하게 이루어져 방열에 효과적이다.
제2 본딩층(20)이 Ag 소결층일 경우, 은 소결 페이스트는 히트싱크(400)의 평면부(410)와 세라믹 기재(100) 사이에 배치될 수 있고, 이 상태에서 약 200℃의 온도로 소결함에 따라 히트싱크(400)의 평면부(410)와 세라믹 기재(100) 사이에 Ag 소결층이 형성될 수 있다. 이와 같이, Ag 소결층을 이용한 Ag Sintering 접합의 경우, 고온 안전성이 높고, 접합 강도가 우수하다는 장점이 있다.
한편, 세라믹 기재(100)와 히트싱크(400)는 열화학적 접합을 통해 가접착된 후 브레이징될 수도 있다. 이때, 열화학적 접합은 열융착, 접착제, 점착제 등을 이용한 접합일 수 있다. 이와 같이, 세라믹 기재(100)와 히트싱크(400)는 브레이징, Ag Sintering과 같은 접합 방식에 의해 서로 기밀하게 접합될 수 있고, 수압, 유압 등에 견딜 수 있는 높은 접합 강도를 가질 수 있다.
도 5는 본 발명의 일 실시예에 따른 세라믹 기판 유닛의 변형예를 도시한 사시도이다.
도 5에 도시된 바에 의하면, 세라믹 기판 유닛(1)은 제1 배선부(300A) 및 제2 배선부(300B)를 포함하여 구성될 수 있다. 제1 배선부(300A)는 직선으로 길게 연장된 절연층(310) 상에, 절연층(310)에 대응되는 직선 형상의 전극층(320)이 접합된 형태일 수 있다. 제2 배선부(300B)는 'ㄱ'자 형태의 절연층(310) 상에, 절연층(310)에 대응되는 'ㄱ'자 형태의 전극층(320)이 접합된 형태일 수 있다. 여기서, 제1 배선부(300A) 및 제2 배선부(300B)는 각각 한 쌍으로 구비되어 대각선 방향으로 대칭되게 배치될 수 있다.
도 6은 본 발명의 일 실시예에 따른 세라믹 기판 유닛의 다른 변형예를 도시한 평면도이고, 도 7은 본 발명의 일 실시예에 따른 세라믹 기판 유닛의 다른 변형예를 도시한 측면도이다.
도 6 및 도 7에 도시된 바에 의하면, 세라믹 기판 유닛(1)에서 배선부(300)는 직선으로 길게 연장된 절연층(310)과, 절연층(310)의 상면에서 길이 방향을 따라 형성되고, 한 쌍으로 구비되어 절연층(310)의 폭 방향으로 간격을 두고 배치된 전극층(320)을 포함하여 구성될 수 있다. 이와 같이, 배선부(300)의 형태는 선로가 연결되는 리드 프레임, 버스 바 등의 부품에 대응하여 다양한 형태로 구비될 수 있다.
도 8은 본 발명의 다른 실시예에 따른 세라믹 기판 유닛을 도시한 평면도이고, 도 9는 도 8의 A-A'선에 따른 단면도이다.
도 8 및 도 9에 도시된 바에 의하면, 본 발명의 다른 실시예에 따른 세라믹 기판 유닛(1')의 배선부(300')는 반도체 칩(c)이 플립칩 형태로 접합되도록 구비될 수 있다. 여기서, 배선부(300')의 전극층(320')은 절연층(310')의 상부에 배치되되, 절연층(310')의 상부면에서 일정 깊이로 삽입되도록 배치될 수 있다. 이러한 전극층(320')의 일단부에 반도체 칩(c)의 전극이 플립칩 형태로 접합되면, 와이어 본딩이 생략되어 인덕턴스 값을 최대한 낮출 수 있고, 와이어 본딩 시 발생할 수 있는 전기적 위험요소를 제거하면서 정격 전압, 전류를 변환할 수 있다. 본 실시예에서는 배선부(300')가 대략 'L'자 형태인 예를 도시하고 있으나, 배선부(300')의 형태는 도 6 및 도 7의 실시예와 같이 바(bar) 형태일 수도 있다.
도 10은 본 발명의 일 실시예에 따른 세라믹 기판 유닛 제조방법을 도시한 흐름도이다.
본 발명의 일 실시예에 따른 세라믹 기판 제조방법은 도 10에 도시된 바와 같이, 반도체 칩(c)이 실장되도록 구성된 상부 금속층(200)을 세라믹 기재(100)의 상면에 접합하는 단계(S10)와, 절연층(310)과, 절연층(310) 상에 배치된 전극층(320)을 포함한 배선부(300)를 상부 금속층(200)의 상면에 접합하는 단계(S20)와, 히트싱크(400)를 세라믹 기재(100)의 하면에 접합하는 단계(S30)를 포함할 수 있다. 여기서, 각각의 단계는 순차적으로 수행되거나, 서로 순서를 바꾸어 수행될 수 있고, 실질적으로 동시에 수행될 수도 있다.
상부 금속층(200)을 세라믹 기재(100)의 상면에 접합하는 단계(S10)에서, 세라믹 기재(100)는 산화물계 또는 질화물계 세라믹 재료로 이루어질 수 있다. 예컨대, 세라믹 기재(100)는 알루미나(Al2O3), AlN, SiN, Si3N4, ZTA(Zirconia Toughened Alumina) 중 어느 하나일 수 있으나, 이에 한정되는 것은 아니다.
상부 금속층(200)은 SiC, GaN, Si, LED, VCSEL 등의 반도체 칩(c)(도 4 참조)이 실장되도록 구성될 수 있다. 예컨대, 상부 금속층(200)은 반도체 칩 또는 주변 부품이 실장될 영역에 전극패턴으로 형성될 수 있다. 상부 금속층(200)은 Cu, Al, Cu 합금(CuMo 등) 중 어느 하나로 이루어질 수 있고, 0.8mm 이상의 두께를 갖도록 형성될 수 있다.
상부 금속층(200)을 세라믹 기재(100)의 상면에 접합하는 단계(S10)는, 세라믹 기재(100)와 상부 금속층(200) 사이에 배치된 제1 본딩층(10)을 매개로 상부 금속층(200)을 세라믹 기재(100)에 접합하며, 제1 본딩층(10)은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어진 브레이징 필러층 또는 Ag 소결 페이스트로 이루어진 Ag 소결층일 수 있다. 제1 본딩층(10)이 브레이징 필러층일 경우, 브레이징 필러층은 도금, 페이스트 도포, 포일(foil) 부착 중 어느 하나의 방법에 의해 형성될 수 있고, 두께는 약 0.005mm 내지 1.0mm일 수 있다. 또한, 제1 본딩층(10)이 Ag 소결층일 경우, 은 소결 페이스트를 세라믹 기재(100)와 상부 금속층(200) 사이에 배치하고, 이 상태에서 약 200℃의 온도로 소결함에 따라 Ag 소결층을 형성할 수 있다.
배선부(300)를 상부 금속층(200)의 상면에 접합하는 단계(S20)에서, 배선부(300)는 절연층(310)과, 절연층(310) 상에 배치된 전극층(320)을 포함하여 구성될 수 있다. 배선부(300)의 절연층(310)은 알루미나(Al2O3), AlN, Si3N4, ZTA(Zirconia Toughened Alumina) 중 어느 하나의 재료로 형성되기 때문에 700℃ 이상의 고온에서도 절연층(310)의 열적 안정성이 우수하여 전극층(320)과의 접합 상태가 안정적으로 유지될 수 있다. 또한, 절연층(310)의 두께는 대략 0.015mm 이상 0.25mm 이하의 범위로 형성될 수 있다.
배선부(300)의 전극층(320)은 절연층(310)에 대응되는 형상으로 이루어져 절연층(310)에 하면이 접합될 수 있다. 전극층(320)은 Cu, Ag, Ni-Au, W, Mo, MoW 등의 전도성 금속으로 형성될 수 있고, 두께는 0.3mm 이하일 수 있다. 전극층(320)은 상부 금속층(200)의 상면에 실장된 반도체 칩(c)과 와이어(w)를 통해 연결되어 배선을 형성하도록 구성될 수 있다.
배선부(300)를 상부 금속층(200)의 상면에 접합하는 단계(S20)에서, 배선부(300)의 절연층(310)은 상부 금속층(200)의 상면에 접합층을 매개로 접합되고, 접합층은 브레이징 필러층, Ag 소결층 및 솔더층 중 어느 하나일 수 있다. 접합층이 브레이징 필러층일 경우, 브레이징 필러층은 배선부(300)와 상부 금속층(200) 사이에 배치될 수 있고, 450℃ 이상의 온도에서 브레이징이 이루어질 수 있다. 브레이징 필러층은 도금, 페이스트 도포, 포일(foil) 부착 중 어느 하나의 방법에 의해 형성될 수 있고, 두께는 약 0.3㎛ 내지 3.0㎛일 수 있다. 브레이징 필러층은 열전도도가 높은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 형성되기 때문에 열 전달이 용이하게 이루어져 방열에 효과적이다.
접합층이 Ag 소결층일 경우, 은 소결 페이스트는 배선부(300)와 상부 금속층(200) 사이에 배치될 수 있고, 이 상태에서 약 200℃의 온도로 소결함에 따라 배선부(300)와 상부 금속층(200) 사이에 Ag 소결층이 형성될 수 있다. 이와 같이, Ag 소결층을 이용한 Ag Sintering 접합의 경우, 고온 안전성이 높고, 접합 강도가 우수하다는 장점이 있다. 또한, 접합층이 솔더층일 경우, 솔더층은 솔더링을 위한 Sn-Ag계 솔더가 사용될 수 있으며, Sn-Ag계 솔더를 이용한 솔더링 접합은 고온에서 안정되어 배선부(300)와 상부 금속층(200) 사이에서 신뢰성 있는 접합이 이루어질 수 있다. 이 외에도, 솔더는 Sn계, Pb계, Au계, In계, Bi계 등이 사용될 수도 있다.
히트싱크(400)를 세라믹 기재(100)의 하면에 접합하는 단계(S30)에서, 히트싱크(400)는 방열을 위해 열전도도가 높은 Cu, Al, Cu 합금 등의 재질로 이루어질 수 있고, 평면부(410) 및 복수의 돌출부(420)가 구비될 수 있다. 평면부(410)는 상면이 세라믹 기재(100)와 직접적으로 접하는 부분으로 접합 면적을 최대한 크게 할 수 있도록 평판 형태로 구비될 수 있다. 복수의 돌출부(420)는 평면부(410)의 하면에 서로 간격을 두고 배치될 수 있다. 이러한 복수의 돌출부(420)는 외부의 냉매 순환부(2)(도 3 참조)에 배치되어 냉매 순환부(2)를 통해 순환하는 액체형 냉매와 직접적으로 접촉하도록 구비될 수 있다.
히트싱크(400)를 세라믹 기재(100)의 하면에 접합하는 단계(S30)는, 히트싱크(400)의 평면부(410)와 세라믹 기재(100) 사이에 배치된 제2 본딩층(20)을 매개로 히트싱크(400)를 하부 금속층(130)에 접합하며, 제2 본딩층(20)은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어진 브레이징 필러층 또는 Ag 소결 페이스트로 이루어진 Ag 소결층일 수 있다. 제2 본딩층(20)이 브레이징 필러층일 경우, 브레이징 필러층은 도금, 페이스트 도포, 포일(foil) 부착 중 어느 하나의 방법에 의해 형성될 수 있고, 두께는 약 0.005mm 내지 1.0mm일 수 있다. 또한, 제2 본딩층(20)이 Ag 소결층일 경우, 은 소결 페이스트를 히트싱크(400)의 평면부(410)와 세라믹 기재(100) 사이에 배치하고, 이 상태에서 약 200℃의 온도로 소결함에 따라 Ag 소결층을 형성할 수 있다.
상술한 본 발명의 세라믹 기판 유닛은 파워모듈에 적용하여 반도체 칩의 다중 다량 접속과 방열 효과를 모두 확보할 수 있고 소형화에도 기여하므로 파워모듈의 성능을 보다 향상시킬 수 있다.
상술한 본 발명의 세라믹 기판 유닛은 파워모듈 외에도 고전력에 사용되는 다양한 모듈 부품에 적용 가능하다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
1,1': 세라믹 기판 유닛 2: 냉매 순환부
2a: 유입구 2b: 배출구
3: 순환 구동부 L1: 제1 순환라인
L2: 제2 순환라인 10,10': 제1 본딩층
20,20': 제2 본딩층 100,100': 세라믹 기재
200,200': 상부 금속층 300,300A,300B,300': 배선부
310,310': 절연층 320,320': 전극층
400,400': 히트싱크 410,410': 평면부
420,420': 돌출부

Claims (14)

  1. 세라믹 기재;
    상기 세라믹 기재의 상면에 접합되고, 반도체 칩이 실장되도록 구성된 상부 금속층;
    절연층과, 상기 절연층 상에 배치된 전극층을 포함하고, 상기 상부 금속층의 상면에 접합된 배선부;
    상기 세라믹 기재의 하면에 접합된 히트싱크를 포함하고,
    상기 배선부의 전극층은 상기 반도체 칩과 연결되어 배선을 형성하는 세라믹 기판 유닛.
  2. 제1항에 있어서,
    상기 절연층은 알루미나(Al2O3), AlN, Si3N4, ZTA(Zirconia Toughened Alumina) 중 어느 하나의 재료로 형성된 세라믹 기판 유닛.
  3. 제1항에 있어서,
    상기 상부 금속층과 상기 배선부 사이에 배치된 접합층을 더 포함하고,
    상기 접합층은 브레이징 필러층, Ag 소결층 및 솔더층 중 어느 하나인 세라믹 기판 유닛.
  4. 제1항에 있어서,
    상기 전극층은,
    상기 절연층에 대응되는 형상으로 이루어져 상기 절연층에 하면이 접합되는 세라믹 기판 유닛.
  5. 제1항에 있어서,
    상기 배선부의 전극층은 상기 반도체 칩과 와이어를 통해 연결되는 세라믹 기판 유닛.
  6. 제1항에 있어서,
    상기 배선부는,
    한 쌍으로 구비되어 대각선 방향으로 대칭되게 배치된 세라믹 기판 유닛.
  7. 제1항에 있어서,
    상기 전극층은,
    상기 절연층의 길이 방향을 따라 형성되고, 한 쌍으로 구비되어 상기 절연층의 폭 방향으로 간격을 두고 배치된 세라믹 기판 유닛.
  8. 제1항에 있어서,
    상기 배선부의 전극층은 상기 절연층의 상부면에서 일정 깊이로 삽입되도록 배치되고, 상기 반도체 칩은 상기 전극층의 일단부에 플립칩 형태로 접합되는 세라믹 기판 유닛.
  9. 제1항에 있어서,
    상기 히트싱크는,
    상기 세라믹 기재에 상면이 접하는 평면부; 및
    상기 평면부의 하면에 서로 간격을 두고 배치되고, 액체형 냉매가 흐르는 통로를 형성하는 복수의 돌출부를 구비한 세라믹 기판 유닛.
  10. 제9항에 있어서,
    상기 복수의 돌출부는 외부의 냉매 순환부에 배치되고,
    상기 냉매 순환부를 통해 순환하는 액체형 냉매는 상기 복수의 돌출부와 열교환하는 세라믹 기판 유닛.
  11. 제1항에 있어서,
    상기 히트싱크는 Cu, Al, Cu 합금 중 어느 하나의 재료로 형성된 세라믹 기판 유닛.
  12. 반도체 칩이 실장되도록 구성된 상부 금속층을 세라믹 기재의 상면에 접합하는 단계;
    절연층과, 상기 절연층 상에 배치된 전극층을 포함한 배선부를 상기 상부 금속층의 상면에 접합하는 단계; 및
    히트싱크를 상기 세라믹 기재의 하면에 접합하는 단계를 포함하고,
    상기 상부 금속층에 접합하는 단계에서,
    상기 배선부의 전극층은 상기 반도체 칩과 와이어를 통해 연결되어 배선을 형성하도록 구성된 세라믹 기판 유닛 제조방법.
  13. 제12항에 있어서,
    상기 상부 금속층의 상면에 접합하는 단계에서,
    상기 절연층은 알루미나(Al2O3), AlN, Si3N4, ZTA(Zirconia Toughened Alumina) 중 어느 하나의 재료로 형성된 세라믹 기판 유닛 제조방법.
  14. 제12항에 있어서,
    상기 상부 금속층의 상면에 접합하는 단계에서,
    상기 배선부의 절연층은 상기 상부 금속층의 상면에 접합층을 매개로 접합되고,
    상기 접합층은 브레이징 필러층, Ag 소결층 및 솔더층 중 어느 하나인 세라믹 기판 유닛 제조방법.
KR1020220110488A 2022-09-01 2022-09-01 세라믹 기판 유닛 및 그 제조방법 KR20240032231A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220110488A KR20240032231A (ko) 2022-09-01 2022-09-01 세라믹 기판 유닛 및 그 제조방법
PCT/KR2023/012840 WO2024049182A1 (ko) 2022-09-01 2023-08-30 세라믹 기판 유닛 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220110488A KR20240032231A (ko) 2022-09-01 2022-09-01 세라믹 기판 유닛 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20240032231A true KR20240032231A (ko) 2024-03-12

Family

ID=90098270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220110488A KR20240032231A (ko) 2022-09-01 2022-09-01 세라믹 기판 유닛 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR20240032231A (ko)
WO (1) WO2024049182A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101758585B1 (ko) 2012-03-14 2017-07-14 니혼도꾸슈도교 가부시키가이샤 세라믹기판 및 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252893A (ja) * 2008-04-03 2009-10-29 Elpida Memory Inc 半導体装置
KR102500681B1 (ko) * 2016-02-15 2023-02-16 엘지전자 주식회사 파워 모듈 및 그 제조 방법
KR20180030298A (ko) * 2016-09-12 2018-03-22 현대자동차주식회사 복합재 스페이서 및 이를 적용한 양면냉각 파워모듈
WO2018207856A1 (ja) * 2017-05-10 2018-11-15 ローム株式会社 パワー半導体装置およびその製造方法
KR20220004445A (ko) * 2020-07-03 2022-01-11 주식회사 아모센스 파워모듈

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101758585B1 (ko) 2012-03-14 2017-07-14 니혼도꾸슈도교 가부시키가이샤 세라믹기판 및 그 제조방법

Also Published As

Publication number Publication date
WO2024049182A1 (ko) 2024-03-07

Similar Documents

Publication Publication Date Title
JP7204770B2 (ja) 両面冷却型パワーモジュールおよびその製造方法
JP2015142059A (ja) パワー半導体モジュール
CN112435997A (zh) 一种碳化硅功率模块结构
KR20220013663A (ko) 파워모듈
KR20240032231A (ko) 세라믹 기판 유닛 및 그 제조방법
CN217182187U (zh) 一种功率模块封装结构
CN116387251A (zh) 一种氮化镓功率模块的双面散热封装结构
KR20230105373A (ko) 세라믹 기판 유닛 및 그 제조방법
KR20230009737A (ko) 세라믹 기판 및 그 제조방법
KR20220004442A (ko) 파워모듈
KR20230105364A (ko) 세라믹 기판 유닛 및 그 제조방법
KR20220004437A (ko) 파워모듈
KR20220004445A (ko) 파워모듈
KR20220010180A (ko) 파워모듈
WO2023132595A1 (ko) 세라믹 기판 유닛 및 그 제조방법
KR20240068192A (ko) 파워모듈용 세라믹 기판 및 그 제조방법
US20230282549A1 (en) Power module for vehicle and method of manufacturing the same
KR20230126340A (ko) 세라믹 기판 유닛 및 그 제조방법
KR20230122288A (ko) 세라믹 기판 유닛 및 그 제조방법
CN218939660U (zh) 功率模块及其电子设备
KR20240041536A (ko) 히트싱크 일체형 파워모듈용 기판 및 그 제조방법
WO2023008851A1 (ko) 히트싱크 일체형 세라믹 기판 및 그 제조방법
CN214797383U (zh) 双面水冷式功率模块
CN219917141U (zh) 功率模块封装结构
JP6952824B2 (ja) パワーモジュール及びこれを用いた電力用半導体装置