KR20230105373A - 세라믹 기판 유닛 및 그 제조방법 - Google Patents

세라믹 기판 유닛 및 그 제조방법 Download PDF

Info

Publication number
KR20230105373A
KR20230105373A KR1020220000674A KR20220000674A KR20230105373A KR 20230105373 A KR20230105373 A KR 20230105373A KR 1020220000674 A KR1020220000674 A KR 1020220000674A KR 20220000674 A KR20220000674 A KR 20220000674A KR 20230105373 A KR20230105373 A KR 20230105373A
Authority
KR
South Korea
Prior art keywords
ceramic substrate
heat dissipation
bonding
layer
metal layer
Prior art date
Application number
KR1020220000674A
Other languages
English (en)
Inventor
이지형
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to KR1020220000674A priority Critical patent/KR20230105373A/ko
Priority to PCT/KR2023/000056 priority patent/WO2023132595A1/ko
Publication of KR20230105373A publication Critical patent/KR20230105373A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB

Abstract

본 발명은 세라믹 기판 유닛 및 그 제조방법에 관한 것으로, 세라믹 기재의 상하면에 금속층이 구비된 세라믹 기판과, 세라믹 기판의 상부 금속층에 접합되고, 반도체 칩이 실장되는 방열 스페이서와, 방열 스페이서의 상면에 접합된 절연층과, 절연층 상에 배치되고, 반도체 칩과 연결되어 배선을 형성하는 전극층을 포함하는 배선부와, 세라믹 기판의 하부 금속층에 접합된 히트싱크를 포함할 수 있다.

Description

세라믹 기판 유닛 및 그 제조방법{CERAMIC SUBSTRATE UNIT AND MANUFACTURING METHOD THEREOF}
본 발명은 세라믹 기판 유닛 및 그 제조방법에 관한 것으로, 더욱 상세하게는 수냉식 방열을 위하여 복수의 돌출부를 구비한 히트싱크와 세라믹 기판의 접합 구조를 갖는 세라믹 기판 유닛 및 그 제조방법에 관한 것이다.
일반적으로 전기차는 고전압 배터리에서 제공되는 직류 전압을, 모터를 구동하기 위한 교류 3상 전압으로 변환시키는 인버터가 필요하다.
이러한 인버터는 구동용 배터리의 높은 전압을 모터에 적합한 상태로 조절하여 공급하기 위한 파워모듈이 조립된다. 파워모듈은 전력의 변환을 위한 반도체 칩을 포함하는데, 이러한 반도체 칩은 고전압 고전류 동작으로 인해 고온의 열이 발생한다. 이러한 열이 지속되면 반도체 칩이 열화되고, 파워모듈의 성능이 저하되는 문제가 있다.
이를 해결하기 위해 세라믹 또는 금속 기판의 적어도 일면에 히트싱크를 구비하여, 히트싱크의 방열 기능을 통해 열에 의한 반도체 칩의 열화 현상을 방지하고 있다.
히트싱크는 구리, 알루미늄 등의 열전도도가 높은 금속재로 제조되는데, 이러한 금속의 히트 싱크의 경우에도 방열에 한계가 있어 한계 이상의 열이 발생할 경우 냉각 효율이 급격히 떨어져 고장의 원인이 되고 있다.
아울러, 반도체 칩이 실장되는 기판의 경우에도 열로 인한 휨 등이 발생하여 특성이 저하되는 문제점이 있다.
이상의 배경기술에 기재된 사항은 발명의 배경에 대한 이해를 돕기 위한 것으로서, 공개된　종래 기술이 아닌 사항을 포함할 수 있다.
등록특허공보 제10-1896569호(2018.09.03 등록)
본 발명은 상술한 문제점을 해결하고자 안출된 것으로서, 본 발명은 반도체 칩에서 발생하는 열을 효과적으로 방열할 수 있도록 한 세라믹 기판 유닛 및 그 제조방법을 제공하는 데 그 목적이 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 세라믹 기판 유닛은, 세라믹 기재의 상하면에 금속층이 구비된 세라믹 기판과, 세라믹 기판의 상부 금속층에 접합되고, 상면에 반도체 칩이 실장되는 방열 스페이서와, 방열 스페이서의 상면에 접합된 절연층과, 절연층 상에 배치되고, 반도체 칩과 연결되어 배선을 형성하는 전극층을 포함하는 배선부와, 세라믹 기판의 하부 금속층에 접합된 히트싱크를 포함할 수 있다.
방열 스페이서는 적어도 두 개의 반도체 칩이 접합될 수 있다.
방열 스페이서는 상부 금속층에 대응되는 형상으로 이루어져 상부 금속층에 하면이 접합되고, 방열을 위한 소정의 두께를 가질 수 있다. 이러한 방열 스페이서는 Cu 또는 MoCu 또는 Cu, CuMo, Cu가 순차적으로 적층된 CPC 소재로 이루어질 수 있다.
배선부의 전극층은 절연층의 길이 방향을 따라 형성되고, 한 쌍으로 구비되어 절연층의 폭 방향으로 간격을 두고 배치될 수 있다.
배선부의 절연층은 방열 스페이서의 상면에 브레이징 접합층을 매개로 접합되고, 브레이징 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어질 수 있다.
배선부의 전극층은 반도체 칩과 와이어를 통해 연결될 수 있다.
배선부의 전극층은 절연층의 상부면에서 일정 깊이로 삽입되도록 배치되고, 반도체 칩은 전극층의 일단부에 플립칩 형태로 접합될 수 있다.
히트싱크는 하부 금속층에 상면이 접하는 평면부와, 평면부의 하면에 서로 간격을 두고 배치되고, 액체형 냉매가 흐르는 통로를 형성하는 복수의 돌출부를 구비할 수 있다.
복수의 돌출부는 외부의 냉매 순환부에 배치되고, 냉매 순환부를 통해 순환하는 액체형 냉매는 복수의 돌출부와 열교환할 수 있다.
복수의 돌출부는 원기둥, 다각기둥, 눈물방울 형상, 다이아몬드 형상 중 적어도 하나의 핀 형상으로 구비될 수 있다.
히트싱크의 재질은 Cu, Al, Cu 합금 중 어느 하나일 수 있다.
세라믹 기판의 상부 금속층과 방열 스페이서 사이에 배치된 제1 접합층을 더 포함하고, 제1 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결 페이스트로 이루어질 수 있다.
세라믹 기판의 하부 금속층과 히트싱크의 평면부 사이에 배치된 제2 접합층을 더 포함하고, 제2 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결 페이스트로 이루어질 수 있다.
본 발명의 실시예에 따른 세라믹 기판 유닛 제조 방법은, 세라믹 기재의 상하면에 금속층이 구비된 세라믹 기판을 준비하는 단계와, 반도체 칩이 실장되는 방열 스페이서를 세라믹 기판의 상부 금속층에 접합하는 단계와, 절연층과, 절연층 상에 배치되고, 반도체 칩과 연결되어 배선을 형성하는 전극층을 포함한 배선부를 방열 스페이서의 상면에 접합하는 단계와, 히트싱크를 세라믹 기판의 하부 금속층에 접합하는 단계를 포함할 수 있다.
방열 스페이서를 세라믹 기판의 상부 금속층에 접합하는 단계에서, 방열 스페이서는 상부 금속층에 대응되는 형상으로 이루어져 상부 금속층에 하면이 접합되고, 방열을 위한 소정의 두께를 가질 수 있다.
방열 스페이서를 세라믹 기판의 상부 금속층에 접합하는 단계는, 상부 금속층과 방열 스페이서 사이에 배치된 제1 접합층을 매개로 방열 스페이서를 상부 금속층에 접합하며, 제1 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결 페이스트로 이루어질 수 있다.
배선부를 방열 스페이서의 상면에 접합하는 단계에서, 배선부의 절연층은 방열 스페이서의 상면에 브레이징 접합층을 매개로 접합되고, 브레이징 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어질 수 있다.
히트싱크를 세라믹 기판의 하부 금속층에 접합하는 단계는, 하부 금속층과 히트싱크의 평면부 사이에 배치된 제2 접합층을 매개로 히트싱크를 하부 금속층에 접합하며, 제2 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결 페이스트로 이루어질 수 있다.
본 발명은 전기 선로의 역할을 하는 배선부를 별도로 가공한 후 방열 스페이서의 상면에 얼라인하여 접합하기 때문에 회로의 연결을 위해 방열 스페이서를 에칭할 필요가 없고, 전극 패턴 설계를 자유롭게 할 수 있다.
또한, 본 발명은 배선부에서 전극층의 일단부에 반도체 칩의 전극이 플립칩 형태로 접합될 수 있기 때문에 와이어 본딩이 생략되어 인덕턴스 값을 최대한 낮출 수 있고, 와이어 본딩 시 발생할 수 있는 전기적 위험요소를 제거하면서 정격 전압, 전류를 변환할 수 있으며, 고전력에 사용 시 신뢰성 및 효율성을 높일 수 있다.
또한, 본 발명은 복수의 방열핀이 연속해서 순환하는 액체형 냉매에 의해 직접적으로 접촉하여 냉각되는 수냉식 방열 구조이므로, 액체형 냉매의 유속을 조절하여 신속하게 열을 흡수하고 방열시킬 수 있고, 기존의 공냉식 방열 구조에 비해 방열 효과를 극대화할 수 있다.
또한, 본 발명은 반도체 칩 등으로부터 고온의 열이 발생하더라도 연속 순환하는 액체형 냉매에 의해 강제 냉각되어 세라믹 기판의 과열을 방지할 수 있고, 반도체 칩이 열화하지 않도록 일정한 온도로 유지시킬 수 있다.
또한, 본 발명은 액체형 냉매가 복수의 방열핀 사이를 이동하도록 구비되기 때문에, 복수의 방열핀의 형상, 개수 및 배치 형태를 변경함에 따라 액체형 냉매의 유속, 냉각 효율 등을 용이하게 제어할 수 있다.
도 1은 본 발명의 실시예에 따른 세라믹 기판 유닛을 도시한 평면측 사시도이다.
도 2는 본 발명의 실시예에 따른 세라믹 기판 유닛을 도시한 저면측 사시도이다.
도 3은 본 발명의 실시예에 따른 세라믹 기판 유닛이 냉매 순환부에 장착되고, 냉매 순환부에 순환 구동부가 연결된 구성을 도시한 개념도이다.
도 4는 본 발명의 실시예에 따른 세라믹 기판 유닛에 반도체 칩과 리드 프레임이 연결된 구성을 도시한 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 세라믹 기판 유닛을 도시한 평면도이다.
도 6은 도 5의 A-A'선에 따른 단면도이다.
도 7은 본 발명의 실시예에 따른 세라믹 기판 유닛 제조방법을 도시한 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이고, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 또한, 본 명세서에서 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드　또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는　"직접(directly)" 또는 "다른 층을 개재하여(indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위　또는 아래에 대한 기준은 도면을 기준으로 하는 것을 원칙으로 한다.
도면은 본 발명의 사상을 이해할 수 있도록 하기 위한 것일 뿐, 도면에 의해서 본 발명의 범위가 제한되는 것으로 해석되지 않아야 한다. 또한 도면에서 상대적인 두께, 길이나 상대적인 크기는 설명의 편의 및 명확성을 위해 과장될 수 있다.
이하 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 세라믹 기판 유닛을 도시한 평면측 사시도이고, 도 2는 본 발명의 실시예에 따른 세라믹 기판 유닛을 도시한 저면측 사시도이며, 도 3은 본 발명의 실시예에 따른 세라믹 기판 유닛이 냉매 순환부에 장착되고, 냉매 순환부에 순환 구동부가 연결된 구성을 도시한 개념도이다.
도 1 내지 도 3에 도시된 바에 의하면, 본 발명의 실시예에 따른 세라믹 기판 유닛(1)은 세라믹 기판(100), 방열 스페이서(200), 배선부(300) 및 히트싱크(400)를 포함하여 구성될 수 있다.
세라믹 기판(100)은 AMB(Active Metal Brazing) 기판, DBC(Direct Bonded Copper) 기판, TPC(Thick Printing Copper) 기판 중 어느 하나일 수 있다. 이러한 기판들은 세라믹 기재에 금속이 직접적으로 본딩되어 있는 기판들이다. 본 발명의 실시예에서 세라믹 기판(100)은 반도체 칩으로부터 발생하는 열의 방열 효율을 높일 수 있도록, 세라믹 기재(110)와 상기 세라믹 기재(110)의 상하면에 상부 금속층(120) 및 하부 금속층(130)이 구비될 수 있다.
세라믹 기재(110)는 산화물계 또는 질화물계 세라믹 재료로 이루어질 수 있다. 예컨대, 세라믹 기재(110)는 알루미나(Al2O3), AlN, SiN, Si3N4, ZTA(Zirconia Toughened Alumina) 중 어느 하나일 수 있으나, 이에 한정되는 것은 아니다.
상부 금속층(120) 및 하부 금속층(130)은 열전도도가 우수한 Cu, Al, Cu 합금 중 하나로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
상부 금속층(120)은 세라믹 기재(110)의 상면에 형성되고, 회로패턴 형상으로 구비될 수 있다. 예컨대, 상부 금속층(120)은 반도체 칩 또는 주변 부품이 실장될 영역에 전극패턴으로 형성될 수 있다.
하부 금속층(130)은 세라믹 기재(110)의 하면에 형성되고, 열 전달이 용이하도록 평판으로 구비될 수 있다. 이러한 평판 형태의 하부 금속층(130)은 전극패턴으로 형성된 상부 금속층(120)의 전체 부피와 비교했을 때 부피 차이가 크기 때문에 고온 환경에서 세라믹 기판(100)이 휘어지는 현상이 발생할 수 있다. 따라서, 본 발명은 후술할 상부 금속층(120)를 세라믹 기판(100)과 일체형으로 브레이징 접합함으로써 상하부 금속층(120,130)의 부피 차이에 의해 발생하는 휨 현상을 억제할 수 있다.
방열 스페이서(200)는 세라믹 기판(100)의 상부 금속층(110)에 접합되고, 반도체 칩(c)(도 3 참조)이 실장될 수 있다. 이때, 방열 스페이서(200)는 적어도 두 개의 반도체 칩(c)이 접합될 수 있다. 또한, 방열 스페이서(200)는 세라믹 기판(100)의 상부 금속층(120)에 대응되는 형상으로 이루어져 상부 금속층(120)에 하면이 접합되고, 방열을 위한 소정의 두께를 가질 수 있다.
방열 스페이서(200)는 Cu, Al, AlSiC, CuMo, CuW, Cu/CuMo/Cu, Cu/Mo/Cu 및 Cu/W/Cu 중 적어도 하나 또는 이들의 복합소재로 이루어질 수 있다. 바람직하게는, 방열 스페이서(200)는 열팽창계수와 열전도도가 우수한 Cu, Mo, CuMo 합금 및 CuW 합금 중 적어도 하나로 형성될 수 있다.
일예로, 방열 스페이서(200)는 Cu/CuMo/Cu의 3층 구조일 수 있다. Cu, CuMo, Cu가 순차적으로 적층된 CPC 소재는 열전도도가 높아 방열에 유리하고 저열팽창계수를 가져 세라믹 기판(100)의 상부 금속층(120)과 브레이징 접합 시 휨 발생을 최소화할 수 있다.
이러한 방열 스페이서(200)는 열처리를 통해 열응력, 열변형 등이 사전에 제거된 상태로 구비될 수도 있다. 열응력, 열변형이 사전에 제거되면, 세라믹 기판(100)의 상부 금속층(120)과 방열 스페이서(200)를 브레이징 접합하는 과정에서 열팽창과 열수축에 의해 생성되는 열응력이 완화되어 접합 강도를 향상시킬 수 있다. 또한, 접합 부위가 손상되지 않기 때문에 열 전달 효과가 우수해진다.
방열 스페이서(200)는 세라믹 기판(100)의 상부 금속층(120)에 제1 접합층(10)을 매개로 접합될 수 있다. 이때, 제1 접합층(10)은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어진 브레이징 접합층 또는 Ag 소결 접합층일 수 있다. 제1 접합층(10)이 브레이징 접합층일 경우, 브레이징 접합층은 세라믹 기판(100)의 상부 금속층(120)과 방열 스페이서(200) 사이에 배치될 수 있고, 브레이징 온도에서 세라믹 기판(100)과 방열 스페이서(200)를 일체로 접합시킬 수 있다. 브레이징 온도는 450℃ 이상에서 수행될 수 있다. Ag, AgCu 및 AgCuTi는 열전도도가 높아 접합력을 높이는 역할과 동시에 세라믹 기판(100)과 방열 스페이서(200) 간의 열 전달을 용이하게 하여 방열 효율을 높일 수 있다. 이러한 제1 접합층(10)은 도금, 페이스트 도포, 포일(foil) 부착 중 어느 하나의 방법에 의해 형성될 수 있고, 두께는 약 0.005mm 내지 1.0mm일 수 있다.
제1 접합층(10)이 Ag 소결 접합층일 경우, 은 소결 페이스트(Ag Sintering Paste)는 세라믹 기판(100)의 상부 금속층(120)과 방열 스페이서(200) 사이에 배치될 수 있고, 은 소결 페이스트를 약 200℃의 저온에서 소결하여 세라믹 기판(100)과 방열 스페이서(200)를 접합할 수 있다. 이러한 Ag Sintering 접합은 접합 후 소결체의 융점이 700℃이상으로 상승하여 고온 안전성이 높고, 접합 강도가 약 80MPa 정도로 우수하다.
한편, 세라믹 기판(100)과 방열 스페이서(200)는 열화학적 접합을 통해 가접착된 후 브레이징 접합될 수도 있다. 이때, 열화학적 접합은 열융착, 접착제, 점착제 등을 이용한 접합일 수 있다. 이와 같이, 세라믹 기판(100)과 방열 스페이서(200)는 브레이징 접합, Ag Sintering 접합과 같은 접합 방식에 의해 서로 기밀하게 접합되어 접합 강도가 높고, 고온 신뢰성이 우수하다.
배선부(300)는 방열 스페이서(200)의 상면에 접합된 절연층(310)과, 절연층(310) 상에 배치되고, 반도체 칩(c)과 연결되어 배선을 형성하는 전극층(320)을 포함하여 구성될 수 있다. 전극층(320)에 연결되는 반도체 칩(c)은 SiC, GaN, Si, LED, VCSEL 등의 반도체 칩일 수 있다. 이러한 반도체 칩(c)은 솔더(Solder) 또는 은 페이스트(Ag Paste)를 포함하는 본딩층(미도시)에 의해 방열 스페이서(200)의 상면에 실장될 수 있다.
배선부(300)의 절연층(310)은 절연 재질로 형성될 수 있다. 일 예로, 절연층은 PI(Polyimide), FR4, Ceramic(Alumina, ZTA, AlN, Si3N4 등)이 사용될 수 있다. 또한, 절연층(310)의 두께는 대략 0.015mm~0.25mm 범위로 형성될 수 있다.
배선부(300)의 전극층(320)은 절연층(310)의 상부에 배치되고, 일 방향으로 연장되어 배선을 형성할 수 있다. 전극층(320)은 절연층(310)의 상면에서 길이 방향을 따라 형성되고, 한 쌍으로 구비되어 절연층(310)의 폭 방향으로 간격을 두고 배치될 수 있다. 일 예로, 배선부(300)는 PI와 Cu 시트를 TPI(Thermoplastic polyimide)로 접합하여 형성하거나, 세라믹 기재에 금속층을 형성한 후 동시 소성하여 형성한 것일 수 있다. 또한, 배선부(300)는 내전압이 3kV 이상, 내열성은 최소 250℃ 이상으로 설계될 수 있다.
도 4를 참조하면, 전극층(320)의 일측은 반도체 칩(c)과 와이어(w)로 연결되고, 타측은 리드 프레임(f)과 와이어(w)로 연결되어 전기 신호를 전달하는 전기 선로의 역할을 할 수 있다. 이러한 전극층(320)은 전기적 신호 역할 또는 전력변환을 위한 전력 이동선로 역할을 하도록 전기전도성과 열전도성을 가지는 금속 또는 합금 재질로 이루어질 수 있으며, 예컨대, 전극층(320)은 Cu, Ag, Ni-Au, W, Mo, MoW 등이 사용될 수 있다. 또한, 전극층(320)의 두께는 대략 0.008mm~0.20mm 범위로 형성될 수 있다.
이와 같이, 본 발명의 세라믹 기판 유닛(1)은 전기 선로의 역할을 하는 배선부(300)를 방열 스페이서(200)의 상면에 접합하여 방열 스페이서(200)의 상면에 실장되는 반도체 칩(c)과 연결하는 것을 특징으로 한다. 보통 방열 스페이서(200)의 경우 두께가 2t 정도이므로 세라믹 기판(100)의 상부 금속층(120)의 두께인 0.3t에 비해 훨씬 더 두껍다. 이와 같이, 방열 스페이서(200)는 두께가 1.2t 이상으로 두껍고 전도성 재질로 이루어지기 때문에 회로의 연결을 위한 전극 신호선 부분이나 와이어 본딩 영역을 장비를 활용하여 에칭으로 형성하기가 어렵고, 에칭 시간이 오래 소요된다는 문제점이 있다. 이를 해결하기 위하여, 본 발명의 세라믹 기판 유닛(1)은 전기 선로의 역할을 하는 배선부(300)를 별도로 가공한 후 방열 스페이서(200)의 상면에 얼라인하여 접합하기 때문에 회로의 연결을 위해 방열 스페이서(200)를 에칭할 필요가 없고, 전극 패턴 설계를 자유롭게 할 수 있다.
배선부(300)의 절연층(310)은 방열 스페이서(200)의 상면에 브레이징 접합층(미도시)을 매개로 접합될 수 있다. 이때, 브레이징 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어질 수 있다. 이러한 브레이징 접합층은 절연층(310)의 하면과 방열 스페이서(200)의 상면 사이에 배치될 수 있고, 브레이징 온도에서 배선부(300)와 방열 스페이서(200)를 일체로 접합시킬 수 있다. 브레이징 온도는 450℃ 이상에서 수행될 수 있다.
도 1 내지 도 3을 참조하면, 히트싱크(400)는 세라믹 기판(100)의 하부 금속층(130)에 접합된 것으로, 방열을 위해 열전도도가 높은 Cu, Al, Cu 합금 중 어느 하나의 재질로 이루어질 수 있다. 히트싱크(400)는 평면부(410)와 복수의 돌출부(420)를 구비할 수 있다. 후술하겠지만, 복수의 돌출부(420)는 액체형 냉매가 흐르는 통로를 형성할 수 있다. 히트싱크(400)는 Micro Channel, Pin Fin, Micro Jet, Slit, 유관 타입 등의 히트싱크일 수 있으며, 본 실시예에서는 평면부(410) 및 복수의 돌출부(420)를 구비한 히트싱크(400)를 설명하기로 한다.
평면부(410)는 상면이 하부 금속층(130)과 직접적으로 접하며, 하부 금속층(130)과의 접합 면적을 최대한 크게 하여 접합력을 높일 수 있도록 평판 형태로 형성될 수 있다. 복수의 돌출부(420)는 평면부(410)의 하면에 서로 간격을 두고 배치되고, 액체형 냉매가 흐르는 통로를 형성할 수 있다. 본 실시예에서는 단면이 마름모 형태인 복수의 돌출부(420)가 서로 간격을 두고 배치된 히트싱크(400)를 도시하고 있으나, 이에 한정되지 않으며, 복수의 돌출부(420)는 원기둥, 다각기둥, 눈물방울 형상, 다이아몬드 형상 등의 다양한 핀 형태로 구비될 수도 있다. 이러한 돌출부(420)의 형상은 금형 가공, 에칭 가공, 밀링 가공, 기타 가공에 의해 구현될 수 있다.
도 3에 도시된 바와 같이, 복수의 돌출부(420)는 냉매 순환부(2)에 배치될 수 있다. 냉매 순환부(2)는 액체형 냉매가 유입되는 유입구(2a), 액체형 냉매가 배출되는 배출구(2b) 및 유입구(2a)에서 배출구(2b)까지의 내부 유로(미도시)가 구비될 수 있다. 이때, 냉매 순환부(2)의 유입구(2a)를 통해 유입된 액체형 냉매는 상기 내부 유로를 거쳐 배출구(2b)를 통해 배출될 수 있다. 유입구(2a)와 배출구(2b) 사이에서 액체형 냉매가 이동하는 경로인 내부 유로의 형태와 크기는 다양하게 설계 변경될 수 있으므로, 냉매 순환부(2)의 내부 유로 자체에 대한 상세한 설명은 생략하기로 한다.
순환 구동부(3)는 냉매 순환부(2)와 연결되고, 펌프(미도시)의 구동력을 이용하여 액체형 냉매를 순환시킬 수 있다. 여기서, 냉매 순환부(2)의 유입구(2a)는 제1 순환라인(L1)을 통해 순환 구동부(3)와 연결될 수 있고, 냉매 순환부(2)의 배출구(2b)는 제2 순환라인(L2)을 통해 순환 구동부(3)와 연결될 수 있다. 즉, 순환 구동부(3)는 제1 순환라인(L1), 냉매 순환부(2) 및 제2 순환라인(L2)을 포함한 순환 경로를 따라 액체형 냉매를 연속해서 순환시킬 수 있다. 여기서, 액체형 냉매는 탈이온수(Deionized Water)일 수 있으나, 이에 한정되지 않으며, 필요에 따라 액체질소, 알코올, 기타 용매를 사용할 수도 있다.
순환 구동부(3)로부터 공급되는 액체형 냉매는 제1 순환라인(L1)을 통해 냉매 순환부(2)의 유입구(2a)로 유입되고, 냉매 순환부(2)에 형성된 내부 유로를 따라 이동하여 배출구(2b)를 통해 배출되며, 이후에 제2 순환라인(L2)을 통해 다시 순환 구동부(3)로 이동할 수 있다. 비록 자세히 도시되지는 않았으나, 순환 구동부(3)는 열교환기(미도시)를 포함할 수 있다. 순환 구동부(3)의 열교환기는 냉매 순환부(2)의 내부 유로를 통과하면서 온도가 올라간 액체형 냉매의 온도를 낮출 수 있고, 순환 구동부(3)는 열교환기에 의해 온도가 낮춰진 액체형 냉매를 펌프의 구동력을 이용하여 다시 제1 순환라인(L1)으로 공급할 수 있다.
이와 같이, 냉매 순환부(2)는 순환 구동부(3)로부터 공급된 액체형 냉매가 연속해서 순환하도록 구비될 수 있다. 이때, 복수의 돌출부(420)는 냉매 순환부(2)의 내부 유로 내에 배치되고, 내부 유로를 따라 연속해서 순환하는 액체형 냉매와 직접적으로 접촉하여 열교환할 수 있다. 즉, 복수의 돌출부(420)는 연속 순환하는 액체형 냉매에 의해 직접 냉각될 수 있는 수냉식 방열 구조를 가진다.
복수의 돌출부(420)는 반도체 칩(c) 등으로부터 고온의 열이 발생하더라도 연속 순환하는 액체형 냉매에 의해 강제 냉각되어 세라믹 기판(100)의 과열을 방지할 수 있고, 반도체 칩(c)이 열화하지 않도록 일정한 온도로 유지시킬 수 있다. 즉, 반도체 칩(c)에 약 100℃ 이상의 고온의 열이 발생하더라도, 냉매 순환부(2)의 내부 유로를 따라 순환하는 액체형 냉매의 온도는 약 25℃이므로 복수의 돌출부(420)로 전달된 열을 빠르게 냉각시킬 수 있다.
종래에는 세라믹 기판에 방열을 위한 베이스 플레이트를 솔더링 접합하는데, 이때 사용되는 Ag 에폭시 등의 Soldering paste의 경우 열전도도가 약 110W/m·K 정도로 낮아 냉각 효율이 떨어지고, 그라파이트(graphite)와 같은 TIM(Thermal Interface Materials) 물질을 코팅하는 공정 등이 추가로 수행되어야 하기 때문에 제조 공정이 복잡하다는 문제점이 있다.
반면, 본 발명은 평면부(410) 및 복수의 돌출부(420)를 구비한 히트싱크(400)를 세라믹 기판(100)에 브레이징 접합하며, 브레이징 접합 시 사용되는 Ag, AgCu, AgCuTi와 같은 재료는 열전도도가 약 350W/m·K 이상이므로 종래에 비해 열전도도가 약 3배 이상 높아 방열 효과를 극대화할 수 있다. 또한, 종래에 비해 공정을 단순화할 수 있고 에너지와 비용을 절감할 수 있다.
이와 더불어, 본 발명의 실시예에 따른 세라믹 기판 유닛(1)은 히트싱크(400)와 세라믹 기판(100)이 일체화된 구성으로서, 반도체 칩(C)으로부터 발생한 열을 직접 냉각할 수 있는 구조이기 때문에 경량화 및 소형화를 구현하면서도 방열 성능을 높일 수 있다.
또한, 본 발명의 실시예에 따른 세라믹 기판 유닛(1)은 수냉식 방열 구조이므로 액체형 냉매의 유속을 가변시켜 신속하게 열을 흡수하고 방열시킬 수 있고, 이로 인해 기존의 공냉식 방열 구조에 비해 방열 효과를 극대화할 수 있다.
복수의 돌출부(420)의 형상, 개수 및 배치 형태는 설계 시 사전 시뮬레이션 결과에 따라 다양하게 변경 가능하다. 액체형 냉매는 복수의 돌출부(420) 사이를 흐르기 때문에, 복수의 돌출부(420)의 형상, 개수 및 배치 형태를 변경함에 따라 액체형 냉매의 유속, 유량, 냉각 효율 등이 용이하게 제어될 수 있다.
세라믹 기판(100) 및 히트싱크(400)는 제2 접합층(20)에 의해 서로 접합될 수 있다. 이때, 제2 접합층(20)은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어진 브레이징 접합층 또는 Ag 소결 접합층일 수 있다. 제2 접합층(20)이 브레이징 접합층일 경우, 제2 접합층(20)은 세라믹 기판(100)의 하부 금속층(130)과 히트싱크(400)의 평면부(410) 사이에 배치될 수 있고, 브레이징 온도에서 세라믹 기판(100)과 히트싱크(400)를 일체로 접합시킬 수 있다. 브레이징 온도는 450℃ 이상에서 수행될 수 있다. Ag, AgCu 및 AgCuTi는 열전도도가 높아 접합력을 높이는 역할과 동시에 세라믹 기판(100)과 히트싱크(400) 간의 열 전달을 용이하게 하여 방열 효율을 높일 수 있다. 이러한 제2 접합층(20)은 도금, 페이스트 도포, 포일(foil) 부착 중 어느 하나의 방법에 의해 형성될 수 있고, 두께는 약 0.005mm 내지 1.0mm일 수 있다.
제2 접합층(10)이 Ag 소결 접합층일 경우, 은 소결 페이스트(Ag Sintering Paste)는 세라믹 기판(100)의 하부 금속층(130)과 히트싱크(400)의 평면부(410) 사이에 배치될 수 있고, 은 소결 페이스트를 약 200℃의 저온에서 소결하여 세라믹 기판(100)과 히트싱크(400)를 접합할 수 있다. 이러한 Ag Sintering 접합은 접합 후 소결체의 융점이 700℃이상으로 상승하여 고온 안전성이 높고, 접합 강도가 약 80MPa 정도로 우수하다.
한편, 세라믹 기판(100)과 히트싱크(400)는 열화학적 접합을 통해 가접착된 후 브레이징 접합될 수도 있다. 이때, 열화학적 접합은 열융착, 접착제, 점착제 등을 이용한 접합일 수 있다. 이와 같이, 세라믹 기판(100)과 히트싱크(400)는 브레이징 접합, Ag Sintering 접합과 같은 접합 방식에 의해 서로 기밀하게 접합될 수 있고, 수압, 유압 등에 견딜 수 있는 높은 접합 강도를 가질 수 있다.
도 5는 본 발명의 다른 실시예에 따른 세라믹 기판 유닛을 도시한 평면도이고, 도 6은 도 5의 A-A'선에 따른 단면도이다.
도 5 및 도 6에 도시된 바에 의하면, 본 발명의 다른 실시예에 따른 세라믹 기판 유닛(1')의 배선부(300')는 반도체 칩(c)이 플립칩 형태로 접합되도록 구비될 수 있다. 여기서, 배선부(300')의 전극층(320')은 절연층(310')의 상부에 배치되되, 절연층(310')의 상부면에서 일정 깊이로 삽입되도록 배치될 수 있다. 이러한 전극층(320')의 일단부에 반도체 칩(c)의 전극이 플립칩 형태로 접합되면, 와이어 본딩이 생략되어 인덕턴스 값을 최대한 낮출 수 있고, 와이어 본딩 시 발생할 수 있는 전기적 위험요소를 제거하면서 정격 전압, 전류를 변환할 수 있으며, 고전력에 사용 시 신뢰성 및 효율성을 높일 수 있다. 본 실시예에서는 배선부(300')가 대략 'L'자 형태인 예를 도시하고 있으나, 배선부(300')의 형태는 도 1의 실시예와 같이 바(bar) 형태일 수도 있다.
도 7은 본 발명의 실시예에 따른 세라믹 기판 유닛 제조방법을 도시한 흐름도이다.
본 발명의 실시예에 따른 세라믹 기판 제조방법은 도 7에 도시된 바와 같이, 세라믹 기재(110)의 상하면에 금속층(120,130)이 구비된 세라믹 기판(100)을 준비하는 단계(S10)와, 반도체 칩(c)이 실장되는 방열 스페이서(200)를 세라믹 기판(100)의 상부 금속층(120)에 접합하는 단계(S20)와, 절연층(310)과, 상기 절연층(310) 상에 배치되고, 상기 반도체 칩(c)과 연결되어 배선을 형성하는 전극층(320)을 포함한 배선부(300)를 방열 스페이서(200)의 상면에 접합하는 단계(S30)와, 히트싱크(400)를 세라믹 기판(100)의 하부 금속층(130)에 접합하는 단계(S40)를 포함할 수 있다. 여기서, 각각의 단계는 순차적으로 수행되거나, 서로 순서를 바꾸어 수행될 수 있고, 실질적으로 동시에 수행될 수도 있다.
세라믹 기판(100)을 준비하는 단계(S10)에서, 세라믹 기판(100)은 AMB(Active Metal Brazing) 기판, DBC(Direct Bonded Copper) 기판, TPC(Thick Printing Copper) 기판 중 어느 하나일 수 있다. 여기서, 세라믹 기판(100)은 반도체 칩으로부터 발생하는 열의 방열 효율을 높일 수 있도록, 세라믹 기재(110)와 상기 세라믹 기재(110)의 상하면에 상부 금속층(120) 및 하부 금속층(130)이 구비될 수 있다.
방열 스페이서(200)를 세라믹 기판(100)의 상부 금속층(120)에 접합하는 단계(S20)에서, 방열 스페이서(200)는 세라믹 기판(100)의 상부 금속층(120)에 대응되는 형상으로 이루어져 상부 금속층(120)에 하면이 접합되고, 방열을 위한 소정의 두께를 가질 수 있다.
방열 스페이서(200)를 세라믹 기판(100)의 상부 금속층(120)에 접합하는 단계(S20)는, 세라믹 기판(100)의 상부 금속층(120)과 방열 스페이서(200) 사이에 배치된 제1 접합층(10)을 매개로 방열 스페이서(200)를 상부 금속층(120)에 접합하며, 제1 접합층(10)은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결 페이스트로 이루어질 수 있다. 제1 접합층(10)이 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어진 브레이징 접합층일 경우, 브레이징 접합층은 세라믹 기판(100)의 상부 금속층(120)과 방열 스페이서(200) 사이에 배치될 수 있고, 브레이징 온도에서 세라믹 기판(100)과 방열 스페이서(200)를 일체로 접합시킬 수 있다. 브레이징 온도는 450℃ 이상에서 수행될 수 있다. 이러한 제1 접합층(10)은 도금, 페이스트 도포, 포일(foil) 부착 중 어느 하나의 방법에 의해 형성될 수 있고, 두께는 약 0.005mm 내지 1.0mm일 수 있다.
제1 접합층(10)이 Ag 소결 접합층일 경우, 은 소결 페이스트(Ag Sintering Paste)는 세라믹 기판(100)의 상부 금속층(120)과 방열 스페이서(200) 사이에 배치될 수 있고, 은 소결 페이스트를 약 200℃의 저온에서 소결하여 세라믹 기판(100)과 방열 스페이서(200)를 접합할 수 있다. 이러한 Ag Sintering 접합은 접합 후 소결체의 융점이 700℃ 이상으로 상승하여 고온 안전성이 높고, 접합 강도가 약 80MPa 정도로 우수하다.
배선부(300)를 방열 스페이서(200)의 상면에 접합하는 단계(S30)에서, 배선부(300)는 방열 스페이서(200)의 상면에 접합된 절연층(310)과, 절연층(310) 상에 형성되고, 반도체 칩(c)과 연결되어 배선을 형성하는 전극층(320)을 포함하여 구성될 수 있다. 배선부(300)의 절연층(310)은 절연 재질로 형성될 수 있다. 일 예로, 절연층은 PI(Polyimide), FR4, Ceramic(Alumina, ZTA, AlN, Si3N4 등)이 사용될 수 있다. 또한, 절연층(310)의 두께는 대략 0.015mm~0.25mm 범위로 형성될 수 있다.
배선부(300)의 전극층(320)은 절연층(310)의 상부에 배치되고, 일 방향으로 연장되어 배선을 형성할 수 있다. 전극층(320)은 절연층(310)의 상면에서 길이 방향을 따라 형성되고, 한 쌍으로 구비되어 절연층(310)의 폭 방향으로 간격을 두고 배치될 수 있다. 일 예로, 배선부(300)는 PI와 Cu 시트를 TPI(Thermoplastic polyimide)로 접합하여 형성하거나, 세라믹 기재에 금속층을 형성한 후 동시 소성하여 형성한 것일 수 있다. 또한, 전극층(320)은 Cu, Ag, Ni-Au, W, Mo, MoW 등이 사용될 수 있다. 전극층(320)의 두께는 대략 0.008mm~0.20mm 범위로 형성될 수 있다.
배선부(300)를 방열 스페이서(200)의 상면에 접합하는 단계(S30)에서, 배선부(300)의 절연층(310)은 방열 스페이서(200)의 상면에 브레이징 접합층(미도시)을 매개로 접합될 수 있다. 이때, 브레이징 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어질 수 있다. 이러한 브레이징 접합층은 절연층(310)의 하면과 방열 스페이서(200)의 상면 사이에 배치될 수 있고, 브레이징 온도에서 배선부(300)와 방열 스페이서(200)를 일체로 접합시킬 수 있다. 브레이징 온도는 450℃ 이상에서 수행될 수 있다.
히트싱크(400)를 세라믹 기판(100)의 하부 금속층(130)에 접합하는 단계(S40)에서, 히트싱크(400)는 방열을 위해 열전도도가 높은 Cu, Al, Cu 합금 등의 재질로 이루어질 수 있고, 평면부(410) 및 복수의 돌출부(420)가 구비될 수 있다. 평면부(410)는 상면이 하부 금속층(130)과 직접적으로 접하는 부분으로 접합 면적을 최대한 크게 할 수 있도록 평판 형태로 구비될 수 있다. 복수의 돌출부(420)는 평면부(410)의 하면에 서로 간격을 두고 배치될 수 있다. 이러한 복수의 돌출부(420)는 외부의 냉매 순환부(2)(도 3 참조)에 배치되어 냉매 순환부(2)를 통해 순환하는 액체형 냉매와 직접적으로 접촉하도록 구비될 수 있다.
본 실시예에서는 단면이 마름모 형태인 복수의 돌출부(420)가 서로 간격을 두고 배치된 히트싱크(400)를 도시하고 있으나, 이에 한정되지 않으며, 복수의 돌출부(420)는 원기둥, 다각기둥, 눈물방울 형상, 다이아몬드 형상 등의 다양한 핀 형태로 구비될 수도 있다. 이러한 돌출부(420)의 형상은 금형 가공, 에칭 가공, 밀링 가공, 기타 가공에 의해 구현될 수 있다.
본 실시예에서는 히트싱크(400)를 세라믹 기판(100)의 하부 금속층(130)에 접합하는 단계(S40)에서 복수의 돌출부(420)가 구비된 예를 설명하고 있으나, 복수의 돌출부(420)는 접합하는 단계(S40) 이후에 형성될 수도 있다. 예를 들어, 두꺼운 평판 형태의 히트싱크(400)를 준비하여 세라믹 기판(100)의 하부 금속층(130)에 접합한 후, 에칭 가공, 밀링 가공 등에 의해 일부분을 제거하여 복수의 돌출부(320)를 형성할 수도 있다.
히트싱크(400)를 세라믹 기판(100)의 하부 금속층(130)에 접합하는 단계(S40)는, 세라믹 기판(100)의 하부 금속층(130)과 히트싱크(400)의 평면부(410) 사이에 배치된 제2 접합층(20)을 매개로 히트싱크(400)를 하부 금속층(130)에 접합하며, 제2 접합층(20)은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결 페이스트로 이루어질 수 있다. 제2 접합층(20)이 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어진 브레이징 접합층일 경우, 제2 접합층(20)은 세라믹 기판(100)의 하부 금속층(130)과 히트싱크(400)의 평면부(410) 사이에 배치될 수 있고, 브레이징 온도에서 세라믹 기판(100)과 히트싱크(400)를 일체로 접합시킬 수 있다. 브레이징 온도는 450℃ 이상에서 수행될 수 있다. 이러한 제2 접합층(20)은 도금, 페이스트 도포, 포일(foil) 부착 중 어느 하나의 방법에 의해 형성될 수 있고, 두께는 약 0.005mm 내지 1.0mm일 수 있다.
제2 접합층(20)이 Ag 소결 접합층일 경우, 은 소결 페이스트(Ag Sintering Paste)는 세라믹 기판(100)의 하부 금속층(130)과 히트싱크(400)의 평면부(410) 사이에 배치될 수 있고, 은 소결 페이스트를 약 200℃의 저온에서 소결하여 세라믹 기판(100)과 히트싱크(400)를 접합할 수 있다. 이러한 Ag Sintering 접합은 접합 후 소결체의 융점이 700℃ 이상으로 상승하여 고온 안전성이 높고, 접합 강도가 약 80MPa 정도로 우수하다.
상술한 본 발명의 세라믹 기판 유닛은 파워모듈에 적용하여 반도체 칩의 다중 다량 접속과 방열 효과를 모두 확보할 수 있고 소형화에도 기여하므로 파워모듈의 성능을 보다 향상시킬 수 있다.
상술한 본 발명의 세라믹 기판 유닛은 파워모듈 외에도 고전력에 사용되는 다양한 모듈 부품에 적용 가능하다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
1: 세라믹 기판 유닛 2: 냉매 순환부
2a: 유입구 2b: 배출구
3: 순환 구동부 L1: 제1 순환라인
L2: 제2 순환라인 10: 제1 접합층
20: 접합층 100: 세라믹 기판
110: 세라믹 기재 120: 상부 금속층
130: 하부 금속층 200: 방열 스페이서
300: 배선부 310: 절연층
320: 전극층 400: 히트싱크
410: 평면부 420: 돌출부

Claims (19)

  1. 세라믹 기재의 상하면에 금속층이 구비된 세라믹 기판;
    상기 세라믹 기판의 상부 금속층에 접합되고, 반도체 칩이 실장되는 방열 스페이서;
    상기 방열 스페이서의 상면에 접합된 절연층과, 상기 절연층 상에 배치되고, 상기 반도체 칩과 연결되어 배선을 형성하는 전극층을 포함하는 배선부; 및
    상기 세라믹 기판의 하부 금속층에 접합된 히트싱크를 포함하는 세라믹 기판 유닛.
  2. 제1항에 있어서,
    상기 방열 스페이서는 적어도 두 개의 반도체 칩이 접합되는 세라믹 기판 유닛.
  3. 제1항에 있어서,
    상기 방열 스페이서는 상기 상부 금속층에 대응되는 형상으로 이루어져 상기 상부 금속층에 하면이 접합되고, 방열을 위한 소정의 두께를 갖는 세라믹 기판 유닛.
  4. 제1항에 있어서,
    상기 방열 스페이서는,
    Cu 또는 MoCu 또는 Cu, CuMo, Cu가 순차적으로 적층된 CPC 소재로 이루어지는 세라믹 기판 유닛.
  5. 제1항에 있어서,
    상기 전극층은
    상기 절연층의 길이 방향을 따라 형성되고, 한 쌍으로 구비되어 상기 절연층의 폭 방향으로 간격을 두고 배치된 세라믹 기판 유닛.
  6. 제1항에 있어서,
    상기 배선부의 절연층은 상기 방열 스페이서의 상면에 브레이징 접합층을 매개로 접합되고,
    상기 브레이징 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어진 세라믹 기판 유닛.
  7. 제1항에 있어서,
    상기 배선부의 전극층은 상기 반도체 칩과 와이어를 통해 연결되는 세라믹 기판 유닛.
  8. 제1항에 있어서,
    상기 배선부의 전극층은 상기 절연층의 상부면에서 일정 깊이로 삽입되도록 배치되고, 상기 반도체 칩은 상기 전극층의 일단부에 플립칩 형태로 접합되는 세라믹 기판 유닛.
  9. 제1항에 있어서,
    상기 히트싱크는,
    상기 하부 금속층에 상면이 접하는 평면부; 및
    상기 평면부의 하면에 서로 간격을 두고 배치되고, 액체형 냉매가 흐르는 통로를 형성하는 복수의 돌출부를 구비한 세라믹 기판 유닛,
  10. 제9항에 있어서,
    상기 복수의 돌출부는 외부의 냉매 순환부에 배치되고,
    상기 냉매 순환부를 통해 순환하는 액체형 냉매는 상기 복수의 돌출부와 열교환하는 세라믹 기판 유닛.
  11. 제9항에 있어서,
    상기 복수의 돌출부는 원기둥, 다각기둥, 눈물방울 형상, 다이아몬드 형상 중 적어도 하나의 핀 형상으로 구비된 세라믹 기판 유닛.
  12. 제1항에 있어서,
    상기 히트싱크의 재질은 Cu, Al, Cu 합금 중 어느 하나인 세라믹 기판 유닛.
  13. 제1항에 있어서,
    상기 세라믹 기판의 상부 금속층과 상기 방열 스페이서 사이에 배치된 제1 접합층을 더 포함하고,
    상기 제1 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결 페이스트로 이루어진 세라믹 기판 유닛.
  14. 제9항에 있어서,
    상기 세라믹 기판의 하부 금속층과 상기 히트싱크의 평면부 사이에 배치된 제2 접합층을 더 포함하고,
    상기 제2 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결 페이스트로 이루어진 세라믹 기판 유닛.
  15. 세라믹 기재의 상하면에 금속층이 구비된 세라믹 기판을 준비하는 단계;
    반도체 칩이 실장되는 방열 스페이서를 세라믹 기판의 상부 금속층에 접합하는 단계;
    절연층과, 상기 절연층 상에 배치되고, 상기 반도체 칩과 연결되어 배선을 형성하는 전극층을 포함한 배선부를 방열 스페이서의 상면에 접합하는 단계; 및
    히트싱크를 세라믹 기판의 하부 금속층에 접합하는 단계를 포함하는 세라믹 기판 유닛 제조방법.
  16. 제15항에 있어서,
    상기 방열 스페이서를 세라믹 기판의 상부 금속층에 접합하는 단계에서,
    상기 방열 스페이서는 상기 상부 금속층에 대응되는 형상으로 이루어져 상기 상부 금속층에 하면이 접합되고, 방열을 위한 소정의 두께를 갖는 세라믹 기판 유닛 제조방법.
  17. 제15항에 있어서,
    상기 방열 스페이서를 세라믹 기판의 상부 금속층에 접합하는 단계는,
    상기 상부 금속층과 상기 방열 스페이서 사이에 배치된 제1 접합층을 매개로 상기 방열 스페이서를 상기 상부 금속층에 접합하며,
    상기 제1 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결 페이스트로 이루어진 세라믹 기판 유닛 제조방법.
  18. 제15항에 있어서,
    상기 배선부를 방열 스페이서의 상면에 접합하는 단계에서,
    상기 배선부의 절연층은 상기 방열 스페이서의 상면에 브레이징 접합층을 매개로 접합되고,
    상기 브레이징 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어진 세라믹 기판 유닛 제조방법.
  19. 제15항에 있어서,
    상기 히트싱크를 세라믹 기판의 하부 금속층에 접합하는 단계는,
    상기 하부 금속층과 상기 히트싱크의 평면부 사이에 배치된 제2 접합층을 매개로 상기 히트싱크를 상기 하부 금속층에 접합하며,
    상기 제2 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결 페이스트로 이루어진 세라믹 기판 유닛 제조방법.
KR1020220000674A 2022-01-04 2022-01-04 세라믹 기판 유닛 및 그 제조방법 KR20230105373A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220000674A KR20230105373A (ko) 2022-01-04 2022-01-04 세라믹 기판 유닛 및 그 제조방법
PCT/KR2023/000056 WO2023132595A1 (ko) 2022-01-04 2023-01-03 세라믹 기판 유닛 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220000674A KR20230105373A (ko) 2022-01-04 2022-01-04 세라믹 기판 유닛 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20230105373A true KR20230105373A (ko) 2023-07-11

Family

ID=87159959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220000674A KR20230105373A (ko) 2022-01-04 2022-01-04 세라믹 기판 유닛 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20230105373A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101896569B1 (ko) 2016-12-01 2018-09-07 권오정 반도체 모듈의 방열 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101896569B1 (ko) 2016-12-01 2018-09-07 권오정 반도체 모듈의 방열 장치

Similar Documents

Publication Publication Date Title
CN108133915B (zh) 功率器件内置且双面散热的功率模组及其制备方法
JP7204770B2 (ja) 両面冷却型パワーモジュールおよびその製造方法
JP4613077B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
EP3107120B1 (en) Power semiconductor module
EP3157053B1 (en) Power module
CN108735692B (zh) 半导体装置
WO2007145303A1 (ja) 半導体モジュールおよびその製造方法
JP2008042074A (ja) 半導体装置及び電力変換装置
WO2005119896A1 (ja) インバータ装置
JP3641232B2 (ja) インバータ装置及びその製造方法
JP2005094842A (ja) インバータ装置及びその製造方法
JP2004022973A (ja) セラミック回路基板および半導体モジュール
KR102645303B1 (ko) 세라믹 기판 및 그 제조방법
KR20180087330A (ko) 파워 모듈의 양면 냉각을 위한 금속 슬러그
JP5619232B2 (ja) 半導体装置および電極用部材の製造方法
KR20230105373A (ko) 세라믹 기판 유닛 및 그 제조방법
US11735557B2 (en) Power module of double-faced cooling
KR20230105364A (ko) 세라믹 기판 유닛 및 그 제조방법
KR20220004442A (ko) 파워모듈
JP5485833B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
KR20240032231A (ko) 세라믹 기판 유닛 및 그 제조방법
KR20230126340A (ko) 세라믹 기판 유닛 및 그 제조방법
WO2023008851A1 (ko) 히트싱크 일체형 세라믹 기판 및 그 제조방법
KR20230122288A (ko) 세라믹 기판 유닛 및 그 제조방법
WO2023132595A1 (ko) 세라믹 기판 유닛 및 그 제조방법