KR20230122288A - 세라믹 기판 유닛 및 그 제조방법 - Google Patents

세라믹 기판 유닛 및 그 제조방법 Download PDF

Info

Publication number
KR20230122288A
KR20230122288A KR1020220018767A KR20220018767A KR20230122288A KR 20230122288 A KR20230122288 A KR 20230122288A KR 1020220018767 A KR1020220018767 A KR 1020220018767A KR 20220018767 A KR20220018767 A KR 20220018767A KR 20230122288 A KR20230122288 A KR 20230122288A
Authority
KR
South Korea
Prior art keywords
ceramic substrate
heat sink
bonding
upper electrode
metal layer
Prior art date
Application number
KR1020220018767A
Other languages
English (en)
Inventor
이지형
Original Assignee
주식회사 아모그린텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모그린텍 filed Critical 주식회사 아모그린텍
Priority to KR1020220018767A priority Critical patent/KR20230122288A/ko
Priority to PCT/KR2023/001680 priority patent/WO2023149774A1/ko
Publication of KR20230122288A publication Critical patent/KR20230122288A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB

Abstract

본 발명은 세라믹 기판 유닛 및 그 제조방법에 관한 것으로, 세라믹 기재의 상하면에 금속층이 구비된 세라믹 기판과, 세라믹 기판의 상부 금속층에 접합되고, 반도체 칩이 실장되도록 구성된 상부 전극과, 세라믹 기판의 하부 금속층에 접합된 히트싱크를 구비하며, 상부 전극 및 상기 히트싱크 각각은 0.6mm 이상 9.0mm 이하의 두께로 이루어져 고출력의 파워모듈에 적용 가능하다.

Description

세라믹 기판 유닛 및 그 제조방법{CERAMIC SUBSTRATE UNIT AND MANUFACTURING METHOD THEREOF}
본 발명은 세라믹 기판 유닛 및 그 제조방법에 관한 것으로, 더욱 상세하게는 상부 전극 및 히트싱크가 고출력의 파워모듈에 적용 가능하도록 구성된 세라믹 기판 유닛 및 그 제조방법에 관한 것이다.
일반적으로 전기차는 고전압 배터리에서 제공되는 직류 전압을, 모터를 구동하기 위한 교류 3상 전압으로 변환시키는 인버터가 필요하다.
이러한 인버터는 구동용 배터리의 높은 전압을 모터에 적합한 상태로 조절하여 공급하기 위한 파워모듈이 조립된다. 파워모듈은 전력의 변환을 위한 반도체 칩을 포함하는데, 이러한 반도체 칩은 고전압 고전류 동작으로 인해 고온의 열이 발생한다. 이러한 열이 지속되면 반도체 칩이 열화되고, 파워모듈의 성능이 저하되는 문제가 있다.
이를 해결하기 위해 세라믹 또는 금속 기판의 적어도 일면에 히트 싱크를 구비하여, 히트 싱크의 방열 기능을 통해 열에 의한 반도체 칩의 열화 현상을 방지하고 있다. 히트 싱크는 방열을 위해 금속재로 제조되는데, 이러한 금속의 히트 싱크의 경우에도 방열에 한계가 있어 한계 이상의 열이 발생할 경우 냉각 효율이 급격히 떨어져 고장의 원인이 되고 있다. 아울러, 반도체 칩이 실장되는 기판의 경우에도 열로 인한 휨 등이 발생하여 접합 특성이 저하되는 문제점이 있다.
등록특허공보 제10-1896569호(2018.09.03 등록)
본 발명의 상술한 문제점을 해결하고자 안출된 것으로서, 본 발명은 두께가 0.6mm 이상 9.0mm 이하의 범위인 상부 전극과 히트싱크 각각이 세라믹 기판의 상하부 금속층에 접합되어 전기전도성 및 열전도성이 우수하고, 반도체 칩에서 발생하는 열을 효과적으로 방열할 수 있도록 한 세라믹 기판 유닛 및 그 제조방법을 제공하는 데 그 목적이 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 세라믹 기판 유닛은, 세라믹 기재의 상하면에 금속층이 구비된 세라믹 기판과, 세라믹 기판의 상부 금속층에 접합되고, 반도체 칩이 실장되도록 구성된 상부 전극과, 세라믹 기판의 하부 금속층에 접합된 히트싱크를 구비하며, 상부 전극 및 히트싱크 각각은 0.6mm 이상 9.0mm 이하의 두께로 이루어질 수 있다.
히트싱크는 상면이 하부 금속층에 접합되는 평면부와, 평면부의 하면에 배치되고, 냉매가 유동하는 통로를 형성하는 복수의 돌출부를 구비하고, 평면부의 두께는 돌출부의 두께보다 두껍게 형성될 수 있다. 또한, 복수의 돌출부는 막대 형상으로 구비되어 서로 간격을 두고 수평으로 배치될 수 있다.
히트싱크는 일부분이 두께 방향으로 식각되어 형성된 공간에 의해 복수 개로 분리될 수 있다. 여기서, 상기 공간을 통해 하부 금속층의 저면이 노출될 수 있다.
히트싱크는 상부 전극의 부피에 대응되는 소정의 부피를 갖도록 복수 개로 분리될 수 있다. 여기서, 상부 전극의 전체 부피를 히트싱크의 전체 부피로 나눈 부피비는 0.9 내지 1.1일 수 있다.
상부 전극 및 히트싱크 각각은 Cu, Al, Cu 합금 중 어느 하나의 재료로 형성될 수 있다.
세라믹 기판의 상부 금속층과 상부 전극 사이에 배치되고, 세라믹 기판과 상부 전극을 접합시키는 제1 접합층을 더 포함하고, 제1 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결체를 포함하는 재료로 이루어질 수 있다.
세라믹 기판의 하부 금속층과 히트싱크 사이에 배치되고, 세라믹 기판과 히트싱크를 접합시키는 제2 접합층을 더 포함하고, 제2 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결체를 포함하는 재료로 이루어질 수 있다.
본 발명의 실시예에 따른 세라믹 기판 유닛 제조 방법은, 세라믹 기재의 상하면에 금속층이 구비된 세라믹 기판을 준비하는 단계와, 반도체 칩이 실장되도록 구성된 상부 전극을 세라믹 기판의 상부 금속층에 접합하는 단계와, 세라믹 기판의 하부 금속층에 히트싱크를 접합하는 단계를 포함하고, 상부 전극 및 히트싱크 각각은 0.6mm 이상 9.0mm 이하의 두께로 이루어질 수 있다.
히트싱크를 접합하는 단계에서, 히트싱크는 상면이 하부 금속층에 접합되는 평면부와, 평면부의 하면에 배치되고, 냉매가 유동하는 통로를 형성하는 복수의 돌출부를 구비하고, 평면부의 두께는 돌출부의 두께보다 두껍게 형성될 수 있다.
히트싱크를 접합하는 단계는, 히트싱크의 일부분을 두께 방향으로 식각하여 형성한 공간에 의해 복수 개로 분리된 히트싱크를 준비하는 단계를 포함할 수 있다.
히트싱크를 준비하는 단계는, 상부 전극의 전체 부피를 히트싱크의 전체 부피로 나눈 부피비가 0.9 내지 1.1이 되도록 공간을 형성할 수 있다.
상부 전극을 세라믹 기판의 상부 금속층에 접합하는 단계는, 상부 금속층과 상부 전극 사이에 배치된 제1 접합층을 매개로 상부 전극을 상부 금속층에 접합하며, 제1 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결체를 포함한 재료로 이루어질 수 있다.
히트싱크를 접합하는 단계는, 하부 금속층과 히트싱크 사이에 배치된 제2 접합층을 매개로 히트싱크를 하부 금속층에 접합하며, 제2 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결체를 포함한 재료로 이루어질 수 있다.
본 발명은 상부 전극이 Cu, Al, CuMo 합금 및 CuW 합금 중 어느 하나의 재료로 형성되고, 0.6mm 이상 9.0mm 이하의 두께로 형성되기 때문에 고전압 고전류가 통전될 수 있고, 열전도성이 우수하여 고출력의 전력 변환용 파워모듈에 적용 가능하다.
또한, 본 발명은 히트싱크가 Cu, Al, CuMo 합금 및 CuW 합금 중 어느 하나의 재료로 형성되고, 0.6mm 이상 9.0mm 이하의 두께로 형성되기 때문에 파워모듈에서 요구하는 고방열 조건을 만족할 수 있고, 휨을 억제할 수 있다.
또한, 본 발명은 반도체 칩으로부터 고온의 열이 발생하더라도 냉매가 유동하는 통로가 형성된 히트싱크에 의해 열이 빠르게 냉각되어 반도체 칩이 열화하지 않고 안정적으로 동작할 수 있다.
또한, 본 발명은 히트싱크의 일부분을 두께 방향으로 식각하여 형성한 공간에 의해 히트싱크를 복수 개로 분리하기 때문에 히트싱크의 두께를 변화시키지 않으면서도 상부 전극/히트싱크의 부피비를 0.9 내지 1.1 범위 내에 있도록 제어할 수 있고, 이를 통해 상부 전극과 히트싱크의 부피 차이로 인해 발생하는 휨을 억제할 수 있다.
도 1은 본 발명의 일 실시예에 따른 세라믹 기판 유닛을 도시한 사시도이다.
도 2는 본 발명의 일 실시예에 따른 세라믹 기판 유닛을 도시한 측면도이다.
도 3은 본 발명의 일 실시예에 따른 세라믹 기판 유닛을 도시한 저면도이다.
도 4는 본 발명의 다른 실시예에 따른 세라믹 기판 유닛을 도시한 저면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 세라믹 기판 유닛을 도시한 저면도이다.
도 6은 본 발명의 일 실시예에 따른 세라믹 기판 유닛 제조방법을 도시한 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이고, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 또한, 본 명세서에서 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드　또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는　"직접(directly)" 또는 "다른 층을 개재하여(indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위　또는 아래에 대한 기준은 도면을 기준으로 하는 것을 원칙으로 한다.
도면은 본 발명의 사상을 이해할 수 있도록 하기 위한 것일 뿐, 도면에 의해서 본 발명의 범위가 제한되는 것으로 해석되지 않아야 한다. 또한 도면에서 상대적인 두께, 길이나 상대적인 크기는 설명의 편의 및 명확성을 위해 과장될 수 있다.
도 1은 본 발명의 일 실시예에 따른 세라믹 기판 유닛을 도시한 사시도이고, 도 2는 본 발명의 일 실시예에 따른 세라믹 기판 유닛을 도시한 측면도이며, 도 3은 본 발명의 일 실시예에 따른 세라믹 기판 유닛을 도시한 저면도이다.
도 1 내지 도 3에 도시된 바에 의하면, 본 발명의 실시예에 따른 세라믹 기판 유닛(1)은 세라믹 기판(100), 상부 전극(200) 및 히트싱크(300)를 포함하여 구성될 수 있다.
세라믹 기판(100)은 AMB(Active Metal Brazing) 기판, DBC(Direct Bonded Copper) 기판, TPC(Thick Printing Copper) 기판 중 어느 하나일 수 있다. 이러한 세라믹 기판들은 세라믹 기재에 금속이 직접적으로 본딩되어 있는 기판들이다. 본 발명의 실시예에서 세라믹 기판(100)은 반도체 칩(미도시)으로부터 발생하는 열의 방열 효율을 높일 수 있도록, 세라믹 기재(110)와 상기 세라믹 기재(110)의 상하면에 상부 금속층(120) 및 하부 금속층(130)이 구비될 수 있다. 여기서, 세라믹 기재(110)의 두께는 0.32t일 수 있고, 상하부 금속층(120,130) 각각의 두께는 0.3t일 수 있다.
세라믹 기재(110)는 산화물계 또는 질화물계 세라믹 재료로 이루어질 수 있다. 예컨대, 세라믹 기재(110)는 알루미나(Al2O3), AlN, SiN, Si3N4, ZTA(Zirconia Toughened Alumina) 중 어느 하나일 수 있으나, 이에 한정되는 것은 아니다.
상부 금속층(120)은 세라믹 기재의 상면에 형성되고, 회로패턴 형상으로 구비될 수 있다. 예컨대, 상부 금속층(120)은 금속박 형태로 구비되어 세라믹 기재(110)의 상면에 브레이징 접합되고, 이후에 에칭에 의해 반도체 칩을 실장하는 전극 패턴 및 구동소자를 실장하는 전극 패턴으로 형성될 수 있다. 상부 금속층(120)은 Cu, Cu합금(CuMo 등), OFC, EPT Cu, Al 중 하나로 이루어지는 것을 일 예로 할 수 있다. OFC는 무산소동이다.
하부 금속층(130)은 세라믹 기재(110)의 하면에 형성되고, 열 전달이 용이하도록 평판으로 구비될 수 있다. 하부 금속층(130)은 Cu, Cu합금(CuMo 등), OFC, EPT Cu, Al 중 하나로 이루어진 금속박 형태로 구비되어 세라믹 기재(110)의 하면에 브레이징 접합될 수 있다.
상부 전극(200)은 세라믹 기판(100)의 상부 금속층(120)에 접합되고, 반도체 칩(미도시)이 실장되도록 구성될 수 있다. 이러한 상부 전극(200)은 세라믹 기판(100)의 상부 금속층(120)에 대응되는 형상으로 이루어져 상부 금속층(120)에 하면이 접합되고, 소정의 두께를 갖도록 형성될 수 있다.
구체적으로, 상부 전극(200)은 0.6mm 이상 9.0mm 이하의 두께를 갖도록 형성될 수 있다. 이와 같이 상부 전극(200)의 두께가 두껍게 형성될 경우 고전압 고전류가 통전될 수 있다. 철도 차량의 경우 일반 차량에 비해 고출력의 전력 변환이 이루어지기 때문에 상부 전극(200)은 전기전도도가 높아야 하고, 방열을 위해 열전도도도 높아야 한다. 본 발명의 실시예에 따른 세라믹 기판 유닛(1)은 상부 전극(200)이 Cu, Al, CuMo 합금 및 CuW 합금 중 어느 하나의 재료로 형성되고, 0.6mm 이상 9.0mm 이하의 비교적 두꺼운 두께로 형성되기 때문에 전기전도성 및 열전도성이 우수하여 고출력의 전력 변환용 파워모듈에 적용 가능하다는 장점이 있다.
상부 전극(200)에 실장되는 반도체 칩은 SiC, GaN, Si, LED, VCSEL 등의 반도체 칩일 수 있다. 이러한 반도체 칩은 솔더(Solder) 또는 은 페이스트(Ag Paste)를 포함하는 본딩층(미도시)에 의해 상부 전극(200)의 상면에 접합될 수 있다. 이때, 적어도 두 개의 반도체 칩이 상부 전극(200)에 접합될 수 있고, 이러한 반도체 칩은 와이어 본딩 또는 플립칩 본딩 등에 의해 전기적으로 연결될 수 있다.
상부 전극(200)은 세라믹 기판(100)의 상부 금속층(120)에 제1 접합층(10)을 매개로 접합될 수 있다. 이때, 제1 접합층(10)은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어진 브레이징 접합층 또는 Ag 소결 접합층일 수 있다. 제1 접합층(10)이 브레이징 접합층일 경우, 브레이징 접합층은 세라믹 기판(100)의 상부 금속층(120)과 상부 전극(200) 사이에 배치될 수 있고, 브레이징 온도에서 세라믹 기판(100)과 상부 전극(200)을 일체로 접합시킬 수 있다. 브레이징 온도는 450℃ 이상에서 수행될 수 있다. Ag, AgCu 및 AgCuTi는 열전도도가 높아 접합력을 높이는 역할과 동시에 세라믹 기판(100)과 상부 전극(200) 간의 열 전달을 용이하게 하여 방열 효율을 높일 수 있다.
제1 접합층(10)이 Ag 소결 접합층일 경우, 제1 접합층(10)은 Ag 소결체를 포함하는 재료로 이루어질 수 있다. 일 예로, 제1 접합층(10)이 Ag 소결체 필름일 경우, Ag 소결체 필름은 세라믹 기판(100)의 상부 금속층(120)과 상부 전극(200) 사이에 배치될 수 있고, 이 상태에서 압력을 가하여 경화시킴으로써 세라믹 기판(100)과 상부 전극(200)이 일체로 접합될 수 있다. 이와 같이 Ag 소결체 필름을 경화시키는 방식은 상대적으로 낮은 압력과 낮은 온도에서 접합이 가능하고, 고온 안정성이 높으며, 접합 강도가 약 80MPa 정도로 우수하다. 이와 같이, 세라믹 기판(100)과 상부 전극(200)은 브레이징 접합, Ag Sintering 접합과 같은 접합 방식에 의해 서로 기밀하게 접합되어 접합 강도가 높고, 고온 신뢰성이 우수하다. 세라믹 기판(100)과 상부 전극(200)은 열화학적 접합을 통해 가접착된 후 브레이징 접합 또는 Ag Sintering 접합될 수도 있다. 이때, 열화학적 접합은 열융착, 접착제, 점착제 등을 이용한 접합일 수 있다.
히트싱크(300)는 세라믹 기판(100)의 하부 금속층(130)에 접합되고, 방열 효율을 높일 수 있도록 Cu, Al, CuMo 합금 및 CuW 합금 중 어느 하나의 재료로 형성될 수 있다. 일 예로, 히트싱크(300)는 Cu, Al, AlSiC, CuMo, CuW, Cu/CuMo/Cu, Cu/Mo/Cu 및 Cu/W/Cu 중 어느 하나 또는 이들의 복합소재로 이루어질 수 있다. 여기서, Cu, Al, AlSiC, CuMo, CuW, Cu/CuMo/Cu, Cu/Mo/Cu 및 Cu/W/Cu의 소재는 열전도도가 우수하고, AlSiC, CuMo, CuW, Cu/CuMo/Cu, Cu/Mo/Cu 및 Cu/W/Cu의 소재는 저열팽창 계수를 가져 세라믹 기판(100)과 접합 시 휨 발생을 최소화할 수 있다.
히트싱크(300)는 0.6mm 이상 9.0mm 이하의 두께를 갖도록 형성될 수 있다. 이러한 히트싱크(300)는 Cu, Al, CuMo 합금 및 CuW 합금 중 어느 하나의 재료로 형성되어 열전도성이 우수할 뿐만 아니라, 상부 전극(200)에 대응하여 0.6mm 이상 9.0mm 이하의 비교적 두꺼운 두께로 형성되기 때문에 휨을 억제할 수 있으며, 열이 넓게 펴지면서 방열되기 때문에 방열 성능도 높일 수 있다는 장점이 있다. 따라서, 반도체 칩으로부터 고온의 열이 발생하더라도 히트싱크(300)에 의해 방열이 효과적으로 이루어져 반도체 칩이 열화하지 않고 안정적으로 동작할 수 있다.
히트싱크(300)는 공랭식, 수냉식 중 어느 하나의 냉각 방법에 의해 동작할 수 있다. 여기서, 공랭식은 냉매로서 공기가 공급될 수 있고, 수냉식은 냉매로서 냉각수, 액체질소, 알코올, 기타 용매가 펌핑력에 의해 순환 공급될 수 있다. 일 예로, 수냉식 히트싱크(300)는 냉매의 유속이 조절됨에 따라 신속하여 열이 흡수 및 방출될 수 있고, 연속 순환하는 냉매에 의해 강제 냉각되어 반도체 칩의 과열을 방지할 수 있다.
히트싱크(300)는 Micro Channel, Pin Fin, Micro Jet, Slit 타입 중 어느 하나일 수 있으며, 본 실시예에서는 막대 형상인 복수의 돌출부(320)가 서로 간격을 두고 수평으로 배치된 슬릿 타입의 히트싱크(300)를 설명하기로 한다.
히트싱크(300)는 상면이 세라믹 기판(100)의 하부 금속층(130)에 접합되는 평면부(310)와, 상기 평면부(310)의 하면에 배치되는 복수의 돌출부(320)를 구비할 수 있다. 평면부(310)는 상면이 하부 금속층(130)과 직접적으로 접하며, 하부 금속층(130)과의 접합 면적을 최대한 크게 하여 접합력과 방열 성능을 높일 수 있도록 평판 형태로 구비될 수 있다. 복수의 돌출부(320)는 평면부(310)의 하면에 서로 간격을 두고 배치되고, 냉매가 유동하는 통로를 형성할 수 있다. 비록 도시되지는 않았으나, 복수의 돌출부(320)는 원기둥, 다각기둥, 눈물방울 형상, 다이아몬드 형상 등의 다양한 핀 형태로 구비될 수도 있다. 이러한 돌출부(320)의 형상은 금형 가공, 에칭 가공, 밀링 가공, 기타 가공에 의해 구현될 수 있다.
여기서, 평면부(310)의 두께는 복수의 돌출부(320)의 두께보다 두껍게 형성될 수 있다. 일 예로, 평면부(310)의 두께가 2.0mm이면, 돌출부(320)의 두께는 1.0mm일 수 있다. 평면부(310)는 세라믹 기판(100)의 하부 금속층(130)과 접하여 열이 직접적으로 전달되는 부분이기 때문에 돌출부(320)의 두께보다 더 두껍게 형성되면 열이 넓게 퍼지면서 고온에서 휨을 억제하기가 용이하고, 방열 성능을 높일 수 있다.
히트싱크(300)는 세라믹 기판(100)의 하부 금속층(130)에 제2 접합층(20)을 매개로 접합될 수 있다. 이때, 제2 접합층(20)은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어진 브레이징 접합층 또는 Ag 소결 접합층일 수 있다. 제2 접합층(20)이 브레이징 접합층일 경우, 브레이징 접합층은 세라믹 기판(100)의 하부 금속층(130)과 히트싱크(300) 사이에 배치될 수 있고, 브레이징 온도에서 세라믹 기판(100)과 히트싱크(300)를 일체로 접합시킬 수 있다. 브레이징 온도는 450℃ 이상에서 수행될 수 있다. Ag, AgCu 및 AgCuTi는 열전도도가 높아 접합력을 높이는 역할과 동시에 세라믹 기판(100)과 히트싱크(300) 간의 열 전달을 용이하게 하여 방열 효율을 높일 수 있다.
제2 접합층(20)이 Ag 소결 접합층일 경우, 제2 접합층(20)은 Ag 소결체를 포함하는 재료로 이루어질 수 있다. 일 예로, 제2 접합층(20)이 Ag 소결체 필름일 경우, Ag 소결체 필름은 세라믹 기판(100)의 하부 금속층(130)과 히트싱크(300) 사이에 배치될 수 있고, 이 상태에서 압력을 가하여 경화시킴으로써 세라믹 기판(100)과 히트싱크(300)가 일체로 접합될 수 있다. 이와 같이 Ag 소결체 필름을 경화시키는 방식은 상대적으로 낮은 압력과 낮은 온도에서 접합이 가능하고, 고온 안정성이 높으며, 접합 강도가 약 80MPa 정도로 우수하다. 이와 같이, 세라믹 기판(100)과 히트싱크(300)는 브레이징 접합, Ag Sintering 접합과 같은 접합 방식에 의해 서로 기밀하게 접합되어 수압, 유압 등에 견딜 수 있는 높은 접합 강도를 가질 수 있고, 고온 신뢰성이 우수하다. 세라믹 기판(100)과 히트싱크(300)는 열화학적 접합을 통해 가접착된 후 브레이징 접합 또는 Ag Sintering 접합될 수도 있다. 이때, 열화학적 접합은 열융착, 접착제, 점착제 등을 이용한 접합일 수 있다.
도 4는 본 발명의 다른 실시예에 따른 세라믹 기판 유닛을 도시한 저면도이다.
도 4에 도시된 바에 의하면, 본 발명의 다른 실시예에 따른 세라믹 기판 유닛(1')은 히트싱크(300')의 일부분이 두께 방향으로 식각되어 형성된 공간(s')에 의해 복수 개의 히트싱크(300a',300b')로 분리될 수 있다. 여기서, 히트싱크(300')의 일부분이 두께 방향으로 식각되어 형성된 공간(s')을 통해 하부 금속층(130)의 저면이 노출될 수 있다. 또한, 비록 도시되지는 않았으나, 상기 공간(s')을 통해 제2 접합층(20)의 저면이 노출될 수도 있다. 즉, 히트싱크(300')의 일부분이 두께 방향으로 식각될 때 제2 접합층(20)이 함께 식각될 경우 하부 금속층(130')의 저면이 공간(s')을 통해 노출될 수 있고, 제2 접합층(20)이 식각되지 않을 경우 제2 접합층(20)의 저면이 공간(s')을 통해 노출될 수 있다.
본 발명의 다른 실시예에 따른 세라믹 기판 유닛(1')은 세라믹 기판(100)의 상부 금속층(120)에 접합되는 상부 전극(200)의 부피를 계산하고, 상부 전극(200)의 부피에 대응되는 소정의 부피를 갖도록 복수 개로 분리된 히트싱크(300')를 형성하여 고온에서 발생하는 휨을 억제할 수 있다.
여기서, 상부 전극(200)의 전체 부피를 히트싱크(300')의 전체 부피로 나눈 부피비는 0.9 내지 1.1 범위 내에 있도록 설계되는 것이 바람직하고, 휨을 최소화하기 위해 부피비는 1.0에 가깝도록 설계되는 것이 더 바람직하다. 여기서, 전체 부피는 전체 면적과 두께의 곱으로 계산될 수 있다.
이러한 본 발명의 다른 실시예에 따른 세라믹 기판 유닛(1')은 상부 전극(200) 및 히트싱크(300')의 두께를 변경하는 것에 한계가 있어 휨을 억제하는 것이 어려운 문제점을 해결할 수 있다. 즉, 본 발명의 다른 실시예에 따른 세라믹 기판 유닛(1')은 히트싱크(300')의 일부분을 두께 방향으로 식각하여 형성한 공간(s')에 의해 히트싱크(300')를 복수 개로 분리하기 때문에 히트싱크(300')의 두께를 변화시키지 않으면서도 히트싱크(300')의 부피를 줄여 상부 전극(200)/히트싱크(300')의 부피비를 0.9 내지 1.1 범위 내에 있도록 조절할 수 있다. 이와 같이, 본 발명의 다른 실시예에 따른 세라믹 기판 유닛(1')은 상부 전극(200)/히트싱크(300')의 부피비를 특정 범위 내에 있도록 제어하여 고온에서 휨 현상을 억제할 수 있다.
도 4와 같이 히트싱크(300')가 제1 및 제2 히트싱크(300a',300b')로 2분할된 실시예에서, 세라믹 기판 유닛(1)의 상부 전극(200)이 OFC 재질이고 두께가 2.0mm이며, 히트싱크(300)의 두께는 3.0mm일 때, 상부 전극(200)의 전체 부피를 히트싱크(300)의 전체 부피로 나눈 부피비는 0.9로 나타났다. 또한, 200℃ 이상에서 negative warpage, 즉 히트싱크(300)의 부피가 더 커서 위로 볼록하게 휘는 현상일 때의 평균 휨 값은 약 0.150mm로 매우 적은 값으로 나타났다.
도 5는 본 발명의 또 다른 실시예에 따른 세라믹 기판 유닛을 도시한 저면도이다.
도 5에 도시된 바와 같이, 히트싱크(300")는 십자 형태로 식각된 공간(s")에 의해 단면이 사각형이고 서로 면적이 동일한 4개의 히트싱크(300a", 300b", 300c", 300d")로 분리될 수도 있다. 도 5와 같이 히트싱크(300")가 제1 히트싱크(300a"), 제2 히트싱크(300b"), 제3 히트싱크(300c") 및 제4 히트싱크(300d")로 4분할된 실시예에서, 세라믹 기판 유닛(1)의 상부 전극(200)이 OFC 재질이고 두께가 2.0mm이며, 히트싱크(300")의 두께는 3.0mm일 때, 상부 전극(200)의 전체 부피를 히트싱크(300")의 전체 부피로 나눈 부피비는 0.97로 나타났다. 또한, 200℃ 이상에서 negative warpage일 때의 평균 휨 값은 약 0.035mm로 매우 적은 값으로 나타났다.
결과적으로, 상부 전극(200)/히트싱크(300")의 부피비가 0.9인 도 4의 실시예에서 평균 휨 값이 0.150mm인 것에 비해, 상부 전극(200)/히트싱크(300")의 부피비가 0.97인 도 5의 실시예에서 평균 휨 값은 0.035mm로 나타나 상대적으로 적은 값을 보였다. 이와 같이, 상부 전극(200)/히트싱크(300")의 부피비는 1.0에 가까울수록 휨이 억제될 수 있다.
도 6은 본 발명의 일 실시예에 따른 세라믹 기판 유닛 제조방법을 도시한 흐름도이다.
본 발명의 일 실시예에 따른 세라믹 기판 유닛 제조방법은 도 6에 도시된 바와 같이, 세라믹 기재(110)의 상하면에 금속층(120,130)이 구비된 세라믹 기판(100)을 준비하는 단계(S10)와, 반도체 칩이 실장되도록 구성된 상부 전극(200)을 세라믹 기판(100)의 상부 금속층(120)에 접합하는 단계(S20)와, 세라믹 기판(100)의 하부 금속층(130)에 히트싱크(300)를 접합하는 단계(S30)를 포함할 수 있다. 여기서, 각각의 단계는 순차적으로 수행되거나, 서로 순서를 바꾸어 수행될 수 있고, 실질적으로 동시에 수행될 수도 있다.
세라믹 기판(100)을 준비하는 단계(S10)에서, 세라믹 기판(100)은 세라믹 기재(110)의 상하면에 금속층(120,130)을 구비한 AMB(Active Metal Brazing) 기판, DBC(Direct Bonded Copper) 기판, TPC(Thick Printing Copper) 기판 중 어느 하나일 수 있다.
상부 전극(200)을 세라믹 기판(100)의 상부 금속층(120)에 접합하는 단계(S20)에서, 상부 전극(200)은 세라믹 기판(100)의 상부 금속층(120)에 대응되는 형상으로 이루어지고, 소정의 두께를 갖도록 구비될 수 있다. 상부 전극(200)은 Cu, Al, CuMo 합금 및 CuW 합금 중 어느 하나의 재료로 형성되고, 0.6mm 이상 9.0mm 이하의 비교적 두꺼운 두께로 형성되기 때문에 전기전도성 및 열전도성이 우수하여 고출력의 전력 변환용 파워모듈에 적용 가능하다.
상부 전극(200)을 세라믹 기판(100)의 상부 금속층(120)에 접합하는 단계(S20)는, 세라믹 기판(100)의 상부 금속층(120)과 상부 전극(200) 사이에 배치된 제1 접합층(10)을 매개로 상부 전극(200)을 상부 금속층(120)에 접합하며, 제1 접합층(10)은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결체를 포함하는 재료로 이루어질 수 있다. 제1 접합층(10)이 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어진 브레이징 접합층일 경우, 브레이징 접합층은 세라믹 기판(100)의 상부 금속층(120)과 상부 전극(200) 사이에 배치될 수 있고, 브레이징 온도에서 세라믹 기판(100)과 상부 전극(200)을 일체로 접합시킬 수 있다. 이러한 제1 접합층(10)은 도금, 페이스트 도포, 포일(foil) 부착 중 어느 하나의 방법에 의해 형성될 수 있고, 두께는 약 0.3㎛ 내지 3.0㎛ 범위일 수 있다. 브레이징 접합은 450℃ 이상, 바람직하게는 780~900℃에서 수행될 수 있고, 접합력을 높이기 위해 브레이징 중에 지그에 의한 가압을 실시할 수 있다.
제1 접합층(10)이 Ag 소결 접합층일 경우, 제1 접합층(10)은 Ag 소결체를 포함하는 재료로 이루어질 수 있다. 일 예로, 제1 접합층(10)이 Ag 소결체 필름일 경우, Ag 소결체 필름은 세라믹 기판(100)의 상부 금속층(120)과 상부 전극(200) 사이에 배치될 수 있고, 이 상태에서 압력을 가하여 경화시킴으로써 세라믹 기판(100)과 상부 전극(200)이 일체로 접합될 수 있다. 이와 같이 Ag 소결체 필름을 경화시키는 방식은 상대적으로 낮은 압력과 낮은 온도에서 접합이 가능하고, 고온 안정성이 높으며, 접합 강도가 약 80MPa 정도로 우수하다.
히트싱크(300)를 접합하는 단계(S30)에서, 히트싱크(300)는 0.6mm 이상 9.0mm 이하의 두께를 갖도록 형성될 수 있다. 이러한 히트싱크(300)는 Cu, Al, CuMo 합금 및 CuW 합금 중 어느 하나의 재료로 형성되어 열전도성이 우수할 뿐만 아니라, 상부 전극(200)에 대응하여 0.6mm 이상 9.0mm 이하의 비교적 두꺼운 두께로 형성되기 때문에 휨을 억제할 수 있으며, 열이 넓게 펴지면서 방열되기 때문에 방열 성능도 높일 수 있다는 장점이 있다.
히트싱크(300)를 접합하는 단계(S30)에서, 히트싱크(300)는 평면부(310) 및 복수의 돌출부(320)가 구비될 수 있다. 평면부(310)는 상면이 하부 금속층(130)과 직접적으로 접하는 부분으로 접합 면적을 최대한 크게 할 수 있도록 평판 형태로 구비될 수 있다. 복수의 돌출부(320)는 평면부(310)의 하면에 서로 간격을 두고 배치되고, 냉매가 유동하는 통로를 형성할 수 있다. 여기서, 평면부(310a,310b) 각각은 공간(s)을 사이에 두고 서로 이격되게 배치될 수 있다. 평면부(310)의 두께는 복수의 돌출부(320)의 두께보다 두껍게 형성될 수 있다. 일 예로, 평면부(310)의 두께가 2.0mm이면, 돌출부(320)의 두께는 1.0mm일 수 있다. 이러한 돌출부(320)의 형상은 금형 가공, 에칭 가공, 밀링 가공, 기타 가공에 의해 구현될 수 있다.
한편, 도 4에 도시된 바와 같이, 히트싱크(300)를 접합하는 단계(S30)는, 히트싱크(300)의 일부분을 두께 방향으로 식각하여 형성한 공간(s')에 의해 복수 개로 분리된 히트싱크(300a',300b')를 준비하는 단계를 포함할 수 있다. 여기서, 상부 전극(200)의 전체 부피를 히트싱크(300)의 전체 부피로 나눈 부피비가 0.9 내지 1.1 범위 내에 있도록 공간(s')을 형성할 수 있다. 이와 같이, 본 발명은 히트싱크(300')의 두께를 변화시키지 않으면서도 공간(s')을 형성함에 따라 히트싱크(300')의 부피를 줄일 수 있기 때문에, 상부 전극(200) 및 히트싱크(300')의 두께를 변경하는 것에 한계가 있어 부피 차이로 인한 휨을 억제하는 것이 어려운 문제점을 해결할 수 있다.
히트싱크(300)를 접합하는 단계(S30)는, 세라믹 기판(100)의 하부 금속층(130)과 히트싱크(300) 사이에 배치된 제2 접합층(20)을 매개로 히트싱크(300)를 하부 금속층(130)에 접합하며, 제2 접합층(20)은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결체를 포함하는 재료로 이루어질 수 있다. 제2 접합층(20)이 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어진 브레이징 접합층일 경우, 브레이징 접합층은 세라믹 기판(100)의 하부 금속층(130)과 히트싱크(300) 사이에 배치될 수 있고, 세라믹 기판(100)과 히트싱크(300)를 일체로 접합시킬 수 있다. 이러한 제2 접합층(20)은 도금, 페이스트 도포, 포일(foil) 부착 중 어느 하나의 방법에 의해 형성될 수 있고, 두께는 약 0.3㎛ 내지 3.0㎛일 수 있다. 브레이징 접합은 450℃ 이상, 바람직하게는 780~900℃에서 수행될 수 있고, 접합력을 높이기 위해 브레이징 중에 지그에 의한 가압을 실시할 수 있다.
제2 접합층(20)이 Ag 소결 접합층일 경우, 제2 접합층(20)은 Ag 소결체를 포함하는 재료로 이루어질 수 있다. 일 예로, 제2 접합층(20)이 Ag 소결체 필름일 경우, Ag 소결체 필름은 세라믹 기판(100)의 하부 금속층(130)과 히트싱크(300) 사이에 배치될 수 있고, 이 상태에서 압력을 가하여 경화시킴으로써 세라믹 기판(100)과 히트싱크(300)가 일체로 접합될 수 있다. 이와 같이 Ag 소결체 필름을 경화시키는 방식은 상대적으로 낮은 압력과 낮은 온도에서 접합이 가능하고, 고온 안정성이 높으며, 접합 강도가 약 80MPa 정도로 우수하다.
상술한 본 발명의 세라믹 기판 유닛은 세라믹 기판(100)의 상하부 금속층(120,130) 각각에 두께가 0.6mm 이상 9.0mm 이하의 범위인 상부 전극(200)과 히트싱크(300)가 접합된 구조이므로 고출력의 전력 변환 용도로 사용되거나 열적 특성의 보장이 요구되는 장치 등에 적용이 가능하다.
또한, 본 발명의 세라믹 기판 유닛은 상부 전극(200)과 히트싱크(300)가 세라믹 기판(100)의 상하부 금속층(120,130) 각각에 브레이징 접합 또는 Ag Sintering 접합되기 때문에 견고한 접합력과 우수한 열전도도를 가져 파워모듈에서 요구하는 고방열 조건을 만족할 수 있다.
상술한 본 발명의 세라믹 기판 유닛은 단면 또는 양면 냉각 파워모듈 외에도 고전력 및 고방열 특성이 필요한 다양한 장치 적용 가능하다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
1,1',1": 세라믹 기판 유닛 10: 제1 접합층
20: 제2 접합층 100: 세라믹 기판
110: 세라믹 기재 120: 상부 금속층
130: 하부 금속층 200: 상부 전극
300,300',300": 히트싱크 300b',300b": 제2 히트싱크
300c": 제3 히트싱크 300d": 제4 히트싱크
310,310a',310b',310a",310b",310c",310d": 평면부
320,320a',320b',320a",320b",320c",320d": 돌출부

Claims (16)

  1. 세라믹 기재의 상하면에 금속층이 구비된 세라믹 기판;
    상기 세라믹 기판의 상부 금속층에 접합되고, 반도체 칩이 실장되도록 구성된 상부 전극; 및
    상기 세라믹 기판의 하부 금속층에 접합된 히트싱크를 구비하며,
    상기 상부 전극 및 상기 히트싱크 각각은 0.6mm 이상 9.0mm 이하의 두께로 이루어진 세라믹 기판 유닛.
  2. 제1항에 있어서,
    상기 히트싱크는,
    상면이 상기 하부 금속층에 접합되는 평면부; 및
    상기 평면부의 하면에 배치되고, 냉매가 유동하는 통로를 형성하는 복수의 돌출부를 구비하고,
    상기 평면부의 두께는 상기 돌출부의 두께보다 두꺼운 세라믹 기판 유닛.
  3. 제2항에 있어서,
    상기 복수의 돌출부는 막대 형상으로 구비되어 서로 간격을 두고 수평으로 배치된 세라믹 기판 유닛.
  4. 제1항에 있어서,
    상기 히트싱크는 일부분이 두께 방향으로 식각되어 형성된 공간에 의해 복수 개로 분리된 세라믹 기판 유닛.
  5. 제4항에 있어서,
    상기 공간을 통해 상기 하부 금속층의 저면이 노출되는 세라믹 기판 유닛.
  6. 제1항에 있어서,
    상기 히트싱크는 상기 상부 전극의 부피에 대응되는 소정의 부피를 갖도록 복수 개로 분리된 세라믹 기판 유닛.
  7. 제6항에 있어서,
    상기 상부 전극의 전체 부피를 상기 히트싱크의 전체 부피로 나눈 부피비는 0.9 내지 1.1인 세라믹 기판 유닛.
  8. 제1항에 있어서,
    상기 상부 전극 및 상기 히트싱크 각각은 Cu, Al, Cu 합금 중 어느 하나의 재료로 형성된 세라믹 기판 유닛.
  9. 제1항에 있어서,
    상기 세라믹 기판의 상부 금속층과 상기 상부 전극 사이에 배치되고, 상기 세라믹 기판과 상기 상부 전극을 접합시키는 제1 접합층을 더 포함하고,
    상기 제1 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결체를 포함하는 재료로 이루어진 세라믹 기판 유닛.
  10. 제1항에 있어서,
    상기 세라믹 기판의 하부 금속층과 상기 히트싱크 사이에 배치되고, 상기 세라믹 기판과 상기 히트싱크를 접합시키는 제2 접합층을 더 포함하고,
    상기 제2 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결체를 포함하는 재료로 이루어진 세라믹 기판 유닛.
  11. 세라믹 기재의 상하면에 금속층이 구비된 세라믹 기판을 준비하는 단계;
    반도체 칩이 실장되도록 구성된 상부 전극을 상기 세라믹 기판의 상부 금속층에 접합하는 단계; 및
    상기 세라믹 기판의 하부 금속층에 상기 히트싱크를 접합하는 단계를 포함하고,
    상기 상부 전극 및 상기 히트싱크 각각은 0.6mm 이상 9.0mm 이하의 두께로 이루어진 세라믹 기판 유닛 제조방법.
  12. 제11항에 있어서,
    상기 히트싱크를 접합하는 단계에서,
    상기 히트싱크는,
    상면이 상기 하부 금속층에 접합되는 평면부; 및
    상기 평면부의 하면에 배치되고, 냉매가 유동하는 통로를 형성하는 복수의 돌출부를 구비하고,
    상기 평면부의 두께는 돌출부의 두께보다 두꺼운 세라믹 기판 유닛 제조방법.
  13. 제11항에 있어서,
    상기 히트싱크를 접합하는 단계는,
    상기 히트싱크의 일부분을 두께 방향으로 식각하여 형성한 공간에 의해 복수 개로 분리된 히트싱크를 준비하는 단계를 포함하는 세라믹 기판 유닛 제조방법.
  14. 제13항에 있어서,
    상기 히트싱크를 준비하는 단계는,
    상기 상부 전극의 전체 부피를 상기 히트싱크의 전체 부피로 나눈 부피비가 0.9 내지 1.1이 되도록 상기 공간을 형성하는 세라믹 기판 유닛 제조방법.
  15. 제11항에 있어서,
    상기 상부 전극을 상기 세라믹 기판의 상부 금속층에 접합하는 단계는,
    상기 상부 금속층과 상기 상부 전극 사이에 배치된 제1 접합층을 매개로 상기 상부 전극을 상기 상부 금속층에 접합하며,
    상기 제1 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결체를 포함한 재료로 이루어진 세라믹 기판 유닛 제조방법.
  16. 제11항에 있어서,
    상기 히트싱크를 접합하는 단계는,
    상기 하부 금속층과 상기 히트싱크 사이에 배치된 제2 접합층을 매개로 상기 히트싱크를 상기 하부 금속층에 접합하며,
    상기 제2 접합층은 Ag, Cu, AgCu 및 AgCuTi 중 적어도 하나를 포함하는 재료로 이루어지거나, Ag 소결체를 포함한 재료로 이루어진 세라믹 기판 유닛 제조방법.
KR1020220018767A 2022-02-07 2022-02-14 세라믹 기판 유닛 및 그 제조방법 KR20230122288A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220018767A KR20230122288A (ko) 2022-02-14 2022-02-14 세라믹 기판 유닛 및 그 제조방법
PCT/KR2023/001680 WO2023149774A1 (ko) 2022-02-07 2023-02-07 세라믹 기판 유닛 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220018767A KR20230122288A (ko) 2022-02-14 2022-02-14 세라믹 기판 유닛 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20230122288A true KR20230122288A (ko) 2023-08-22

Family

ID=87799673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220018767A KR20230122288A (ko) 2022-02-07 2022-02-14 세라믹 기판 유닛 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20230122288A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101896569B1 (ko) 2016-12-01 2018-09-07 권오정 반도체 모듈의 방열 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101896569B1 (ko) 2016-12-01 2018-09-07 권오정 반도체 모듈의 방열 장치

Similar Documents

Publication Publication Date Title
EP2018667B1 (en) Power semiconductor module
EP2306512B1 (en) Heat radiator and power module
CN108133915B (zh) 功率器件内置且双面散热的功率模组及其制备方法
EP1995775B1 (en) Semiconductor device with stress reducing element
KR20080065988A (ko) 히트싱크 모듈 및 그 제조방법
JP2012028674A (ja) 半導体装置および半導体装置の製造方法
US20150130076A1 (en) Semiconductor module and method for manufacturing the same
US10424897B2 (en) Semiconductor laser device and method for manufacturing same
CN113039636A (zh) 功率半导体装置
JP2004022973A (ja) セラミック回路基板および半導体モジュール
KR102645303B1 (ko) 세라믹 기판 및 그 제조방법
KR20230122288A (ko) 세라믹 기판 유닛 및 그 제조방법
KR20230126340A (ko) 세라믹 기판 유닛 및 그 제조방법
KR20230008479A (ko) 히트싱크 일체형 세라믹 기판 및 그 제조방법
KR20230105373A (ko) 세라믹 기판 유닛 및 그 제조방법
KR20230119336A (ko) 세라믹 기판 유닛 및 그 제조방법
WO2023149774A1 (ko) 세라믹 기판 유닛 및 그 제조방법
KR20230105364A (ko) 세라믹 기판 유닛 및 그 제조방법
JP2012009736A (ja) 半導体素子、半導体素子の製造方法および半導体装置
KR20240003855A (ko) 파워모듈 및 그 제조방법
KR20230016833A (ko) 히트싱크 일체형 세라믹 기판 및 그 제조방법
KR20240041536A (ko) 히트싱크 일체형 파워모듈용 기판 및 그 제조방법
KR20230153818A (ko) 세라믹 기판 제조방법
KR20230126878A (ko) 세라믹 기판 유닛 및 그 제조방법
KR102564818B1 (ko) 파워모듈 및 그 제조방법