JP2017188621A - 半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレート - Google Patents

半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレート Download PDF

Info

Publication number
JP2017188621A
JP2017188621A JP2016078096A JP2016078096A JP2017188621A JP 2017188621 A JP2017188621 A JP 2017188621A JP 2016078096 A JP2016078096 A JP 2016078096A JP 2016078096 A JP2016078096 A JP 2016078096A JP 2017188621 A JP2017188621 A JP 2017188621A
Authority
JP
Japan
Prior art keywords
composite material
substrate body
resin frame
constituting
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016078096A
Other languages
English (en)
Inventor
良紀 安達
Yoshiaki Adachi
良紀 安達
将和 登坂
Masakazu Tosaka
将和 登坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cluster Technology Co Ltd
Original Assignee
Cluster Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cluster Technology Co Ltd filed Critical Cluster Technology Co Ltd
Priority to JP2016078096A priority Critical patent/JP2017188621A/ja
Publication of JP2017188621A publication Critical patent/JP2017188621A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】 効率的に製造することができ、かつ一体成形された樹脂枠体と基板との密着性が向上した半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレートを提供すること。【解決手段】 本発明は、半導体素子が実装されたパッケージであって、半導体素子;実装面に半導体素子が実装された基材を含む、基板本体;基板本体の外縁に沿って基板本体の実装面側に隆起するように配置されている、一体成形された樹脂枠体;および半導体素子、基板本体の実装面および樹脂枠体から構成される空間を覆う、封止板;を備え、基板本体が、実装面の外縁部分に密着性処理面を有し、樹脂枠体が、密着性処理面を介して基板本体と接合しており、23℃からリフロー温度185℃までの温度変化における樹脂枠体を構成する複合材料aと基板本体を構成する複合材料bとの間の伸び量の差の絶対値が35μm以下である、パッケージである。【選択図】 図2

Description

本発明は、半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレートに関し、より詳細には、製造効率が向上した半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレートに関する。
イメージセンサなどの半導体素子が実装されたパッケージ(以下、半導体素子実装パッケージ)は、固体撮像装置などとして使用される。
半導体素子実装パッケージは、例えば、ガラスエポキシ基板、フレキシブルプリント回路基板、セラミック基板などの基板の表面に半導体素子が実装されたものであり、実装された半導体素子の周囲に空間を設けて封止されていることから、中空パッケージとも呼ばれる。このような半導体素子実装パッケージについて、従来より種々の形態のものが開発されてきた。
例えば、特許文献1は、セラミック積層技術を用いたセラミックパッケージによる固体撮像装置を開示している。特許文献1の固体撮像装置は、セラミックパッケージとカバーガラスを接着した接着剤の外側を、防湿性を備えたシール部材によって被覆することにより接着剤の防湿性能が低下したとしても外気の湿気をパッケージ内に侵入させることがなく、イメージセンサの性能を長期間維持することができる。
特許文献2は、小型化・薄型化されても充分な放熱性を備えた半導体素子収納用樹脂製中空パッケージを開示している。特許文献2の中空パッケージは、中空部の底面に装着されている半導体素子と外部との電気的導通を実現するリードおよび金属板のフレーム部材が射出成形またはトランスファー成形によりインサートされている。
特許文献3は、半導体素子を実装するための実装面を有する基材、および基材に配置された導線を有するプリント回路基板と、実装面を囲む樹脂製枠と、樹脂製枠で囲まれた領域の基材の表面または内部に配置された水分不透過膜とを備える、半導体実装用パッケージを開示している。特許文献3のパッケージは、パッケージ内部への水分の進入を抑制するために、セラミックパッケージに代えて製造コストの低減や小型化が容易となることが開示されている。
このような技術背景において、特に半導体素子を実装した基板の外縁に樹脂枠体を設けた半導体素子実装パッケージの製造にあたっては、例えば、樹脂枠体を接着剤により貼付ける工程が採用されていた。しかし、こうした工程は、パッケージ製造を一層煩雑にする。そこで、近年では、基板の外縁部分において当該樹脂枠体を一体的に成形する技術が提案されている。
しかし、樹脂枠体を一体的に成形しても、従来の接着剤を用いた方法と比較して、基板と樹脂枠体との密着性が劣ることが指摘されていた。近年のイメージセンサでは、高画質化の要求から信号数および電源数が大幅に増加して高密度化し、特に、ビデオカメラ等に使用される半導体素子実装パッケージでは、長時間録画に伴う長時間駆動によりイメージセンサへの負荷が大きくなり、放熱への対策が避けられない。このため、基板と枠体との密着性が不充分であれば、半導体素子実装パッケージの反りや樹脂枠体の剥離を生じ、半導体素子実装パッケージ自体の品質を保持することが困難となりかねない。
特開2009−164362号公報 特開2008−034680号公報 特開2009−289830号公報
本発明は、上記問題の解決を課題とするものであり、その目的とするところは、効率的に製造することができ、かつ一体成形された樹脂枠体と基板との密着性が向上した半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレートを提供することにある。
本発明は、半導体素子が実装されたパッケージであって、
半導体素子;
実装面に該半導体素子が実装された基材を含む、基板本体;
該基板本体の外縁に沿って該基板本体の該実装面側に隆起するように配置されている、一体成形された樹脂枠体;および
該半導体素子、該基板本体の該実装面および該樹脂枠体から構成される空間を覆う、封止板;
を備え、
該基板本体が、該実装面の外縁部分に密着性処理面を有し、
該樹脂枠体が、該密着性処理面を介して該基板本体と接合しており、
23℃からリフロー温度185℃までの温度変化における該樹脂枠体を構成する複合材料aと該基板本体を構成する複合材料bとの間の伸び量の差の絶対値が35μm以下である、パッケージである。
1つの実施形態では、上記樹脂枠体を構成する複合材料aのガラス転移温度Tg(℃)は270℃以下である。
1つの実施形態では、上記樹脂枠体を構成する複合材料aのガラス転移温度Tg(℃)は185℃以下である。
さらなる実施形態では、上記基板本体を構成する複合材料bのガラス転移温度Tg(℃)が270℃以上である場合、
上記樹脂枠体は矩形の形状を有し、
該樹脂枠体を構成する該矩形の長軸方向の長さL(mm)と、
上記リフロー温度T(℃)と、
該樹脂枠体を構成する複合材料aの上記ガラス転移温度Tg(℃)未満の温度における該複合材料aの線膨張係数α1a(ppm/℃)と、該ガラス転移温度Tg(℃)以上の温度における該複合材料aの線膨張係数α2a(ppm/℃)と、
該基板本体を構成する複合材料bの上記ガラス転移温度Tg(℃)未満の温度における該複合材料bの線膨張係数α1b(ppm/℃)とは
以下の関係式(I):
Figure 2017188621
を満足し、そして
該リフロー温度T(℃)は185℃から270℃である。
さらなる実施形態では、上記基板本体を構成する複合材料bのガラス転移温度Tg(℃)が185℃以下である場合、
上記樹脂枠体は矩形の形状を有し、
該樹脂枠体を構成する該矩形の長軸方向の長さL(mm)と、
上記リフロー温度T(℃)と、
該樹脂枠体を構成する複合材料aの上記ガラス転移温度Tg(℃)未満の温度における該複合材料aの線膨張係数α1a(ppm/℃)と、該ガラス転移温度Tg(℃)以上の温度における該複合材料aの線膨張係数α2a(ppm/℃)と、
該基板本体を構成する複合材料bの上記ガラス転移温度Tg(℃)未満の温度における該複合材料bの線膨張係数α1b(ppm/℃)と、該ガラス転移温度Tg(℃)以上の温度における該複合材料bの線膨張係数α2b(ppm/℃)とは
以下の関係式(II):
Figure 2017188621
を満足し、そして
該リフロー温度T(℃)は185℃から270℃である。
さらなる実施形態では、上記基板本体を構成する複合材料bのガラス転移温度Tg(℃)が185℃より大きくかつ270℃未満であり、そして
該ガラス転移温度Tg(℃)と上記リフロー温度T(℃)とが、185℃<T≦Tgである場合、
上記樹脂枠体が矩形の形状を有し、
該樹脂枠体を構成する該矩形の長軸方向の長さL(mm)と、
該リフロー温度T(℃)と、
該樹脂枠体を構成する複合材料aの上記ガラス転移温度Tg(℃)未満の温度における該複合材料aの線膨張係数α1a(ppm/℃)と、該ガラス転移温度Tg(℃)以上の温度における該複合材料aの線膨張係数α2a(ppm/℃)と、
該基板本体を構成する複合材料bの上記ガラス転移温度Tg(℃)未満の温度における該複合材料bの線膨張係数α1b(ppm/℃)とは
以下の関係式(I):
Figure 2017188621
を満足し、そして
該リフロー温度T(℃)は185℃から270℃である。
さらなる実施形態では、上記基板本体を構成する複合材料bのガラス転移温度Tg(℃)が185℃より大きくかつ270℃未満であり、そして
該ガラス転移温度Tg(℃)と前記リフロー温度T(℃)とが、Tg<T<270℃である場合、
上記樹脂枠体は矩形の形状を有し、そして
該樹脂枠体を構成する該矩形の長軸方向の長さL(mm)と、
該リフロー温度T(℃)と、
該樹脂枠体を構成する複合材料aの上記ガラス転移温度Tg(℃)未満の温度における該複合材料aの線膨張係数α1a(ppm/℃)と、該ガラス転移温度Tg(℃)以上の温度における該複合材料aの線膨張係数α2a(ppm/℃)と、
該基板本体を構成する複合材料bの上記ガラス転移温度Tg(℃)未満の温度における該複合材料bの線膨張係数α1b(ppm/℃)と、該ガラス転移温度Tg(℃)以上の温度における該複合材料bの線膨張係数α2b(ppm/℃)とは
以下の関係式(II):
Figure 2017188621
を満足し、そして
該リフロー温度T(℃)は185℃から270℃である。
本発明はまた、半導体素子が実装されたパッケージの製造方法であって、
半導体素子が実装可能な実装面を有する基材を含む基板本体の外縁部分に、密着性処理面を設ける工程;
該基板本体の該実装面に半導体素子を実装する工程;
該基板本体の外縁に沿って該基板本体の該実装面側に隆起するように、樹脂枠体を、該密着性処理面を介して該基板本体と接合して一体成形する工程;および
該半導体素子、該基板本体の該実装面および該樹脂枠体から構成される空間を封止板で覆う工程;
を包含し、
23℃からリフロー温度185℃までの温度変化における該樹脂枠体を構成する複合材料aと該基板本体を構成する複合材料bとの間の伸び量の差の絶対値が35μm以下である、方法である。
1つの実施形態では、上記樹脂枠体を構成する複合材料aのガラス転移温度Tg(℃)は270℃以下である。
1つの実施形態では、上記樹脂枠体を構成する複合材料aのガラス転移温度Tg(℃)は185℃以下である。
本発明はまた、半導体素子が実装されたパッケージの製造方法であって、
半導体素子が実装可能な実装面を有する基材を含む基板本体の外縁部分に、密着性処理面を設ける工程;
該基板本体の外縁に沿って該基板本体の該実装面側に隆起するように、樹脂枠体を、該密着性処理面を介して該基板本体と接合して一体成形する工程;
該基板本体の該実装面に半導体素子を実装する工程;および
該半導体素子、該基板本体の該実装面および該樹脂枠体から構成される空間を封止板で覆う工程;
を包含し、
23℃からリフロー温度185℃までの温度変化における該樹脂枠体を構成する複合材料aと該基板本体を構成する複合材料bとの間の伸び量の差の絶対値が35μm以下である、方法である。
1つの実施形態では、上記樹脂枠体を構成する複合材料aのガラス転移温度Tg(℃)が270℃以下である。
1つの実施形態では、上記樹脂枠体を構成する複合材料aのガラス転移温度Tg(℃)は185℃以下である。
本発明によれば、高密度化された半導体素子を実装したとしても、長時間駆動を通じた放熱によってパッケージ自体が変形または破損することを防止することができる。さらに基板と樹脂枠体との接合には接着剤を必要とすることなく、当該接着剤を用いる場合と同等またはそれ以上の防湿特性および耐リフロー特性を提供することができ、効率的に半導体素子実装パッケージを製造することができる。
本発明の半導体素子実装パッケージの一例を示す当該パッケージの斜視図である。 図1のA−A’方向における本発明の半導体素子実装パッケージの断面図である。 本発明の半導体素子実装パッケージの他の例を示す当該パッケージの断面図である。 本発明の半導体素子実装パッケージの別の例を示す当該パッケージの断面図である。 本発明の半導体素子実装パッケージの製造方法の一例を模式的に表す図である。 本発明の半導体素子実装パッケージの製造方法の他の例を模式的に表す図である。 本発明の半導体素子実装パッケージを製造するための基板プレートの一例を示す当該パッケージの斜視図である。 図7に示す基板プレートの正面図である。 図7に示す基板プレートにおける基板本体の外郭の一部と外枠との間の連結部を表す当該プレートの一部拡大断面図である。 本発明の半導体素子実装パッケージを製造するための基板プレートの他の例を示す当該パッケージの正面図である。
以下、本発明を、図面を用いて説明する。
(半導体素子実装パッケージ)
図1は、本発明の半導体素子実装パッケージの一例を示す当該パッケージの斜視図である。
本発明の半導体素子実装パッケージ100は、半導体素子(図示せず)と、該半導体素子を実装した基板本体110と、基板本体110の外縁に配置されている一体成形された樹脂枠体130と、封止板140とを備える。ここで、本明細書中に用いられる用語「一体成形」または「一体的に成形」とは、基板本体に対して樹脂枠体を成形しながら配置することを指して言う。
図2は、図1のA−A’方向における本発明の半導体素子実装パッケージの断面図である。
本発明の半導体素子実装パッケージ100において、基板本体110は、半導体素子120が実装された実装面110aを有する基材を含む。さらに、基板本体110の基材上には、半導体素子120に電気的に接続された電極(図示せず)が適宜配置されている。
基板本体110は、例えば、プリント回路基板、セラミック基板、またはガラスエポキシ基板であり、ポリイミドなどの樹脂を含有する複合材料(以下、「複合材料b」とも言う)から構成されている。基材に配置された電極は、基材の実装面110a側に予めパターニングされている。なお、電極は、基材の実装面110a側だけでなく、図示しないスルーホールを通じて基材の実装面110aからその裏面にも設けられていてもよい。基材本体110の厚みは必ずしも限定されないが、例えば、0.01mm〜3mmである。
半導体素子120の例としては、イメージセンサ、MEMS(Micro Electro Mechanical Systems;微小電気機械システム)、および加速度センサが挙げられる。基板本体110の実装面110aに配置される半導体素子120は、基板本体110に設けられた電極と直接電気的に接続され得るだけでなく、必要に応じて、ボンディングワイヤ122を介して基板本体110の所定の電極と電気的に接続されていてもよい。
封止板140は、半導体素子、基板本体110の実装面および樹脂枠体130から構成される空間を覆う、好ましくはガラス板のような透明な材料で構成されている。さらに、封止板140の外表面は好ましくは略平坦である。
樹脂枠体130は、一体的に成形されたものであり、好ましくは矩形の形状を有し、そして基板本体110の外縁に沿って基板本体110の実装面110a側に隆起するように配置されている。実装面110a側に隆起するように設けられる樹脂枠体130は、実装面110aを基準として、実装される半導体素子120の厚みを超える高さを有する。図2に示す樹脂枠体130はまた、隆起した部分の上部において封止板140の外縁を収容し得る窪み132が必要に応じて設けられている。
ここで、本発明において、樹脂枠体130は、好ましくは基板本体110の外縁の全部を連続的に覆うように設けられている。また、図1は、樹脂枠体130は基板本体110の上に配置された形態を記載しているが、本発明は、このような実施形態に限定されるものではない。例えば、樹脂枠体は、基板本体110の外縁に沿って実装面110aとその裏面とを挟持するように設けられていてもよい。当該挟持によって、樹脂枠体はさらに強固に基板本体110に固定され得る。
樹脂枠体130は、所定の樹脂を含有する複合材料(以下「複合材料a」とも言う)から構成されている。樹脂枠体130を構成する樹脂には、例えば、半導体素子の実装において汎用されるものが使用され得る。複合材料aは、好ましくは0.8W/m・K以上、より好ましくは0.9W/m・K以上10W/m・K以下の熱伝導率を有する樹脂を含有する。当該範囲の熱伝導率を有する樹脂を用いることにより、半導体素子120にて発生した熱を半導体素子実装パッケージ100内に蓄積することなく、効率的に外部に放出することができる。
さらに、複合材料aはまた、25ppm未満の熱膨張係数を有するものであることが好ましい。当該熱膨張係数を有することにより、事実上、樹脂の流動方向と垂直方向の流れ依存性がなく、樹脂枠体130を容易に成形することができる。当該熱膨張係数を有する複合材料aは、例えば、後述する樹脂を含有し、当該樹脂に対し、粒状または球状、あるいはそれらの組合せの形状を有する無機系の充填剤を含有させることにより得ることができる。
複合材料aに含まれる樹脂の例としては、熱硬化性樹脂および熱可塑性樹脂が挙げられ、より具体的な例としては、エポキシ樹脂、フェノール樹脂、不飽和ポリエステル樹脂、ポリウレタン樹脂、ポリイミド樹脂、ジアリルフタレート樹脂、メラミン樹脂、尿素樹脂、液晶ポリマー、ポリフェニレンサルファイド樹脂、ポリフタルアミド樹脂、シアネートエステル樹脂およびポリアミドイミド樹脂が挙げられる。さらに、複合材料aに含有されていてもよい充填剤の例としては、熱伝導フィラーとして一般的に用いられるものが挙げられ、より具体的な例としては、金属酸化物(例えば、アルミナ、チタニア、ベリリア、ジルコニア、マグネシア、酸化亜鉛)、マイカ、シリカ、窒化ホウ素、窒化アルミニウム、窒化ケイ素、炭化ケイ素、チタン酸バリウム、ホウ酸アルミニウム、カーボン、ダイヤモンド、金属(例えば、銅、アルミニウム、ニッケル)などが挙げられる。
再び図2を参照すると、本発明の半導体素子実装パッケージにおいて、基板本体110は、実装面110aの外縁部分に密着性処理面116を有し、そして樹脂枠体130は、密着性処理面116を介して基板本体110と接合している。ここで、本明細書中に用いられる用語「密着性処理面」とは、樹脂枠体と基板本体との密着性を向上させるために、基板本体に対して行われた処理により、表面状態が基板本体の未処理の面と異なるものになっている面を指して言う。
本発明において、密着性処理面116は、基板本体と密着性処理面との間の接合強度および密着性処理面と樹脂枠体との間の接合強度が、仮に基板本体と樹脂枠体とを接合させた際の基板本体と樹脂枠体との間の接合強度よりも高いため、樹脂枠体130を基板本体110の外縁に沿ってより強固に配置することができる。
図2において、密着性処理面116は、例えば、基板本体110上に形成された金属層である。金属層を構成する金属は、パッケージ100内で発生する熱を外部に放出し易くするとの理由から、熱伝導率の高いものを用いることが好ましい。このような金属の例としては、銅、銀、金、ニッケル、白金およびアルミニウム、ならびにこれらの組合せが挙げられる。金属層の厚みは特に限定されないが、例えば、0.1μm〜100μmである。なお、当該金属層は、例えば基板本体の電極を作製する際に配置される銅箔から得られる下層と、該下層の上に上述したような金属を別途配置して形成された表面層との組合せから構成されるものであってもよい。
あるいは、本発明においては、上記に加えてまたは上記に代えて、基板本体110を構成する複合材料bと、樹脂枠体130を構成する複合材料aとが、所定の関係を満たしていることが好ましい。
本発明のパッケージでは、23℃(一般的な「室温」として例示することができる)からリフロー温度185℃までの温度変化における樹脂枠体130を構成する複合材料aと基板本体110を構成する複合材料bとの間の伸び量の差の絶対値が35μm以下、すなわち、23℃から当該リフロー温度(T(℃))までの温度変化における当該複合材料aと当該複合材料bとの間の伸び量の差が−35μm〜+35μmの範囲内となるような複合材料aおよび複合材料bの組み合わせが採用される。ここで、本明細書中において「複合材料aと複合材料bとの間の伸び量の差」とは、基板本体に樹脂枠体が配置された際の、当該基板本体および樹脂枠体に共通する任意の一方向(例えば、樹脂枠体が矩形(長方形)の形態を有する場合、当該矩形の長軸(長辺)方向、短軸(短辺)方向、あるいは対角線方向が挙げられる)における、23℃からリフロー温度185℃までの温度変化により生じた樹脂枠体を構成する複合材料aの伸び量と、同一の温度変化(すなわち、23℃〜185℃)により生じた基板本体を構成する複合材料bの伸び量との差を指して言う。このような伸び量の範囲内にある複合材料aおよび複合材料bの組み合わせを採用することにより、本発明の半導体素子実装パッケージを用いてリフロー方式のはんだ付けが行われたとしても、基板本体110と樹脂枠体130との間の熱変形にほとんど差異が生じることのないものとすることができる。
本発明の1つの実施形態では、樹脂枠体130を構成する複合材料aは、好ましくは270℃以下、より好ましくは185℃より大きくかつ270℃以下のガラス転移温度(以下、「Tg」とも言う)を有する。複合材料aのガラス転移温度(Tg)が270℃以下を満足することにより、多くの汎用的な樹脂が複合材料aの対象とすることができる。
あるいは、本発明の1つの実施形態では、樹脂枠体130を構成する複合材料aは、好ましくは185℃以下、より好ましくは70℃〜185℃、さらにより好ましくは120℃〜185℃のガラス転移温度Tg(℃)を有する。複合材料aのガラス転移温度Tg(℃)が185℃以下を満足する場合もなお、多くの汎用的な樹脂が複合材料aの対象となり得る。
さらに、上記に加えて、本発明においては、以下の(A)〜(D)である場合、樹脂枠体130を構成する複合材料aのガラス転移温度Tg(℃)および線膨張係数α1a、α2a(ppm/℃);基板本体110を構成する複合材料bのガラス転移温度(以下、「Tg」とも言う)(℃)および線膨張係数α1b、α2b(ppm/℃);リフロー温度T(℃);ならびに樹脂枠体130を構成する矩形の長軸方向の長さL(mm);がそれぞれ特定の関係を有していることが好ましい。ここで、本明細書中に用いられる用語「線膨張係数α」は、ある特定の樹脂または複合材料のガラス転移温度Tg(℃)未満の温度における当該樹脂または複合材料の線膨張係数を言い、そして例えば、用語「α1a」は複合材料aについての線膨張係数α(ppm/℃)を表し、用語「α1b」は複合材料bについての線膨張係数α(ppm/℃)を表す。さらに、本明細書中に用いられる用語「線膨張係数α」は、ある特定の樹脂または複合材料のガラス転移温度Tg(℃)以上の温度における当該樹脂または複合材料の線膨張係数(縦・横方向の線膨張係数)(ppm/℃)を言い、そして例えば、用語「α2a」は複合材料aについての線膨張係数α(ppm/℃)を表し、用語「α2b」は複合材料bについての線膨張係数α(ppm/℃)を表していう。
本発明において、例えば、基板本体110を構成する複合材料bのガラス転移温度Tg(℃)が270℃以上である場合(A)では、
(1)樹脂枠体130が矩形の形状を有し、
(2)樹脂枠体130構成する矩形の長軸方向の長さL(mm)と、
リフロー温度T(℃)と、
樹脂枠体130を構成する複合材料aのガラス転移温度Tg(℃)未満の温度における複合材料aの線膨張係数α1a(ppm/℃)と、該ガラス転移温度Tg(℃)以上の温度における複合材料aの線膨張係数α2a(ppm/℃)と、
基板本体110を構成する複合材料bのガラス転移温度Tg(℃)未満の温度における複合材料bの線膨張係数α1b(ppm/℃)とが
以下の関係式(I):
Figure 2017188621
を満足し、そして
(3)リフロー温度T(℃)が185℃から270℃であることが好ましい。
また、基板本体110を構成する複合材料bのガラス転移温度(Tg)が185℃以下である場合(B)では、
(1)樹脂枠体130が矩形の形状を有し、
(2)樹脂枠体130構成する矩形の長軸方向の長さL(mm)と、
リフロー温度T(℃)と、
樹脂枠体130を構成する複合材料aのガラス転移温度Tg(℃)未満の温度における複合材料aの線膨張係数α1a(ppm/℃)と、ガラス転移温度Tg(℃)以上の温度における複合材料aの線膨張係数α2a(ppm/℃)と、
基板本体110を構成する複合材料bのガラス転移温度Tg(℃)未満の温度における複合材料bの線膨張係数α1b(ppm/℃)と、ガラス転移温度Tg(℃)以上の温度における該複合材料bの線膨張係数α2b(ppm/℃)とが
以下の関係式(II):
Figure 2017188621
を満足し、そして
(3)リフロー温度T(℃)が185℃から270℃であることが好ましい。
さらに、基板本体110を構成する複合材料bのガラス転移温度(Tg)が185℃より大きくかつ270℃未満であり、かつガラス転移温度(Tg)とリフロー温度(T)とが、185℃<T≦Tgの関係を満たす場合(C)では、
(1)樹脂枠体130が矩形の形状を有し、
(2)樹脂枠体130構成する矩形の長軸方向の長さL(mm)と、
リフロー温度T(℃)と、
樹脂枠体130を構成する複合材料aのガラス転移温度Tg(℃)未満の温度における複合材料aの線膨張係数α1a(ppm/℃)と、ガラス転移温度Tg(℃)以上の温度における複合材料aの線膨張係数α2a(ppm/℃)と、
基板本体110を構成する複合材料bのガラス転移温度Tg(℃)未満の温度における複合材料bの線膨張係数α1b(ppm/℃)とが
以下の関係式(I):
Figure 2017188621
を満足し、そして
(3)リフロー温度T(℃)が185℃から270℃であることが好ましい。
またさらに、基板本体110を構成する複合材料bのガラス転移温度(Tg)が185℃より大きくかつ270℃未満であり、かつガラス転移温度(Tg)とリフロー温度(T)とが、Tg<T<270℃の関係を満たす場合(D)では、
(1)樹脂枠体130が矩形の形状を有し、
(2)樹脂枠体130構成する矩形の長軸方向の長さL(mm)と、
リフロー温度T(℃)と、
樹脂枠体130を構成する複合材料aのガラス転移温度Tg(℃)未満の温度における複合材料aの線膨張係数α1a(ppm/℃)と、ガラス転移温度Tg(℃)以上の温度における複合材料aの線膨張係数α2a(ppm/℃)と、
基板本体110を構成する複合材料bのガラス転移温度Tg(℃)未満の温度における複合材料bの線膨張係数α1b(ppm/℃)と、ガラス転移温度Tg(℃)以上の温度における複合材料bの線膨張係数α2b(ppm/℃)とが
以下の関係式(II):
Figure 2017188621
を満足し、そして
(3)リフロー温度T(℃)が185℃から270℃であることが好ましい。
このように、上記(A)〜(D)のいずれかの場合、樹脂枠体を構成する矩形の長軸方向の長さL(mm)、リフロー温度T(℃)、複合材料aおよび複合材料bのガラス転移温度Tg、Tg(℃)および線膨張係数α1a、α2a、α1b、α2b(ppm/℃)が上記関係式(I)または(II)を満足することにより、本発明の半導体素子実装パッケージを用いてリフロー方式のはんだ付けが行われたとしても、基板本体110と樹脂枠体130との間の熱変形にほとんど差異が生じることのないものとすることができる。
図3は、本発明の半導体素子実装パッケージの他の例を示す当該パッケージの断面図である。
図3に示す本発明の半導体素子実装パッケージ200において、密着性処理面216を除き、基板本体110、半導体素子120、樹脂枠体130、封止板140等は、上記図2に示すものと同様である。
図3における密着性処理面216は、図2に示す上記金属層に代えて基板本体110を構成する基材のエッチング処理面である。基材のエッチング処理面とは、基材上に所定の電極が配置された基板本体110を得るにあたり、電極用の金属薄膜を全面に配置した基材上に、所望する電極の形状に合わせてレジストを配置してエッチングする際に生じる、エッチングが施された面のうち、上記金属薄膜を剥離して電極以外の領域を形成するために、レジストが配置されることなくエッチングされ、対応する部分の金属薄膜が除去されて基材表面が晒された面という。密着性処理面216は、エッチングの影響を受け、基材の表面が粗く適度に浸蝕されたものである。このような密着性処理面216を用いることにより、密着性処理面216を介して樹脂枠体130と基板本体110との間の接合強度が、通常のレジストで保護して得られた基板本体と樹脂枠体とを接合させた際の基板本体と樹脂枠体との間の接合強度と比較して向上する。
このような基板本体と樹脂枠体との間の接合強度の向上は、例えば、はんだペーストを溶解するリフローの前後においてその効果を確認することができる。
例えば、ガラスエポキシ基板に対し、(1)上記密着性処理面として基材のエッチング処理を行った(レジスト配置を行わなかった)面、および(2)基板本体に従来のレジストの配置を行った面の上にそれぞれ直径15mmかつ高さ3mmのエポキシ樹脂製の突起物をトランスファー成形し、当該成形した基板に対してリフローに相当する温度(約300℃)を3分間かけた前後で当該突起物と基板本体との間の密着面と平行な方向における剪断破壊試験を行ったところ、上記(1)の「密着性処理面として基材のエッチング処理を行った面」における密着性は、温度付与の前後を問わず破壊が見られなかったが、上記(2)の「基板本体に従来のレジストの配置を行った面」の密着性は、温度付与前に破断が見られず、温度付与後に1.7MPaで破壊が確認された。
このように、本発明において密着性処理面216を用いることにより、密着性処理面216を介して樹脂枠体130と基板本体110との間の接合強度を向上させることができる。
図4は、本発明の半導体素子実装パッケージの別の例を示す当該パッケージの断面図である。
図4に示す本発明の半導体素子実装パッケージ300において、基板本体110、密着性処理面116、半導体素子120、樹脂枠体130、封止板140等は、上記図2に示すものと同様である。
図4の半導体素子実装パッケージ300では、実装面110aからその裏面に向かって貫通し、密着性処理面116と連通するように基板本体110内にスルーホール318が設けられ、当該スルーホール318内は密着性処理面116の金属層を構成する金属と同様の金属が充填されている。これにより、密着性処理面116の金属層と、スルーホール318内に充填された金属とが結合されている。半導体素子120から発生した熱は、密着性処理面116の金属層から、その後スルーホール318を通じて基板本体110の裏側(実装面110aと反対側の面)にまで伝達する。その結果、スルーホール318を通じて中空パッケージ内に発生した熱を効率的にパッケージ外に放出することができる。半導体素子実装パッケージ300に設けられ得るスルーホール318の数は特に限定されず、例えば、少なくとも1個、少なくとも2個または多数のスルーホールが設けられていてもよい。少なくとも2個または多数のスルーホールが設けられる場合、より均質な放熱を達成するためにスルーホールは例えば略均等な間隔で設けられていてもよい。さらにスルーホール318の直径は、密着性処理面116として設けられる金属層の幅に収まる範囲である限り特に限定されない。
なお、図4では、スルーホール318を通じて半導体素子120から発する熱を基板本体110の実装面110aの裏面に放熱する例を記載したが、本発明はこのような形態に限定されない。例えば、密着性処理面116を構成する金属層を基板本体110の外縁方向に向けて広げ、樹脂枠体130の外部にまで延びるように構成されたものであってもよく、さらに樹脂枠体130の外部にまで延びた金属層を、実装面110aの裏面側に折り返して、放熱面積を一層高めたものであってもよい。
本発明の半導体素子実装パッケージは、高密度化された半導体素子を実装したとしても、長時間駆動を通じた放熱によってパッケージ自体が変形または破損することが防止され得る。さらに基板と樹脂枠体との接合には接着剤を用いることなく、当該接着剤を用いる場合と同等またはそれ以上の防湿特性および耐リフロー特性を提供することができる。
(半導体実装パッケージの製造方法)
本発明の半導体素子実装パッケージは、例えば、以下のようにして製造され得る。
図5は、本発明の半導体素子実装パッケージの製造方法の一例を模式的に表す図である。
まず、図5の(a)に示すように、半導体素子が実装可能な実装面110aを有する基材と該基材上に配置されかつ該半導体素子と電気的に接続可能な電極とを備える基板本体110が用意され、図5の(b)に示すように基板本体110の外縁部分に、密着性処理面116が設けられる。なお、図5の(b)において、密着性処理面116は、基板本体110の実装面110a側に設けられているが、本発明は必ずしもこれに限定されるものではない。例えば、密着性処理面は、基板本体110の実装面110aの裏面側に設けられてもよく、実装面110a側および当該実装面110aの裏面側の両方に設けられてもよい。
図5の(b)に示す実施形態において、密着性処理面116は金属層であり、基板本体110への金属層の形成は、例えば、金属蒸着、メッキ、スパッタリングなどの当業者に公知の手段により任意の形状、厚みおよび幅となるように行われ得る。金属層の形成に用いる条件は、当業者によって任意に選択され得る。基板本体110上の密着性処理面116が形成される場所に予めスルーホール318が設けられている場合は、密着性処理面116の金属層を構成する金属と同様または異なる金属が充填され、密着性処理面116の金属層と結合される。
密着性処理面116を基材のエッチング処理面とする場合は、基板本体110の作製の際に、当該基板本体110上の密着性処理面116を形成しようとする部分にレジストを配置することなく、当業者に公知の手段および方法を用いてエッチング処理を行うことにより、密着性処理面116として所望のエッチング処理面を形成することができる。さらに、得られたエッチング処理面には、樹脂枠体との密着性を一層向上させるために、シランカップリング剤などの密着性付与剤が塗布されていてもよく、あるいはエッチング処理面を例えば、ピーリング加工によって粗面化してもよい。
次いで、図5の(c)に示すように、半導体素子120が基板本体110の実装面110a上に配置され、当業者に公知の手段および方法を用いて半導体素子120と基板本体110との間の電気的接続が行われる。また、半導体素子120は、必要に応じてボンディングワイヤ122により半導体素子120と基板本体110との間の電気的接続も行われる。
その後、図5の(d)に示すように、樹脂枠体130が、密着性処理面116を介して基板本体110と接合するように一体成形される。
樹脂枠体130の成形には、例えば、トランスファー成形またはインジェクション成形が採用される。トランスファー成形およびインジェクション成形に採用される成形条件は特に限定されず、任意の成形条件が当業者によって選択される。なお、樹脂枠体の成形にあたっては、樹脂が上記基板本体の密着性処理面よりもさらに内側(すなわち、基板本体の中央側)に配置されることのないよう、例えば、当該密着性処理面上あるいは密着性処理面の内側を残して樹脂が配置されることが好ましい。樹脂が密着性処理面を超えて基板本体の中央側に配置されると、得られた樹脂枠と基板本体との間で充分な密着性が保たれていない界面を形成することになるからである。ただし、吸水の影響が大きい場合には樹脂が当該密着性処理面を完全に覆う方が好ましい。
最終的に、封止板140が樹脂枠体130の上に配置され、半導体素子120、基板本体110の実装面110aおよび樹脂枠体130から構成される空間が封止板140で覆われる(図5の(e))。
このようにして、本発明の半導体素子実装パッケージが製造され得る。
あるいは、本発明の半導体素子実装パッケージは、以下のようにして製造することもできる。
図6は、本発明の半導体素子実装パッケージの製造方法の他の例を模式的に表す図である。
まず、図6の(a)および(b)に示すように、半導体素子が実装可能な実装面110aを有する基材と該基材上に配置されかつ該半導体素子と電気的に接続可能な電極とを備える基板本体110が用意され、基板本体110の外縁部分に、密着性処理面116が設けられる。基板本体110の外縁部分への当該密着性処理面116の形成は、上記図5の(a)および(b)を用いて説明した方法と同様の方法を用いて基板本体110の実装面110a側またはその裏面、あるいはこれら両方の面側に対して行われ得る。
次いで、図6の(c)に示すように、樹脂枠体130が、密着性処理面116を介して基板本体110と接合するように一体成形される。
図6の(c)に示す樹脂枠体130の成形には、上記図5の(d)を用いて説明した方法と同様の方法が採用され得る。
その後、図6の(d)に示すように、半導体素子120が基板本体110の実装面110a上に配置され、当業者に公知の手段および方法を用いて半導体素子120と基板本体110との間の電気的接続が行われる。また、半導体素子120は、必要に応じてボンディングワイヤ122により半導体素子120と基板本体110との間の電気的接続も行われる。
最終的に、封止板140が樹脂枠体130の上に配置され、半導体素子120、基板本体110の実装面110aおよび樹脂枠体130から構成される空間が封止板140で覆われる(図6の(e))。
このようにして、本発明の半導体素子実装パッケージを製造することもできる。
本発明の製造方法によれば、上記のように基板本体に対し樹脂枠体を一体的に成形することができるため、基板本体と樹脂枠体との接合において接着剤を必要とせず、さらに樹脂枠体のみを予め別途作製する必要も生じない。これにより、所望の半導体素子実装パッケージをより効率的に製造することができる。
(半導体素子実装パッケージを製造するための基板プレート)
さらに本発明では、上記半導体素子実装パッケージの製造において、例えば、以下に示すような基板プレートを用いることが有用である。
以下に、本発明の半導体素子実装パッケージを製造するための基板プレートについて説明する。
図7は、本発明の半導体素子実装パッケージを製造するための基板プレートの一例を示す当該パッケージの斜視図である。
本発明の基板プレート400は、半導体素子が実装可能な実装面410aを有する基材と、該基材上に配置されかつ該半導体素子と電気的に接続可能な電極420とを備える、基板本体410を備える。図7の基板プレート400では、2つの横長の基板本体410が並列に配置されており、これら基板本体410の外郭において、外枠450がさらに設けられている。各基板本体410の外郭の一部と外枠450とは、2つの連結部412,412’を介して互いに連結されている。連結部412,412’を除く部分では、各基板本体410と外枠450とは、一枚の基材に抜き加工を施して生じた溝414により一定の間隔を開けて分離されている。
なお、本発明の基板プレートにおいて、1つの基板本体410についての当該基板本体410と外枠450とは、例えば、1つ〜4つ、好ましくは2つ〜3つ、より好ましくは2つの連結部を介して連結されている。1つの基板本体410に対して連結部の数が多くなるほど、基板プレートにおける基板本体の位置が安定するため、後述するパッケージ製造において樹脂枠体の成形が容易になる。その一方で、連結部の数が多いほど、基板本体410を外枠450から分離する際の作業工程が増加する。よって、上記のような連結部の数が選択され得る。本発明の基板プレート400はまた、樹脂枠体を成形する際に金型への配置を一定にする目的で、任意の大きさおよび形状の位置合わせ孔432,434が外枠450の所定の位置(例えば、外枠の四隅のうちの2箇所)に設けられていてもよい。
例えば、図7に示す基板プレート400において、1つの基板本体410の外郭において、連結部412,412’が占める長さの合計は特に限定されないが、好ましくは当該外側周囲の長さの半分未満となるように設計されていることが好ましい。これにより、当該外郭を占める溝414の長さが大きくなることから、樹脂枠体を一体成形する際に溝414を樹脂が通過し易くなり、樹脂枠体の成形性が向上するからである。さらに、分離後の基板本体の分離端面がより小さくなるため、基板本体の基材に含まれる例えば、ガラス繊維などが不要のダストとなって排出される可能性も極力低減することができる。
本発明の基板プレート400はまた、少なくとも基板本体410の実装面410aの外縁部分に密着性処理面416が設けられている。密着性処理面416は、図2または3に記載するように、金属層または基材のエッチング処理面として形成されている。
図8に示す基板プレート400において、密着性処理面416は、図8において網掛けで表示するように、基板本体410の実装面410aの外縁部分に一定の幅で設けられている。また、基板プレート400では、例えば、外枠450においても密着性処理面416と同様の金属層または基材のエッチング処理面が形成されていてもよい。なお、このような処理がなされた面は、基板本体410と外枠450とを連結する連結部412の分離部424で分離されていることが好ましい。当該分離部424に沿って、基板本体410と外枠450とを分離するためである。
図9は、図7に示す基板プレートにおける基板本体の外郭の一部と外枠との間の連結部を表す当該プレートの一部拡大断面図である。
本発明の基板プレート400において、基板本体410と外枠450との間の連結部412’において、例えば実装面410a側に設けられた分離部424と反対側にノッチ430が設けられている。ノッチ430により、基板本体410と外枠450とは肉薄の状態で連結が保たれる一方、当該連結部412’において両者の分離がより一層容易となる。なお、ノッチ430は、ノッチ430で分離された後の分離端面が樹脂枠体の外周部分よりも内側に位置するように配置することが好ましい。当該分離端面が樹脂枠体よりも内側に位置することにより、得られる半導体素子実装パッケージのサイズは樹脂枠体のサイズに依拠し、ノッチ430における分離端面がパッケージの外観サイズに影響を与えることから回避されるからである。さらに、このようなノッチ430を設けることにより、分離後の基板本体の分離端面がより小さくなるため、基板本体の基材に含まれるガラス繊維が不要なダストとなって外部に排出される可能性を極力低減することも可能となる。
本発明において基板プレートに含まれる基板本体の数は、図7に示すような2つに必ずしも限定されない。
図10は、本発明の半導体素子実装パッケージを製造するための基板プレートの他の例を示す当該パッケージの正面図である。
図10に示す基板プレート500は、4つの基板本体510A,510B,510C,510Dが2行×2列となるように配置され、各外郭に沿って外枠550が設けられ、各基板本体510A,510B,510C,510Dと外枠550とがそれぞれ2つの連結部512,512’を介して連結されている。
このように本発明の基板プレートは、1つの枠体内に複数の基板本体が設けられていてもよい。
本発明の半導体素子実装パッケージの製造において、このような基板プレートを用いる場合は、例えば、上記図5の(a)および(b)、ならびに図6の(a)および(b)を用いて説明したような基板本体に密着性処理面を設ける工程を省略することができる。
また、当該基板プレートを用いる場合には、当業者は、本発明の半導体素子実装パッケージの製造のために、例えば、上記図5の(c)に示すような基板本体への半導体素子の実装、あるいは上記図6の(c)の基板本体への樹脂枠体の形成から行うことができ、その製造効率を一層向上させることができる。
なお、この半導体素子実装パッケージの製造において、例えば、図7に示すような基板プレート400の外枠450から、基板本体110を分離するタイミングは、特に限定されない。例えば、図5の(c)〜(e)を用いて説明した各工程の後、あるいは図6の(c)〜(e)を用いて説明した各工程の後のいずれの段階で、当該分離が行われてもよい。
このようにして、本発明の半導体素子実装パッケージを製造することもできる。
本発明の基板プレートによれば、上記のように一度に複数の基板本体に対して樹脂枠体を一体的に成形することができる。これにより、所望の半導体素子実装パッケージをより効率的かつ大量に製造することができる。
以下、実施例を挙げて本発明を詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
(実施例1:試験用パッケージの作製)
複合材料F1(三菱ガス化学株式会社製多層プリント配線板用高性能FR−4材料EL190T)を用いて成形した矩形の基板本体(30mm×23mm×0.58mm)について、半導体素子の実装を想定した実装面側の外縁部分に、複合材料E1(クラスターテクノロジー株式会社製J106)を用いて、以下の表1に示す成形条件でインジェクション成形することにより、矩形の樹脂枠体(外枠のサイズ:30mm×23mmm;内枠のサイズ:26mm×18mm;高さ:1.2mm)を配置し、当該基板本体と樹脂枠体とを接合させて、試験用パッケージEP1を作製した。
Figure 2017188621
試験用パッケージEP1で使用した樹脂枠体を構成する複合材料のガラス転移温度Tg、線膨張係数α1a、α2a、および基板本体を構成する複合材料のガラス転移温度Tg、線膨張係数α1b、α2bはそれぞれ公表されており、表2に示す通りであった。
なお、本実施例で使用した基板本体を構成する複合材料のTgは220℃であったことから、リフロー温度Tが185℃である場合、23℃からリフロー温度185℃までの温度変化における樹脂枠体を構成する複合材料と基板本体を構成する複合材料との間の伸び量およびその差の絶対値を算出した。当該伸び量の差の絶対値は6μmであった。また、この場合の本実施例で作製された試験用パッケージEP1は、以下関係式(I):
Figure 2017188621
を満たしているものであった。さらに、リフロー温度Tが250℃である場合、23℃からリフロー温度250℃までの温度変化における樹脂枠体を構成する複合材料と基板本体を構成する複合材料との間の伸び量およびその差の絶対値を算出した。当該伸び量の差の絶対値は16μmであった。また、この場合の本実施例で作製された試験用パッケージEP1は、以下関係式(II):
Figure 2017188621
を満たしているものであった。これらの結果を表3に示す。
(実施例2:試験用パッケージの作製)
実施例1における複合材料F1の代わりに、複合材料F2(利昌工業株式会社製CS−3305A、)を用いて成形した矩形の基板本体(30mm×23mm×0.62mm)を用いたこと以外は、実施例1と同様にして、当該基板本体と樹脂枠体とを接合させて、試験用パッケージEP2を作製した。
試験用パッケージEP2で使用した樹脂枠体を構成する複合材料のガラス転移温度Tg、線膨張係数α1a、α2a、および基板本体を構成する複合材料のガラス転移温度Tg、線膨張係数α1b、α2bはそれぞれ公表されており、表2に示す通りであった。
なお、本実施例で使用した基板本体を構成する複合材料のTgは260℃であったことから、リフロー温度Tが185℃である場合、23℃からリフロー温度250℃までの温度変化における樹脂枠体を構成する複合材料と基板本体を構成する複合材料との間の伸び量およびその差の絶対値を算出した。当該伸び量の差の絶対値は33μmであった。また、この場合の本実施例で作製された試験用パッケージEP2は、上記関係式(I)を満たしているものであった。さらに、リフロー温度Tが250℃である場合、23℃からリフロー温度250℃までの温度変化における樹脂枠体を構成する複合材料と基板本体を構成する複合材料との間の伸び量およびその差の絶対値を算出した。当該伸び量の差の絶対値は62μmであった。これらの結果を表3に示す。
Figure 2017188621
Figure 2017188621
(試験例1:リフロー温度の付加によるパッケージの変形試験)
実施例1で得られた試験用パッケージEP1を、サーモスタットが取り付けられており、そして上方が開放されかつ底部および周囲が囲まれた金属製容器内に収容し、当該金属製容器の上方にガラス板を配置した。次いで、サーモスタットを通じて金属製容器内を、23℃から185℃のリフロー温度にまで加熱し、ガラス板の上から、試験用パッケージEP1の平面度を、CNC画像測定システム(株式会社ニコン製NEXIV VMR−3020)を用いて8点測定し、これらの平均値を区間変化量(μm)として算出した。得られた結果を表4に示す。
さらに、上記と同様にして、実施例1で得られた別の試験用パッケージEP1を、サーモスタットを通じて金属製容器内を、23℃から250℃のリフロー温度にまで加熱し、この試験用パッケージEP1の平面度を、上記と同様にして測定し、これらの平均値を区間変化量(μm)として算出した。得られた結果を表4に示す。
(試験例2:リフロー温度の付加によるパッケージの変形試験)
試験用パッケージEP1の代わりに、実施例2で得られ試験用パッケージEP2を用いたこと以外は試験例1と同様にして、185℃のリフロー温度にまで加熱した際の区間変化量および250℃のリフロー温度にまで加熱した際の区間変化量をそれぞれ測定した。得られた結果を表4に示す。
Figure 2017188621
表4に示すように、実施例1および2で得られた試験用パッケージEP1およびEP2は、185℃のリフロー温度に対してはいずれも区間変化量が小さく抑えられており、当該リフロー温度に対して充分耐久性のあるパッケージであることがわかる。一方、実施例2で得られた試験用パッケージEP2は、250℃のリフロー温度に対しては、高い区間変化量を示しており、当該リフロー温度に対する耐久性はあまり充分とは言えないことがわかる。これに対し、実施例1で得られた試験用パッケージEP1は、250℃のリフロー温度に対しても区間変化量が小さく抑えられており、当該リフロー温度に対しても充分耐久性のあるパッケージであることがわかる。
100,200,300 半導体素子実装パッケージ
110,410,510A,510B,510C,510D 基板本体
110a,410a 実装面
116,216,416 密着性処理面
120 半導体素子
122 ボンディングワイヤ
130 樹脂枠体
140 封止板
318 スルーホール
400,500 基板プレート
412,412’,512,512’ 連結部
414 溝
424 分離部
430 ノッチ
432,434 孔
450,550 外枠

Claims (13)

  1. 半導体素子が実装されたパッケージであって、
    半導体素子;
    実装面に該半導体素子が実装された基材を含む、基板本体;
    該基板本体の外縁に沿って該基板本体の該実装面側に隆起するように配置されている、一体成形された樹脂枠体;および
    該半導体素子、該基板本体の該実装面および該樹脂枠体から構成される空間を覆う、封止板;
    を備え、
    該基板本体が、該実装面の外縁部分に密着性処理面を有し、
    該樹脂枠体が、該密着性処理面を介して該基板本体と接合しており、
    23℃からリフロー温度185℃までの温度変化における該樹脂枠体を構成する複合材料aと該基板本体を構成する複合材料bとの間の伸び量の差の絶対値が35μm以下である、パッケージ。
  2. 前記樹脂枠体を構成する複合材料aのガラス転移温度Tg(℃)が270℃以下である、請求項1に記載のパッケージ。
  3. 前記樹脂枠体を構成する複合材料aのガラス転移温度Tg(℃)が185℃以下である、請求項1に記載のパッケージ。
  4. 前記基板本体を構成する複合材料bのガラス転移温度Tg(℃)が270℃以上である場合、
    前記樹脂枠体が矩形の形状を有し、
    該樹脂枠体を構成する該矩形の長軸方向の長さL(mm)と、
    前記リフロー温度T(℃)と、
    該樹脂枠体を構成する複合材料aの前記ガラス転移温度Tg(℃)未満の温度における該複合材料aの線膨張係数α1a(ppm/℃)と、該ガラス転移温度Tg(℃)以上の温度における該複合材料aの線膨張係数α2a(ppm/℃)と、
    該基板本体を構成する複合材料bの前記ガラス転移温度Tg(℃)未満の温度における該複合材料bの線膨張係数α1b(ppm/℃)とが
    以下の関係式(I):
    Figure 2017188621
    を満足し、そして
    該リフロー温度T(℃)が185℃から270℃である、請求項3に記載のパッケージ。
  5. 前記基板本体を構成する複合材料bのガラス転移温度Tg(℃)が185℃以下である場合、
    前記樹脂枠体が矩形の形状を有し、
    該樹脂枠体を構成する該矩形の長軸方向の長さL(mm)と、
    前記リフロー温度T(℃)と、
    該樹脂枠体を構成する複合材料aの前記ガラス転移温度Tg(℃)未満の温度における該複合材料aの線膨張係数α1a(ppm/℃)と、該ガラス転移温度Tg(℃)以上の温度における該複合材料aの線膨張係数α2a(ppm/℃)と、
    該基板本体を構成する複合材料bの前記ガラス転移温度Tg(℃)未満の温度における該複合材料bの線膨張係数α1b(ppm/℃)と、該ガラス転移温度Tg(℃)以上の温度における該複合材料bの線膨張係数α2b(ppm/℃)とが
    以下の関係式(II):
    Figure 2017188621
    を満足し、そして
    該リフロー温度T(℃)が185℃から270℃である、請求項3に記載のパッケージ。
  6. 前記基板本体を構成する複合材料bのガラス転移温度Tg(℃)が185℃より大きくかつ270℃未満であり、そして
    該ガラス転移温度Tg(℃)と前記リフロー温度T(℃)とが、185℃<T≦Tgである場合、
    前記樹脂枠体が矩形の形状を有し、
    該樹脂枠体を構成する該矩形の長軸方向の長さL(mm)と、
    該リフロー温度T(℃)と、
    該樹脂枠体を構成する複合材料aの前記ガラス転移温度Tg(℃)未満の温度における該複合材料aの線膨張係数α1a(ppm/℃)と、該ガラス転移温度Tg(℃)以上の温度における該複合材料aの線膨張係数α2a(ppm/℃)と、
    該基板本体を構成する複合材料bの前記ガラス転移温度Tg(℃)未満の温度における該複合材料bの線膨張係数α1b(ppm/℃)とが
    以下の関係式(I):
    Figure 2017188621
    を満足し、そして
    該リフロー温度T(℃)が185℃から270℃である、請求項3に記載のパッケージ。
  7. 前記基板本体を構成する複合材料bのガラス転移温度Tg(℃)が185℃より大きくかつ270℃未満であり、そして
    該ガラス転移温度Tg(℃)と前記リフロー温度T(℃)とが、Tg<T<270℃である場合、
    前記樹脂枠体が矩形の形状を有し、
    該樹脂枠体を構成する該矩形の長軸方向の長さL(mm)と、
    該リフロー温度T(℃)と、
    該樹脂枠体を構成する複合材料aの前記ガラス転移温度Tg(℃)未満の温度における該複合材料aの線膨張係数α1a(ppm/℃)と、該ガラス転移温度Tg(℃)以上の温度における該複合材料aの線膨張係数α2a(ppm/℃)と、
    該基板本体を構成する複合材料bの前記ガラス転移温度Tg(℃)未満の温度における該複合材料bの線膨張係数α1b(ppm/℃)と、該ガラス転移温度Tg(℃)以上の温度における該複合材料bの線膨張係数α2b(ppm/℃)とが
    以下の関係式(II):
    Figure 2017188621
    を満足し、そして
    該リフロー温度T(℃)が185℃から270℃である、請求項3に記載のパッケージ。
  8. 半導体素子が実装されたパッケージの製造方法であって、
    半導体素子が実装可能な実装面を有する基材を含む基板本体の外縁部分に、密着性処理面を設ける工程;
    該基板本体の該実装面に半導体素子を実装する工程;
    該基板本体の外縁に沿って該基板本体の該実装面側に隆起するように、樹脂枠体を、該密着性処理面を介して該基板本体と接合して一体成形する工程;および
    該半導体素子、該基板本体の該実装面および該樹脂枠体から構成される空間を封止板で覆う工程;
    を包含し、
    23℃からリフロー温度185℃までの温度変化における該樹脂枠体を構成する複合材料aと該基板本体を構成する複合材料bとの間の伸び量の差の絶対値が35μm以下である、方法。
  9. 前記樹脂枠体を構成する複合材料aのガラス転移温度Tg(℃)が270℃以下である、請求項8に記載の方法。
  10. 前記樹脂枠体を構成する複合材料aのガラス転移温度Tg(℃)が185℃以下である、請求項8に記載の方法。
  11. 半導体素子が実装されたパッケージの製造方法であって、
    半導体素子が実装可能な実装面を有する基材を含む基板本体の外縁部分に、密着性処理面を設ける工程;
    該基板本体の外縁に沿って該基板本体の該実装面側に隆起するように、樹脂枠体を、該密着性処理面を介して該基板本体と接合して一体成形する工程;
    該基板本体の該実装面に半導体素子を実装する工程;および
    該半導体素子、該基板本体の該実装面および該樹脂枠体から構成される空間を封止板で覆う工程;
    を包含し、
    23℃からリフロー温度185℃までの温度変化における該樹脂枠体を構成する複合材料aと該基板本体を構成する複合材料bとの間の伸び量の差の絶対値が35μm以下である、方法。
  12. 前記樹脂枠体を構成する複合材料aのガラス転移温度Tg(℃)が270℃以下である、請求項11に記載の方法。
  13. 前記樹脂枠体を構成する複合材料aのガラス転移温度Tg(℃)が185℃以下である、請求項11に記載の方法。
JP2016078096A 2016-04-08 2016-04-08 半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレート Pending JP2017188621A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016078096A JP2017188621A (ja) 2016-04-08 2016-04-08 半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレート

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016078096A JP2017188621A (ja) 2016-04-08 2016-04-08 半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレート

Publications (1)

Publication Number Publication Date
JP2017188621A true JP2017188621A (ja) 2017-10-12

Family

ID=60045052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016078096A Pending JP2017188621A (ja) 2016-04-08 2016-04-08 半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレート

Country Status (1)

Country Link
JP (1) JP2017188621A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019192855A (ja) * 2018-04-27 2019-10-31 キヤノン株式会社 撮像素子モジュール、撮像システム、撮像素子パッケージ及び製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260973A (ja) * 1998-03-09 1999-09-24 Shinko Electric Ind Co Ltd 半導体チップの実装構造
JPH11284101A (ja) * 1998-01-30 1999-10-15 Shinko Electric Ind Co Ltd 半導体装置用パッケ―ジおよびその製造方法
US6097101A (en) * 1998-01-30 2000-08-01 Shinko Electric Industries Co., Ltd. Package for semiconductor device having frame-like molded portion and producing method of the same
JP2004253667A (ja) * 2003-02-21 2004-09-09 Sony Corp 半導体装置及びその製造方法、並びに半導体パッケージ
JP2005019680A (ja) * 2003-06-26 2005-01-20 Nec Electronics Corp 樹脂モールド型半導体装置及びモールド成型用金型
JP2013243339A (ja) * 2012-04-27 2013-12-05 Canon Inc 電子部品、電子モジュールおよびこれらの製造方法。
WO2014010197A1 (ja) * 2012-07-11 2014-01-16 パナソニック株式会社 電子部品
JP2015185763A (ja) * 2014-03-25 2015-10-22 エムテックスマツムラ株式会社 半導体素子実装用中空パッケージ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284101A (ja) * 1998-01-30 1999-10-15 Shinko Electric Ind Co Ltd 半導体装置用パッケ―ジおよびその製造方法
US6097101A (en) * 1998-01-30 2000-08-01 Shinko Electric Industries Co., Ltd. Package for semiconductor device having frame-like molded portion and producing method of the same
JPH11260973A (ja) * 1998-03-09 1999-09-24 Shinko Electric Ind Co Ltd 半導体チップの実装構造
JP2004253667A (ja) * 2003-02-21 2004-09-09 Sony Corp 半導体装置及びその製造方法、並びに半導体パッケージ
JP2005019680A (ja) * 2003-06-26 2005-01-20 Nec Electronics Corp 樹脂モールド型半導体装置及びモールド成型用金型
JP2013243339A (ja) * 2012-04-27 2013-12-05 Canon Inc 電子部品、電子モジュールおよびこれらの製造方法。
WO2014010197A1 (ja) * 2012-07-11 2014-01-16 パナソニック株式会社 電子部品
JP2015185763A (ja) * 2014-03-25 2015-10-22 エムテックスマツムラ株式会社 半導体素子実装用中空パッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019192855A (ja) * 2018-04-27 2019-10-31 キヤノン株式会社 撮像素子モジュール、撮像システム、撮像素子パッケージ及び製造方法
CN110416163A (zh) * 2018-04-27 2019-11-05 佳能株式会社 摄像器件模块、摄像系统、摄像器件封装和制造方法
US10735673B2 (en) 2018-04-27 2020-08-04 Canon Kabushiki Kaisha Imaging device module, imaging system, imaging device package, and manufacturing method
JP7292828B2 (ja) 2018-04-27 2023-06-19 キヤノン株式会社 撮像素子モジュール、撮像システム、撮像素子パッケージ及び製造方法
JP7547541B2 (ja) 2018-04-27 2024-09-09 キヤノン株式会社 撮像素子モジュール、撮像システム、撮像素子パッケージ及び製造方法

Similar Documents

Publication Publication Date Title
US8358514B2 (en) Electronic control device
JP5485110B2 (ja) 配線基板及びその製造方法、電子装置
KR101814546B1 (ko) 전자 소자 실장용 기판 및 전자 장치
JP6800125B2 (ja) 回路基板及び回路モジュール
US10580711B2 (en) Electronic device mounting board and electronic package
JP2016076669A (ja) 半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレート
JP2013243340A (ja) 電子部品、実装部材、電子機器およびこれらの製造方法
US11412111B2 (en) Image sensor mounting board, imaging device, and imaging module
US11276617B2 (en) Electronic device mounting board, electronic package, and electronic module
CN107851616B (zh) 布线基板以及电子装置
JP2011525618A (ja) センサチップを有する半導体チップ装置及びその製造方法
JP2007214246A (ja) 放熱配線基板とその製造方法
US8422241B2 (en) Sealed electronic control device and method of fabricating the same
JP5498604B1 (ja) 固体撮像素子用中空パッケージ
JP5248179B2 (ja) 電子装置の製造方法
JP2017188621A (ja) 半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレート
JP2009164564A (ja) 電子装置およびその製造方法
US10236228B2 (en) Electronic component mounting board, electronic device, and electronic module
JP6644743B2 (ja) 回路基板及び半導体モジュール
JP6111284B2 (ja) 中空パッケージの製造方法、固体撮像素子の製造方法、中空パッケージおよび固体撮像素子
JP2008078164A (ja) 半導体装置とその製造方法
CN212676259U (zh) 半导体器件
JP6329065B2 (ja) 電子素子実装用基板および電子装置
JP2011142366A (ja) 電子制御装置
JP2012054487A (ja) 電子装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200818