JP2014212356A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2014212356A JP2014212356A JP2014168480A JP2014168480A JP2014212356A JP 2014212356 A JP2014212356 A JP 2014212356A JP 2014168480 A JP2014168480 A JP 2014168480A JP 2014168480 A JP2014168480 A JP 2014168480A JP 2014212356 A JP2014212356 A JP 2014212356A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- chip
- semiconductor chip
- corner
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05012—Shape in top view
- H01L2224/05014—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】実装TC性及び信頼性に優れ、多端子品の対応を可能とするとともに配線基板の小型化が可能な半導体装置を提供する。【解決手段】配線基板2と、配線基板2の一面2c側に載置された半導体チップ6と、配線基板の一面2c側に形成され、ボンディングワイヤ8を介して半導体チップ6の電極パッド7に接続される接続パッド3と、配線基板2の他面側に配置されたバンプとを少なくとも備え、半導体チップ6のチップ辺6aが配線基板2の角部2bに向けられるとともに、半導体チップ6の各チップ角部6bが、配線基板2の各外周辺2aに近接して配置されるように半導体チップ6が配置され、配線基板2の一面2c上には半導体チップ6の各チップ辺6aと配線基板2の各角部2bによって囲まれた角部領域2eが設けられるとともに、角部領域2eに接続パッド3が配置されている半導体装置1を採用する。【選択図】図1
Description
本発明は、BGA型の半導体装置及びその製造方法に関する。
図13に、従来のBGA(Ball Grid array)型の半導体装置の底面模式図を示している。図13に示すように、従来のBGA(Ball Grid array)型の半導体装置101は、配線基板102に、半導体チップ106が載置されて構成されるが、通常は、配線基板102の角部に、半導体チップ106の各々の角部が向くように配置されている。言い換えると、平面視略矩形の半導体チップ106の4辺がそれぞれ、平面視略矩形状の配線基板102の4つの辺とほぼ平行になるように配置される。この場合、配線基板102にマトリックス状に搭載される複数の接続バンプ105の内、角の部分に位置する接続バンプ105aが、配線基板102の角部102aに近接するように配置される。これによって、半導体チップ106の角部106aと、複数の接続バンプ105のうち角の部分に位置する接続バンプ105aの位置とがほぼ一致するようになる。
この様な構造の場合、実装TC(Temperature Cycle)評価では、配線基板102と半導体チップ106の線膨張係数(α)の差や、半導体装置101と実装基板の線膨張係数(α)差によって発生する応力の影響によって、はんだボールなどの接続バンプ105の破断が発生する。これは主に、配線基板102の角部に近接して配置される接続バンプや、半導体チップ106の角部の直下に配置された接続バンプが大きな応力を受けることによる。その結果、半導体装置101としての信頼性を大きく低下する事態になっていた。
この様な接続バンプの破断を防ぐ手段としては、角の部分の接続バンプのみを大きくして、接続バンプの接続強度を高める対策案がすでに提案されている(特許文献1)。また別の手段として、接続バンプを配線基板の中心部を中心として同心円状に配置することによって、特定の接続バンプに応力が集中して破断することを防ぐ技術がある(特許文献2)。
これらの技術は、マトリックス状に配置された複数の接続バンプの内、角の部分に配置された接続バンプの破断に対して効果はあるが、あまり実用的な方法ではない。それは、バンプサイズやバンプ配置を変更する場合、配線基板側のランドの設計等を変更する必要があるからである。近年のエレクトロニクス業界では分業化が進み、半導体などのデバイスメーカーはより専業化の道を取っており、半導体チップと配線基板とを一貫して開発するメーカーは減少の傾向である。半導体チップの製造部門を持たないセットメーカーには、より汎用性の高い半導体チップを複数の半導体チップメーカーから調達したいというニーズがあり、バンプ配列などは極力他社等との共通化が必要となる。
また目的は異なるが、配線基板に対して半導体チップを傾斜させた状態で搭載する技術として、例えば特許文献3、4及び5に記載された技術が知られている。しかし、これらの従来技術のように、単に配線基板に対して半導体チップを傾斜させて搭載する場合には、半導体チップの一辺より対角線の方が長い為に半導体チップが配線基板からはみ出さないように、配線基板のサイズを大きくしなければならない。配線基板のサイズが大きくなると、半導体装置が大型化されてしまい、また、配線基板の母材から配線基板を切り出す際に1つの配線基板母材からの製品取数が減少して、コストが上昇する恐れがある。
さらに配線基板のサイズが大きくなることで、配線基板上の半導体チップを封止する封止樹脂の量も多くなり、これにより配線基板と封止樹脂との線膨張係数の差による応力が増大して、半導体装置の反りが大きくなる恐れもある。
また従来の技術においては、配線基板に対して傾斜した姿勢で搭載された半導体チップの角部の直下に接続バンプが配置される恐れもあり、二次実装の信頼性に問題がある。そのため、高信頼性で小型の半導体装置を実現する事ができない。
本発明は、上記事情に鑑みてなされたもので、実装TC性及び信頼性に優れ、また、配線基板上における半導体チップの搭載領域とその他の領域の有効活用を図ることで、多端子品の対応を可能とするとともに配線基板の小型化が可能な半導体装置及びその製造方法を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
本発明の半導体装置は、4つの外周辺が4つの角部で連結されてなる平面視矩形状の配線基板と、前記配線基板の一面側に載置され、4つのチップ辺が4つのチップ角部で連結されてなる平面視矩形状の半導体チップと、前記配線基板の一面側に形成され、ボンディングワイヤを介して前記半導体チップの電極パッドに接続される接続パッドと、前記配線基板の他面側に格子状に配置された複数のバンプと、前記バンプと前記接続パッドを接続するために前記配線基板に形成された内部配線とを少なくとも具備してなり、前記半導体チップの前記4つのチップ辺が前記配線基板の前記角部に向けられるとともに、前記半導体チップの前記各チップ角部が、前記配線基板の前記各外周辺に近接して配置されるように前記半導体チップが配置され、前記配線基板の一面上には前記半導体チップの各チップ辺と前記配線基板の各角部によって囲まれた角部領域が設けられるとともに、前記角部領域に前記接続パッドが配置されていることを特徴とする。
本発明の半導体装置は、4つの外周辺が4つの角部で連結されてなる平面視矩形状の配線基板と、前記配線基板の一面側に載置され、4つのチップ辺が4つのチップ角部で連結されてなる平面視矩形状の半導体チップと、前記配線基板の一面側に形成され、ボンディングワイヤを介して前記半導体チップの電極パッドに接続される接続パッドと、前記配線基板の他面側に格子状に配置された複数のバンプと、前記バンプと前記接続パッドを接続するために前記配線基板に形成された内部配線とを少なくとも具備してなり、前記半導体チップの前記4つのチップ辺が前記配線基板の前記角部に向けられるとともに、前記半導体チップの前記各チップ角部が、前記配線基板の前記各外周辺に近接して配置されるように前記半導体チップが配置され、前記配線基板の一面上には前記半導体チップの各チップ辺と前記配線基板の各角部によって囲まれた角部領域が設けられるとともに、前記角部領域に前記接続パッドが配置されていることを特徴とする。
また、本発明の半導体装置においては、前記半導体チップの一面上に前記チップ辺に沿って複数の前記電極パッドが配列される一方、前記角部領域の複数の前記接続パッドが、前記配線基板の前記角部側に湾曲しつつ半導体チップの前記チップ辺に沿って一列に配列されており、前記の各電極パッドと前記の各接続パッドとを連結する前記の複数のボンディングワイヤが相互に、前記電極パッドから前記接続パッドに向けて扇状に広がるように配線されていることが好ましい。
また、本発明の半導体装置においては、前記半導体チップの一面上に前記チップ辺に沿って複数の前記電極パッドが配列される一方、前記角部領域の複数の前記接続パッドが、前記配線基板の前記角部側に湾曲しつつ半導体チップの前記チップ辺に沿って二列に配列されていることが好ましい。
更に、本発明の半導体装置においては、前記接続パッドが、平面視円弧状に配列されていることが好ましい。
更にまた本発明の半導体装置においては、前記配線基板の前記一面上に、前記半導体チップ、前記角部領域及び前記ボンディングワイヤを封止する封止樹脂が積層されていることが好ましい。
次に、本発明の半導体装置の製造方法は、4つの外周辺が4つの角部で連結されてなる平面視矩形状の基板であって、前記基板の一面上の前記角部の近傍に接続パッドが配置されてなる平面視矩形形状の配線基板を用意し、前記配線基板の前記一面上に、4つのチップ辺が4つのチップ角部で連結されてなる平面視矩形状の半導体チップを、前記4つのチップ辺が前記配線基板の前記角部に向けるとともに、前記各チップ角部が前記配線基板の前記各外周辺に近接するように、前記半導体チップを前記配線基板に載置する載置工程と、前記半導体チップの電極パッドと前記配線基板の前記接続パッドとをボンディングワイヤによって接続する接続工程と、前記配線基板の他面に、複数のバンプを格子状に配置して、前記配線基板の内部に形成された内部配線を介して前記バンプを前記接続パッドに接続するバンプ形成工程と、を具備してなることを特徴とする。
また、本発明の半導体装置の製造方法においては、前記配線基板として、前記複数の前記接続パッドが、前記配線基板の前記角部側に湾曲しつつ前記半導体チップの前記チップ辺の搭載位置に沿って一列に配列された配線基板を用意するとともに、前記半導体チップとして、その一面上に前記チップ辺に沿って複数の前記電極パッドが配列された半導体チップを用意し、前記の各電極パッドと前記の各接続パッドとを複数の前記ボンディングワイヤで接続する際に、各ボンディングワイヤが相互に、前記電極パッドから前記接続パッドに向けて扇状に広がるように配線することが好ましい。
更に、本発明の半導体装置の製造方法においては、前記配線基板として、前記複数の前記接続パッドが、前記配線基板の前記角部側に湾曲しつつ前記半導体チップの前記チップ辺の搭載位置に沿って二列に配列された配線基板を用意するとともに、前記半導体チップとして、その一面上に前記チップ辺に沿って複数の前記電極パッドが配列された半導体チップを用意して、前記の各電極パッドと前記の各接続パッドとを複数の前記ボンディングワイヤで接続することが好ましい。
更にまた、本発明の半導体装置の製造方法においては、前記接続工程と前記バンプ形成工程との間に、前記配線基板の前記一面に、前記半導体チップ及び前記ボンディングワイヤを封止する封止樹脂を積層する工程を行うことが好ましい。
角に配置するバンプと半導体チップの角部の位置を不一致にする事による実装TC性の向上と、その半導体チップを含んだ半導体装置の信頼性向上が可能となる。また、半導体チップを傾斜させて配置することによるワイヤエリアとチップ搭載エリアの有効活用と、多ワイヤ品の対応が可能となる。また、エリアの有効活用による配線基板の小型化、つまり半導体装置の小型化が可能となる。
以下、本発明の実施形態について、図面を参照して説明する。図1は本発明の実施形態である半導体装置の一例を示す平面模式図であり、図2は半導体装置の一例を示す底面模式図であり、図3は、図1のA−A’線に対応する断面模式図であり、図4は、図1のB−B’線に対応する断面模式図である。
図1乃至図4に示す半導体装置1は、4つの外周辺2aが4つの角部2bで連結されてなる平面視矩形状の配線基板2と、配線基板2の一面2c側に載置され、4つのチップ辺6aが4つのチップ角部6bで連結されてなる平面視矩形状の半導体チップ6と、配線基板2の一面2c側に形成され、ボンディングワイヤ8を介して半導体チップ6の電極パッド7に接続される接続パッド3と、配線基板2の他面2d側に格子状に配置された複数のバンプ5と、バンプ5と接続パッド3を接続するために配線基板に形成された内部配線10とを少なくとも具備して構成されている。
半導体チップ6は、一面に例えば論理回路や記憶回路等が形成されている。また半導体チップ6の一面であってチップ辺6aの近傍には、複数の電極パッド7がチップ辺6aに沿って一列に配列されている。
配線基板2の一面2c上には、半導体チップ6、ボンディングワイヤ8を封止する封止樹脂9が積層されている。配線基板2は、例えば0.25mmのガラスエポキシ基板であり、内部に内部配線10が形成されている。配線基板2の一面2cには、複数の接続パッド3が列をなして形成されている。また配線基板2の他面2dには、複数のランド4が形成されている。そして接続パッド3とこれに対応するランド4とは配線基板の内部配線10により電気的に接続されている。複数の接続パッド3は、配線基板2の角部2bの近傍に配置されている。また、配線基板2の一面2cおよび他面2dには、レジスト層2f、2gがそれぞれ積層されている。
また複数のランド4には、それぞれ外部端子となるバンプ5がそれぞれ搭載されており、バンプ5は図2に示すように所定の間隔で格子状に配置されている。
また配線基板2の一面2cには、半導体チップ6が絶縁性の接着材16を介して固定されている。半導体チップ6は、4つのチップ辺6aが配線基板2の角部2bに向けられるとともに、各チップ角部6bが、配線基板2の各外周辺2aに近接して配置されるように配線基板2に載置されている。図1及び図2では、図13の従来品に比べて配線基板2の中心を軸として45度回転した位置で配線基板2に搭載されている。これにより、半導体チップ6と配線基板2の角部2bとが、配線基板2の外周辺2aの延在方向に対して図1及び図2に示すように45度傾斜して配置されるため、半導体チップ6の各角部6bと、配線基板2の他面2dに格子状に配置されたバンプ5のうち角に位置するバンプ5aとが重ならないように配置される。
半導体チップ6のチップ角部6bは、配線基板2の各外周辺2aに近接して位置するように配置される。半導体チップ6のチップ角部6bは、例えば半導体装置の封止樹脂9の端部から約50〜100μm程度内側の位置に配置される。このように半導体チップ6のチップ角部6bを配線基板2の外周辺2aに近接して配置することで、配線基板2における半導体チップ6の占める面積が大きくなり、さらに半導体チップ6が配線基板2の対向する二外周辺間を補強できるため、半導体装置1の反りを低減できる。
さらにバンプ5への応力が発生する半導体チップ6のチップ角部6bの直下の位置が、配線基板2の外周辺2a近くになるために、半導体チップ6のチップ角部6bの直下にバンプ5を配置しないように構成され、二次実装の信頼性を向上できる。
このように配線基板2に対して傾斜した状態で半導体チップ6を搭載して、半導体チップ6の角部6bを配線基板2の各外周辺2aに近接して配置することで、配線基板2の一外周辺の長さを、半導体チップ6のほぼ対角線の長さに構成できるため、配線基板2に半導体チップ6を回転して搭載した場合の、最も小さいサイズにできる。
配線基板2の一面2c上には、半導体チップ6の各チップ辺6aと配線基板2の各角部2bによって囲まれた角部領域2eが設けられるとともに、角部領域2eに接続パッド3が配置されている。角部領域2eの複数の接続パッド3は、配線基板2の角部2b側に平面視円弧状に湾曲しつつ半導体チップ6のチップ辺6aに沿って一列に配列されている。そして、各電極パッド7と各接続パッド3とを連結する複数のボンディングワイヤ8が相互に、電極パッド7から接続パッド3に向けて扇状に広がるように配線されている。そして、半導体チップ6、角部領域2e及びボンディングワイヤ8が、封止樹脂9によって封止されている。封止樹脂9は、例えばエポキシ樹脂等の熱硬化性樹脂からなる。また、ボンディングワイヤ8は例えばAu、Cu、Al等から構成される。
このように配線基板2においては、半導体チップ6の電極パッド7から、配線基板2の接続パッド3までの扇形にひろがるようなワイヤボンディングが可能となり、より密集したワイヤ配線が形成可能となる。
配線基板2の他面2dには、ランド4上にはんだボール等のバンプ5が搭載されて外部端子が形成される。バンプ5の配置は、配線基板2の角部2bとバンプ5のマトリックス形状の角部とが同じ方向を向くようにすることが好ましい。
このように、半導体チップ6の各チップ角部6bとマトリクス状に配置されたバンプ5のうち角に位置するバンプ5aとが異なる方向で、半導体チップ6が配線基板2に搭載され、かつ配線基板2の角部2bと角のバンプ5aとが同じ方向を向くように配置したことにより、半導体チップ6の各チップ角部6bと、配線基板2に格子状に配置されたバンプ5の各角部とが重ならないように配置できる。さらにバンプ5に対する応力が発生する半導体チップ6のチップ角部6bの直下位置が、配線基板2の外周辺2aに配置されるために、半導体チップ6のチップ角部6b直下にバンプ5を配置しないように構成できる。
つまり、実装T/C評価等での配線基板2と半導体チップ6の線膨張係数αの差によって発生する応力が、複数のバンプのうち四隅に配置されたバンプ5aに集中して早期にOPEN不良が発生する事を避けることができる。すなわち、半導体チップ6のチップ角部6b下にバンプ5を配置する事がなくなるので、バンプ5の高寿命化が可能となる。これにより、バンプ5の配置を変更することなく、半導体装置1の二次実装の信頼性を向上できる。また配線基板2における半導体チップ6の占める面積が大きくなり、さらに半導体チップ6が配線基板2の対向する二外周辺間を補強できるため、半導体装置1の反りを低減できる。
また45度傾斜して搭載された半導体チップ6のチップ角部6bを、配線基板2の各外周辺2aに近接して配置し、配線基板2の角部2bに接続パッド3を配置したことで、半導体装置1のサイズの小型化が実現できる。つまり半導体チップ6を傾斜させて搭載しない場合では、エッジショートの可能性も高くなるため、配線基板2の各角部の方向に向かってボンディングワイヤ8を張る事が難しく、配線基板2の角部2bの近傍の領域には接続パッドが設けられていない。本実施形態では半導体チップ6の各チップ辺6aが配線基板6の各角部6bの方向に向けて配置されている為、配線基板2の各角部2bの方向に向けてボンディングワイヤ8を張る事が容易に出来る。
その結果、配線基板2上の角部領域2eを有効に利用でき、かつ同じ配線基板2のサイズで傾斜なしで半導体チップ6を搭載した場合に比べて、ワイヤの敷設領域を広く確保できる。さらに配線基板2には、各角部2bに向かって、接続パッド3が円弧状に配列されているため、半導体チップ6の電極パッド7から、より密集したワイヤ配線が形成可能となる。つまり、配線基板2を可能な限り小型化しつつ、配線基板2上のワイヤの敷設領域を最大限有効に活用する事ができ、高密度の多ワイヤの半導体装置1にも対応が可能となる。なお、半導体装置の別の例で説明するように、配線基板2上に接続パッド3を湾曲状に複数列に渡って配置する事で、長短ワイヤを用いたさらなる高密度のワイヤ配線にも対応可能となる。
次に、図5乃至図10を参照して半導体装置の製造方法を説明する。
図5は半導体装置の製造方法を示す工程図であり、図6は載置工程を示す図であり、図7は接続工程を示す図であり、図8は封止樹脂の積層工程を示す図であり、図9はバンプ形成工程を示す図であり、図10は、分割工程を示す図である。なお、図5〜図10における(a)は配線母板の平面模式図であり、(b)は(a)のC−C’線〜H−H’線にそれぞれ対応する断面模式図である。
図5は半導体装置の製造方法を示す工程図であり、図6は載置工程を示す図であり、図7は接続工程を示す図であり、図8は封止樹脂の積層工程を示す図であり、図9はバンプ形成工程を示す図であり、図10は、分割工程を示す図である。なお、図5〜図10における(a)は配線母板の平面模式図であり、(b)は(a)のC−C’線〜H−H’線にそれぞれ対応する断面模式図である。
本実施形態の半導体装置1の製造方法は、平面視矩形形状の配線基板2を用意し、配線基板2の一面2c上に、平面視矩形状の半導体チップ6を、4つのチップ辺6aが配線基板2の角部2bに向けるとともに、各チップ角部6bが配線基板2の各外周辺2aに近接するように、半導体チップ6を配線基板2に載置する載置工程と、半導体チップ6の電極パッド7と配線基板2の接続パッド3とをボンディングワイヤ8によって接続する接続工程と、配線基板2の他面2dに、複数のバンプ5を格子状に配置して、配線基板2の内部に形成された内部配線10を介してバンプ5を接続パッド3に接続するバンプ形成工程と、から概略構成されている。以下、各工程について順次説明する。
まず半導体装置1の製造に用いる配線基板2は、ガラスエポキシ基材からなる。そして、図5に示すように枠部11に複数の配線基板2がマトリックス状に配置されて一体化されて製品形成領域12が構成されている。製品形成領域12において配線基板2はマトリックス状に配置されており、配線基板2間にはダイシングライン13が形成されている。ダイシングラインで切断することにより、半導体装置1の配線基板2となる。
製品形成領域12における配線基板2は、前述した半導体装置の配線基板2と同様の構造であり、配線基板2の各角部2bの位置には複数の接続パッド3が円弧状に配置されている。また、他面2d側には格子状に配置された複数のランド4が配置されている。そして接続パッド3とそれと対応するランド4とは内部配線等を介して電気的に接続されている。このような状態で配線基板2が準備される。以下、枠部10と複数の製品形成領域12からなる基板を配線母板Mと呼ぶ。
次に配線基板2を含む配線母板Mは、ダイボンディング工程(載置工程)に移行され、図6に示すように、それぞれの配線基板2に半導体チップ6が搭載される。ダイボンディング工程では、半導体チップ6は図示しないダイボンディング装置により、例えば絶縁性の接着剤を介して各配線基板2に固着される。半導体チップ6は、4つのチップ辺6aが配線基板2の角部2bに向けるとともに、各チップ角部6bが配線基板2の各外周辺2aに近接するように、配線基板2上に45度程度傾斜させて載置する。
また45度傾斜して搭載された半導体チップ6のチップ角部6bは、配線基板2の各外周辺2aに近接して、例えばダイシングライン13から約50〜100μm程度の位置に配置される。このように配線基板2の外周辺2aからチップ角部6bをわずかに離すことにより、分割前の相互に隣接する配線基板2間で半導体チップ6同士が接触することなく、良好に半導体チップ6を搭載できる。
次に、ワイヤボンディング工程(接続工程)に移行され、図7に示すように半導体チップ6上の電極パッド7とそれに対応する配線基板2の接続パッド3とを、例えばAu等からなる導電性のボンディングワイヤ8により結線する。ワイヤボンディングは、図示しないワイヤボンディング装置により、溶融され先端にボールが形成されたボンディングワイヤ8を電極パッド7に超音波熱圧着し、その後、所定のループ形状を描きながら後端を配線基板2の接続パッド3上に超音波熱圧着により接続することで行われる。所定の電極パッド7と所定の接続パッド3とをボンディングワイヤ8にて結線する。
本実施形態では、配線基板2として、複数の接続パッド3が、配線基板2の角部2b側に湾曲しつつ半導体チップ6のチップ辺6aの搭載位置に沿って一列に配列された配線基板2を用意し、また、半導体チップ6として、その一面上にチップ辺6aに沿って複数の電極パッド3が配列された半導体チップ6を用意する。そして、各電極パッド7と各接続パッド3とを複数のボンディングワイヤ8で接続する際に、各ボンディングワイヤ8が相互に、電極パッド7から接続パッド3に向けて扇状に広がるように配線する。
これにより、小スペースで高密度なワイヤ配線が可能となり、ワイヤボンディング工程の処理効率を向上できる。
次にワイヤボンディングの完了した配線基板を含む配線母板Mは、モールド工程(封止工程)に移行される。モールド工程では、図示しないトランスファモールド装置の上型と下型により配線母板Mを型閉めした状態で、溶融された封止樹脂、例えば熱硬化性のエポキシ樹脂等を充填させ、充填させた状態でキュアすることで、封止樹脂が熱硬化し、図8に示すように複数の配線基板2を一括的に覆う封止部9が形成される。溶融した樹脂は、カル14からランナー15、ゲート16を経て各配線基板2上に注がれる。
かくして、配線基板2に対して傾斜して半導体チップ6を搭載すると共に、配線基板2の各角部2bに向かってボンディングワイヤ8を形成しているため、封止樹脂の流入方向に対して、垂直に配置されるボンディングワイヤ8を低減できるため、ワイヤ流れを低減できる。また接続パッド3を円弧状に配置したことで、ほぼ等間隔でワイヤ8が形成できるため、封止樹脂の流動性を向上できる。さらに一括モールドを用いたことにより、効率よく封止樹脂9を形成できる。
次に封止樹脂9が形成された配線母板Mは、ボールマウント工程(バンプ形成工程)に移行される。ボールマウント工程では、図9に示すように配線母板Mの他面のランド4上に半田ボールからなるバンプ5を搭載することで、外部端子が形成される。ボールマウント工程は、例えば図示しないボールマウンターのマウントツールにより半田ボールを真空吸着し、フラックスを介して半田ボールを配線母板Mのランド4上に搭載する。その後、配線母基板Mをリフローすることで、図9に示すように半田ボールがランド4上に接続されてバンプ5が形成される。
次に、バンプ5が搭載された配線母基板Mは、基板ダイシング工程に移行される。基板ダイシング工程では、図10に示すように封止樹脂9をダイシングテープ17に貼着固定し、図示しない高速回転のダイシングブレードにより、配線母板Mのダイシングライン13を回転研削することで、個々の配線基板2毎に切断・分離する。半導体チップ6のチップ角部6bが、ダイシングライン13から約50〜100μm程度、配線基板2の外周辺2aからわずかに離すことにより、半導体チップ6に接触することなく、良好にダイシングすることができる。また半導体チップ6が封止樹脂9から露出しない為、耐湿性を確保できる。
その後、ダイシングテープ17からピックアップすることで、図1に示すような半導体装置1が得られる。
図11は、本実施形態のBGA型の半導体装置の別の例の概略構成を示す平面図である。図12は、図11の半導体装置の底面構成を示す平面図である。
図11および図12に示す半導体装置20は図1乃至図4に示した半導体装置1に対して、配線基板2に搭載される半導体チップ6の配置角度が異なっている。すなわち、半導体チップ6は、10〜44度の範囲で傾斜させて搭載されている。これにより、さらに配線基板2のサイズを小さくすることができる。このように配線基板2のサイズを小さくすることで、半導体装置20の小型化、さらには1つの配線母基板Mからの製品の取数を増やすことができ、コスト低減することができる。
また、図11及び図12に示す半導体装置20では、半導体チップ6の一面上にチップ辺6aに沿って複数の電極パッド7が配列される一方、角部領域1eの複数の接続パッド23が、配線基板2の角部2b側に湾曲しつつ半導体チップ6のチップ辺6aに沿って二列に配列されている。これにより、配線基板2のサイズを小さくなて角部領域1eの面積が縮小されたとしても、ボンディングワイヤ8による配線を確実に行える。
また半導体チップ6を、10〜44度傾斜させて搭載することで、隣接する配線基板2間での半導体チップ6のチップ角部6bの位置がずれて配置されるため、チップ搭載時にチップが接触するリスクが低減できる。さらに隣接する製品形成部間での半導体チップ6のチップ角部6bの位置がずれて配置されるため、配線基板2間のチップ6の隙間を大きくできる。これにより、封止時の封止樹脂9の流動性を向上できる。
図11及び図12に示す半導体装置20の製造方法は、配線基板2として、複数の接続パッド23が、配線基板2の角部2b側に湾曲しつつ半導体チップ6のチップ辺6aの搭載位置に沿って二列に配列された配線基板2を用意し、また、半導体チップ6として、図1〜図4に示す半導体チップ6と同様のものを用意し、各電極パッド7と各接続パッド23とを複数のボンディングワイヤ8で接続すること以外は、先に説明した製造方法と同様の工程を行えばよい。
以上、本発明者によってなされた発明を実施形態に基づき説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。また正方形状の半導体チップを用いた場合について説明したが、長方形状の半導体チップに適用しても良い。
1、20…半導体装置、2…配線基板、2a…外周辺、2b…角部、2c…配線基板の一面、2d…配線基板の他面、2e…角部領域、3、23…接続パッド、5…バンプ、6…半導体チップ、6a…チップ辺、6b…チップ角部、7…電極パッド、8…ボンディングワイヤ、9…封止樹脂、10…内部配線。
Claims (9)
- 4つの外周辺が4つの角部で連結されてなる平面視矩形状の配線基板と、前記配線基板の一面側に載置され、4つのチップ辺が4つのチップ角部で連結されてなる平面視矩形状の半導体チップと、前記配線基板の一面側に形成され、ボンディングワイヤを介して前記半導体チップの電極パッドに接続される接続パッドと、前記配線基板の他面側に格子状に配置された複数のバンプと、前記バンプと前記接続パッドを接続するために前記配線基板に形成された内部配線とを少なくとも具備してなり、
前記半導体チップの前記4つのチップ辺が前記配線基板の前記角部に向けられるとともに、前記半導体チップの前記各チップ角部が、前記配線基板の前記各外周辺に近接して配置されるように前記半導体チップが配置され、前記配線基板の一面上には前記半導体チップの各チップ辺と前記配線基板の各角部によって囲まれた角部領域が設けられるとともに、前記角部領域に前記接続パッドが配置されていることを特徴とする半導体装置。 - 前記半導体チップの一面上に前記チップ辺に沿って複数の前記電極パッドが配列される一方、前記角部領域の複数の前記接続パッドが、前記配線基板の前記角部側に湾曲しつつ半導体チップの前記チップ辺に沿って一列に配列されており、前記の各電極パッドと前記の各接続パッドとを連結する前記の複数のボンディングワイヤが相互に、前記電極パッドから前記接続パッドに向けて扇状に広がるように配線されていることを特徴とする請求項1に記載の半導体装置。
- 前記半導体チップの一面上に前記チップ辺に沿って複数の前記電極パッドが配列される一方、前記角部領域の複数の前記接続パッドが、前記配線基板の前記角部側に湾曲しつつ半導体チップの前記チップ辺に沿って二列に配列されていることを特徴とする請求項1に記載の半導体装置。
- 前記接続パッドが、平面視円弧状に配列されていることを特徴とする請求項2または請求項3に記載の半導体装置。
- 前記配線基板の前記一面上に、前記半導体チップ、前記角部領域及び前記ボンディングワイヤを封止する封止樹脂が積層されていることを特徴とする請求項1乃至請求項4の何れか一項に記載の半導体装置。
- 4つの外周辺が4つの角部で連結されてなる平面視矩形状の基板であって、前記基板の一面上の前記角部の近傍に接続パッドが配置されてなる平面視矩形形状の配線基板を用意し、
前記配線基板の前記一面上に、4つのチップ辺が4つのチップ角部で連結されてなる平面視矩形状の半導体チップを、前記4つのチップ辺が前記配線基板の前記角部に向けるとともに、前記各チップ角部が前記配線基板の前記各外周辺に近接するように、前記半導体チップを前記配線基板に載置する載置工程と、
前記半導体チップの電極パッドと前記配線基板の前記接続パッドとをボンディングワイヤによって接続する接続工程と、
前記配線基板の他面に、複数のバンプを格子状に配置して、前記配線基板の内部に形成された内部配線を介して前記バンプを前記接続パッドに接続するバンプ形成工程と、を具備してなることを特徴とする半導体装置の製造方法。 - 前記配線基板として、前記複数の前記接続パッドが、前記配線基板の前記角部側に湾曲しつつ前記半導体チップの前記チップ辺の搭載位置に沿って一列に配列された配線基板を用意するとともに、
前記半導体チップとして、その一面上に前記チップ辺に沿って複数の前記電極パッドが配列された半導体チップを用意し、
前記の各電極パッドと前記の各接続パッドとを複数の前記ボンディングワイヤで接続する際に、各ボンディングワイヤが相互に、前記電極パッドから前記接続パッドに向けて扇状に広がるように配線することを特徴とする請求項6に記載の半導体装置の製造方法。 - 前記配線基板として、前記複数の前記接続パッドが、前記配線基板の前記角部側に湾曲しつつ前記半導体チップの前記チップ辺の搭載位置に沿って二列に配列された配線基板を用意するとともに、
前記半導体チップとして、その一面上に前記チップ辺に沿って複数の前記電極パッドが配列された半導体チップを用意して、
前記の各電極パッドと前記の各接続パッドとを複数の前記ボンディングワイヤで接続することを特徴とする請求項6に記載の半導体装置の製造方法。 - 前記接続工程と前記バンプ形成工程との間に、前記配線基板の前記一面に、前記半導体チップ及び前記ボンディングワイヤを封止する封止樹脂を積層する工程を行うことを特徴とする請求項6乃至請求項8の何れか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014168480A JP2014212356A (ja) | 2014-08-21 | 2014-08-21 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014168480A JP2014212356A (ja) | 2014-08-21 | 2014-08-21 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008136644A Division JP2009283835A (ja) | 2008-05-26 | 2008-05-26 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014212356A true JP2014212356A (ja) | 2014-11-13 |
Family
ID=51931831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014168480A Withdrawn JP2014212356A (ja) | 2014-08-21 | 2014-08-21 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014212356A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11381218B2 (en) | 2018-03-29 | 2022-07-05 | Murata Manufacturing Co., Ltd. | High-frequency module |
-
2014
- 2014-08-21 JP JP2014168480A patent/JP2014212356A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11381218B2 (en) | 2018-03-29 | 2022-07-05 | Murata Manufacturing Co., Ltd. | High-frequency module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8710647B2 (en) | Semiconductor device having a first conductive member connecting a chip to a wiring board pad and a second conductive member connecting the wiring board pad to a land on an insulator covering the chip and the wiring board | |
JP2012104790A (ja) | 半導体装置 | |
JP5543058B2 (ja) | 半導体装置の製造方法 | |
JP2009212315A (ja) | 半導体装置及びその製造方法 | |
USRE45932E1 (en) | Semiconductor device and method of manufacturing the same | |
JP2010153466A (ja) | 配線基板 | |
US8507805B2 (en) | Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard | |
JP2012230981A (ja) | 半導体装置及びその製造方法 | |
KR20140124725A (ko) | 반도체 장치 및 그 제조 방법 | |
US8098496B2 (en) | Wiring board for semiconductor device | |
JP2010103348A (ja) | 半導体装置及びその製造方法 | |
JP5501562B2 (ja) | 半導体装置 | |
US20090108471A1 (en) | Wiring board of semiconductor device, semiconductor device, electronic apparatus, mother board, method of manufacturing wiring board of semiconductor device, method of manufacturing mother board and method of manufacturing electronic apparatus | |
JP2009283835A (ja) | 半導体装置及びその製造方法 | |
WO2014203739A1 (ja) | 半導体装置及びその製造方法 | |
JP2010263108A (ja) | 半導体装置及びその製造方法 | |
JP5547703B2 (ja) | 半導体装置の製造方法 | |
JP2010010269A (ja) | 半導体装置、半導体装置製造用中間体およびそれらの製造方法 | |
US10186432B2 (en) | Method for manufacturing semiconductor device | |
JP2004128290A (ja) | 半導体装置 | |
JP2009182004A (ja) | 半導体装置 | |
JP2014212356A (ja) | 半導体装置およびその製造方法 | |
JP5666211B2 (ja) | 配線基板及び半導体装置の製造方法 | |
JP2013157433A (ja) | 半導体装置 | |
US20140042589A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140829 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140829 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20150202 |