JP6091053B2 - 半導体装置、プリント回路板及び電子製品 - Google Patents

半導体装置、プリント回路板及び電子製品 Download PDF

Info

Publication number
JP6091053B2
JP6091053B2 JP2011200178A JP2011200178A JP6091053B2 JP 6091053 B2 JP6091053 B2 JP 6091053B2 JP 2011200178 A JP2011200178 A JP 2011200178A JP 2011200178 A JP2011200178 A JP 2011200178A JP 6091053 B2 JP6091053 B2 JP 6091053B2
Authority
JP
Japan
Prior art keywords
interposer
lattice
corner
ball
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011200178A
Other languages
English (en)
Other versions
JP2013062388A5 (ja
JP2013062388A (ja
Inventor
直樹 安田
直樹 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2011200178A priority Critical patent/JP6091053B2/ja
Priority to US14/237,420 priority patent/US20140192499A1/en
Priority to PCT/JP2012/074126 priority patent/WO2013039258A1/en
Publication of JP2013062388A publication Critical patent/JP2013062388A/ja
Publication of JP2013062388A5 publication Critical patent/JP2013062388A5/ja
Application granted granted Critical
Publication of JP6091053B2 publication Critical patent/JP6091053B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、半導体素子が実装されたインターポーザを積層した半導体装置、半導体装置を備えたプリント回路板及びプリント回路板を備えた電子製品に関するものである。
デジタルカメラ、携帯電話等の携帯用電子製品は年々高機能化、小型化が進んでおり、これらに使用される半導体装置についても同様の方向性が要求される。電子製品の高機能化により半導体装置の電極端子数は増加する傾向にある。また電子製品の小型化に対し、半導体装置のサイズも小型化が必須となっている。
これらを実現するための構造としてＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ばれる、はんだボールから成るボール電極が格子状に配列された半導体装置が知られている。また近年では複数のＢＧＡタイプの半導体パッケージを積層したＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）と呼ばれる積層型の半導体装置も開発されている。
積層型の半導体装置は、電極端子数が増えても半導体パッケージを積層することによって、実装面積割合を小さくすることができる。また平面に並べるよりも信号配線距離が短くなるため、高速伝送に適している。そのため、積層型の半導体装置を携帯用電子製品へ採用するのは今後増加する傾向にある。
しかし更なる半導体装置の多端子化、小型化の両方の要求を満たすためには、電極端子間隔を小さくする必要があり、ＢＧＡやＰｏＰにおいては使用するはんだボールの小径化が必須となる。これにより半導体装置を搭載するプリント配線板（以下マザーボードという）との電極端子部の接合面積が小さくなる。
半導体装置がマザーボードに実装されている場合、半導体素子の動作時の発熱により、インターポーザとマザーボードとの線膨張係数差により、マザーボードとの接合箇所であるボール電極に応力が集中する。一般的に半導体装置は半導体素子、インターポーザ、電極端子から構成されていて、通常半導体素子は線膨張係数が約３ｐｐｍ／℃のシリコン、インターポーザは線膨張係数が１０〜１５ｐｐｍ／℃のガラスエポキシ樹脂が使われている。
動作・非動作時の温度差によって応力がボール電極に繰返しかかり、最終的には破断に至って接合不良となることがある。よってＢＧＡの電極端子間隔を小さくするために電極端子接合面積が小さくなると、従来と比較して接合強度が下がり、接合信頼性が低下する問題が発生する。
従来の半導体装置の接合信頼性を高める方法として、補強用のパッド外形を大きくすることが知られている（特許文献１参照）。一般的に半導体装置のインターポーザの角部に配置された電極端子はＤＮＰ（Ｄｉｓｔａｎｃｅ ｔｏ Ｎｅｕｔｒａｌ Ｐｏｉｎｔ：装置中心点からの距離）がその配列された電極端子群の中では一番長いため、線膨張係数差から生じる応力が大きくかかる。このため、インターポーザの角部では、接合不良が発生しやすい箇所である。そこで、従来は、応力が一番大きくかかりやすいインターポーザの角部に補強用パッドを配置し、なおかつ面積を大きくすることにより応力集中を緩和させていた。
特開２００１−６８５９４号公報
しかし、ＰｏＰ構造の半導体装置では、マザーボードに複数の第１ボール電極で接合される第１インターポーザの他、第１インターポーザに複数の第２ボール電極で接合される第２インターポーザも、半導体素子の動作熱によりひずみが生じる。したがって、第２インターポーザのひずみによる応力が第２ボール電極及び第１インターポーザを介して第１ボール電極にかかるので、第１インターポーザとマザーボードとの接合信頼性に与える第２インターポーザの影響を考慮しなければならない。
ところで、ＰｏＰ構造の半導体装置においては、ボール電極の小型化を図り、ボール電極間の間隔（ピッチ）もできるだけ狭くして、半導体装置全体として小型化を図っている。これに対して、従来のように接合強度を高めるため、補強用パッドの面積を大きくしたのでは、半導体装置の小型化に不利になるという問題があった。
そこで、本発明は、第１インターポーザの一方の面に配列された複数の第１ボール電極による接合信頼性が高い小型の半導体装置、半導体装置を備えたプリント回路板及びプリント回路板を備えた電子製品を提供することを目的とするものである。
本発明の半導体装置は、第１半導体素子と、前記第１半導体素子が実装されている第１インターポーザと、前記第１インターポーザの一方の面に配列されている複数の第１ボール電極と、第２半導体素子と、前記第１インターポーザに積層され、前記第２半導体素子が実装されている第２インターポーザと、前記第２インターポーザの前記第１インターポーザと対向する面に配列され、該第２インターポーザを前記第１インターポーザに接合する複数の第２ボール電極と、を備え、前記第２インターポーザの前記第１インターポーザと対向する面において、一方向に延びる複数の第１直線と、該第１直線と異なる方向に延びる複数の第２直線との交差点を格子点とし、該格子点には、前記第２ボール電極が配置された格子点と、前記第２ボール電極が配置されていない格子点とがあり、前記第２ボール電極が配置されていない格子点には、前記第２インターポーザの角部に最も近い角部格子点が含まれており、前記第１インターポーザの一方の面において、一方向に延びる複数の第３直線と、該第３直線と異なる方向に延びる複数の第４直線との交差点を格子点とし、該格子点には、前記第１ボール電極が配置された格子点と、前記第１ボール電極が配置されていない格子点とがあり、前記第１インターポーザの一方の面において前記第１インターポーザの角部に最も近い単位格子の外縁を形成する４つの格子点のうち、前記第１インターポーザの角部に最も近い格子点を除く３つの格子点を前記第２インターポーザに投影し、これら３つの投影点のうち、前記第２インターポーザの角部から最も遠い投影点と残りの２つの投影点とをそれぞれ通る２つの直線と、前記第２インターポーザの角部で交差する２つの端辺とで囲まれた囲繞領域に、前記角部格子点が配置されており、前記第１インターポーザの角部に最も近い前記第１ボール電極は、前記単位格子の外縁を形成する４つの格子点のうち、前記第１インターポーザの角部に最も近い格子点に配置されていることを特徴とする。
また、本発明の半導体装置は、第１半導体素子と、前記第１半導体素子が実装されている第１インターポーザと、前記第１インターポーザの一方の面に配列されている複数の第１ボール電極と、第２半導体素子と、前記第１インターポーザに積層され、前記第２半導体素子が実装されている第２インターポーザと、前記第２インターポーザの前記第１インターポーザと対向する面に配列され、該第２インターポーザを前記第１インターポーザに接合する複数の第２ボール電極と、を備え、前記第２インターポーザの前記第１インターポーザと対向する面において、一方向に延びる複数の第１直線と、該第１直線と異なる方向に延びる複数の第２直線との交差点を格子点とし、該格子点には、前記第２ボール電極が配置された格子点と、前記第２ボール電極が配置されていない格子点とがあり、前記第２ボール電極が配置されていない格子点には、前記第２インターポーザの角部に最も近い角部格子点が含まれており、前記第１インターポーザの一方の面において、一方向に延びる複数の第３直線と、該第３直線と異なる方向に延びる複数の第４直線との交差点を格子点とし、該格子点には、前記第１ボール電極が配置された格子点と、前記第１ボール電極が配置されていない格子点とがあり、前記第１インターポーザの一方の面において前記第１インターポーザの角部に最も近い単位格子の外縁を形成する４つの格子点のうち、前記第１インターポーザの角部に最も近い格子点を除く３つの格子点を前記第２インターポーザに投影し、これら３つの投影点のうち、前記第２インターポーザの角部から最も遠い投影点と残りの２つの投影点とをそれぞれ通る２つの直線と、前記第２インターポーザの角部で交差する２つの端辺とで囲まれた囲繞領域に、前記角部格子点が配置されており、前記第１インターポーザの角部に最も近い前記第１ボール電極は、前記単位格子の外縁を形成する４つの格子点のうち、前記第１インターポーザの角部に最も近い格子点に対し、前記第１インターポーザの角部に近づく方向にずれた位置に配置されていることを特徴とする。
本発明によれば、各半導体素子の動作熱により第２インターポーザに歪みが生じても、第２インターポーザに起因する第１インターポーザの歪みを抑制することができる。これにより、第１インターポーザの角部に近接する第１ボール電極にかかる応力を低減することができるので、第１ボール電極における接合信頼性を向上させることができる。また、接合強度を高めるために各ボール電極を大型化する必要がないため、小型の半導体装置を実現することができる。
本発明の第１実施形態に係る半導体装置を備えたプリント回路板の概略構成を示す側面図である。 各第１及び第２ボール電極の配置関係を説明するための図である。（ａ）は第２ボール電極の配置を説明するための図、（ｂ）は第１ボール電極の配置を説明するための図である。（ｃ）は各第１ボール電極を第２インターポーザに投影したときの各ボール電極の配置を説明するための図である。 角部格子点における非接合状態を説明するための図であり、（ａ）は電極パッドは設けられているが、ボール電極では接続されていない状態を示す図、（ｂ）は電極パッド及びボール電極が設けられていない状態を示す図である。 各インターポーザの要部を拡大した説明図である。（ａ）は第１インターポーザの要部を拡大した説明図、（ｂ）は第２インターポーザの要部を拡大した説明図である。 第１ボール電極に対する第２ボール電極の配置関係を変えた状態の説明図であり、（ａ）は複数の第２ボール電極の外周部が複数の第１ボール電極の外周部よりも半ピッチ外側にずれている場合を示す図である。（ｂ）は複数の第２ボール電極の外周部が複数の第１ボール電極の外周部よりも半ピッチ内側にずれている場合を示す図である。（ｃ）は複数の第２ボール電極の外周部が複数の第１ボール電極の外周部よりも１．５ピッチ内側にずれている場合を示す図である。 本発明の第２実施形態に係る半導体装置の各第１及び第２ボール電極の配置関係を説明するための図である。（ａ）は第１ボール電極の配置を説明するための図、（ｂ）は各第１ボール電極を第２インターポーザに投影したときの各ボール電極の配置を説明するための図である。 本発明の第３実施形態に係る半導体装置の各第１及び第２ボール電極の配置関係を説明するための図である。（ａ）は第１ボール電極の配置を説明するための図、（ｂ）は各第１ボール電極を第２インターポーザに投影したときの各ボール電極の配置を説明するための図である。
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
［第１実施形態］
図１は、本発明の第１実施形態に係る半導体装置を備えたプリント回路板の概略構成を示す側面図である。プリント回路板１００は、半導体装置２００と、半導体装置２００が実装されたプリント配線板（以下、マザーボードという）３００とを備えて構成される。
半導体装置２００は、第１半導体パッケージ２１０と第２半導体パッケージ２３０とからなり、これらが積層して構成された、いわゆるＰｏＰ構造の半導体装置である。
第１半導体パッケージ２１０は、第１半導体素子２１１、第１インターポーザ２１３、複数のはんだボールからなる第１ボール電極２１５を有して構成されている。第２半導体パッケージ２３０は、第２半導体素子２３１、第２インターポーザ２３３、複数のはんだボールからなる第２ボール電極２３５を有して構成されている。
第１インターポーザ２１３の一方の面２１３ａは、マザーボード３００と対向する面であり、一方の面２１３ａには、複数の第１ボール電極２１５が互いに間隔をあけて配列されている。詳述すると、第１インターポーザ２１３の一方の面２１３ａには、複数の電極パッド２１７が形成されており、これら電極パッド２１７に第１ボール電極２１５が接合されている。
更に、マザーボード３００の表面３００ａには、各第１ボール電極２１５に対応する位置に電極パッド３０１が複数形成されており、各第１ボール電極２１５は、マザーボード３００の表面３００ａの電極パッド３０１に接合されている。これによって第１インターポーザ２１３は第１ボール電極２１５によりマザーボード３００に電気的及び機械的に接合されている。
第１半導体素子２１１は、例えばロジック素子（ＣＰＵ）であり、第１インターポーザ２１３の他方の面２１３ｂに実装されている。
第２インターポーザ２３３は、第１インターポーザ上に第２ボール電極２３５を介して積層されている。第２インターポーザ２３３の一方の面２３３ａは、第１インターポーザ２１３と対向する面であり、一方の面２３３ａには、複数の第２ボール電極２３５が互いに間隔をあけて配列されている。詳述すると、第２インターポーザ２３３の一方の面２３３ａには、複数の電極パッド２３７が形成されており、これら電極パッド２３７に第２ボール電極２３５が接合されている。
更に、第１インターポーザ２１３の他方の面２１３ｂには、各第２ボール電極２３５に対応する位置に電極パッド２１９が複数形成されており、各第２ボール電極２３５は、第１インターポーザ２１３の他方の面２１３ｂの電極パッド２１９に接合されている。これにより、第２インターポーザ２３３は、第１インターポーザ２１３に第２ボール電極２３５により電気的及び機械的に接合されている。
第２半導体素子２３１は、例えばメモリ素子であり、第２インターポーザ２３３の他方の面２３３ｂに実装されている。
本第１実施形態では、第１インターポーザ２１３及び第２インターポーザ２３３は、矩形、より具体的には、正方形の形状に形成されている。また、第１インターポーザ２１３及び第２インターポーザ２３３は、同一面積に形成されており、外形形状が同一である。
以下、各寸法の具体例について説明する。第１半導体素子２１１は約□５〜８ｍｍ・厚さｔ０．１〜０．２ｍｍ、第１インターポーザ２１３は□１０〜１５ｍｍ・厚さｔ０．５〜０．８ｍｍである。第１ボール電極２１５の各はんだボール径はφ０．２５〜０．４ｍｍ、各電極パッド２１７，２１９の径はφ０．２〜０．３ｍｍ、隣り合う２つの第１ボール電極２１５の間隔（ピッチ）は０．３〜０．５ｍｍである。
第２半導体素子２３１は約□５〜８ｍｍ・厚さｔ０．１〜０．２ｍｍ、第２インターポーザ２３３は□１０〜１５ｍｍ・厚さｔ０．５〜０．８ｍｍである。第２ボール電極２３５の各はんだボール径はφ０．２５〜０．４ｍｍ、隣り合う２つのボール電極２３５の間隔（ピッチ）は０．３〜０．５ｍｍである。
半導体装置２００の外形状において、高さはｔ１〜２ｍｍである。
図２は、各第１及び第２ボール電極２１５，２３５の配置関係を説明するための図である。図２（ａ）は第２ボール電極２３５の配置を説明するための図、図２（ｂ）は第１ボール電極２１５の配置を説明するための図である。図２（ｃ）は各第１ボール電極２１５を第２インターポーザ２３３に投影したときの各ボール電極２１５，２３５の配置を説明するための図である。なお、この図２において、第１ボール電極２１５を「黒丸」、第２ボール電極２３５を「白丸」で表している。
図２（ａ）に示すように、第２インターポーザ２３３の一方の面２３３ａにおいて、一方向に延びる複数の第１直線Ｌ１と、第１直線Ｌ１と異なる方向に延びる複数の第２直線Ｌ２との交差点を、第２ボール電極２３５が配置可能な格子点Ｐ２としている。本第１実施形態では、８行×８列となるように、直線Ｌ１，Ｌ２をそれぞれ８つとした。
本第１実施形態では、第１直線Ｌ１は、第２インターポーザ２３３の一つの端辺２３３ｃと平行に延び、端辺２３３ｃと直交する端辺２３３ｄの延びる方向に等間隔に配置されている。第２直線Ｌ２は、第１直線Ｌ１と直交する方向に延び、端辺２３３ｃの延びる方向に等間隔に配置されている。
第２ボール電極２３５は、アレイ状となるよう格子点Ｐ２に配置される。このとき、第２ボール電極２３５は、第１半導体素子２１１に対応する位置の格子点（中央部格子点）Ｐ２ｏと、第２インターポーザ２３３の角部２３３ｅに最も近い格子点（角部格子点）Ｐ２ａには、配置されていない。言い換えれば、第２ボール電極２３５は、中央部格子点Ｐ２ｏ及び角部格子点Ｐ２ａを除く格子点Ｐ２に配置されている。
即ち、中央部格子点Ｐ２ｏ及び角部格子点Ｐ２ａを、第１及び第２インターポーザ２１３，２３３を非接合状態とする非接合格子点としている。
また、図２（ｂ）に示すように、第１インターポーザ２１３の一方の面２１３ａにおいて、一方向に延びる複数の第３直線Ｌ３と、第３直線Ｌ３と異なる方向に延びる複数の第４直線Ｌ４との交差点を、第１ボール電極２１５が配置可能な格子点Ｐ１としている。本第１実施形態では、９行×９列となるように、直線Ｌ３，Ｌ４をそれぞれ９つとした。
本第１実施形態では、第３直線Ｌ３は、第１インターポーザ２１３の一つの端辺２１３ｃと平行に延び、端辺２１３ｃと直交する端辺２１３ｄの延びる方向に等間隔に配置されている。第４直線Ｌ４は、第３直線Ｌ３と直交する方向に延び、端辺２１３ｃの延びる方向に等間隔に配置されている。
そして、第１ボール電極２１５は、アレイ状となるよう格子点Ｐ１に配置されるが、最外周部に位置する格子点Ｐ１から順次内周部に向かって必要数配置されており、余った中央部の格子点Ｐ１ｏが非接合格子点となっている。なお、中央部の格子点Ｐ１ｏにダミーのボール電極を配置して機械的に第１インターポーザ２１３をマザーボード３００に接合してもよい。以上の配置構成により、第１及び第２ボール電極２１５，２３５の配置関係は、図２（ｃ）のようになる。
非接合格子点とは、例えば、図３（ａ）に示すように、各インターポーザ２１３，２３３に電極パッド２１９，２３７を設けても、ボール電極で接合されない格子点や、図３（ｂ）に示すように、電極パッド及びボール電極が設けられない格子点である。
ここで、第２インターポーザ２３３の一方の面２３３ａにおいて、中央部格子点Ｐ２ｏを非接合格子点としたのは、対向する位置に第１半導体素子２１１があるためである。
また、一方の面２３３ａにおいて、角部格子点Ｐ２ａを非接合格子点としたのは、半導体素子２３１，２１１の発熱により第２インターポーザ２３３が熱膨張し、第２インターポーザ２３３の４つの角部２３３ｅ近傍の歪みが大きくなるためである。
このように、角部格子点Ｐ２ａを避けた格子点Ｐ２に第２ボール電極２３５を配置したので、第２インターポーザ２３３に歪みが生じても、第２インターポーザ２３３の歪みに起因する第１インターポーザ２１３の歪みを抑制することができる。これにより、第１インターポーザ２１３の角部２１３ｅに近接する第１ボール電極２１５１にかかる応力を低減することができ、第１ボール電極２１５における接合信頼性を向上させることができる。また、接合強度を高めるために各ボール電極２３５，２１５特に第１ボール電極２１５１を大型化する必要がないため、小型の半導体装置２００を実現することができる。
以下、各ボール電極２１５，１３５の配置関係についてより具体的に説明する。図４は、各インターポーザ２１３，２３３の要部を拡大した説明図である。
本第１実施形態では、図４（ａ）に示すように、第１ボール電極２１５は第１インターポーザ２１３の一方の面２１３ａにアレイ状に配置されている。第１インターポーザ２１３の角部２１３ｅに最も近い第１ボール電極２１５１を含んでいる単位格子Ｇの外縁が４つの格子点Ｐ１ａ〜Ｐ１ｄを結んで形成されている。これら４つの格子点Ｐ１ａ〜Ｐ１ｄのうち、第１インターポーザ２１３の角部２１３ｅに最も近い格子点Ｐ１ａを除く３つの格子点Ｐ１ｂ〜Ｐ１ｄを、図４（ｂ）に示すように、第２インターポーザ２３３の一方の面２３３ａに仮想的に投影する。これら３つの投影点Ｐ１ｂ〜Ｐ１ｄのうち、第２インターポーザ２３３の角部２３３ｅから最も遠い投影点Ｐ１ｂと残りの２つの投影点Ｐ１ｃ，Ｐ１ｄとをそれぞれ通る２つの直線Ｌ１１，Ｌ１２を仮想的に引く。そして、２つの直線Ｌ１１，Ｌ１２と第２インターポーザ２３３の角部２３３ｅで交差する２つの端辺２３３ｃ，２３３ｄとで囲まれた囲繞領域Ｒを定義する。
この囲繞領域Ｒには、非接合格子点となる角部格子点Ｐ２ａが配置されるよう設定されている。つまり、本第１実施形態では、複数の第１ボール電極（第１ボール電極群）２１５の最外周部と、複数の第２ボール電極（第２ボール電極群）２３５の最外周部とのずれが、１ピッチ以内に設定されている。このような場合、角部格子点Ｐ１ａと角部格子点Ｐ２ａとの距離が近い。仮に角部格子点Ｐ２ａに第２ボール電極を配置した場合には、角部格子点Ｐ１ａに配置された第１ボール電極２１５１には、第２インターポーザ２３３の角部領域の歪みにより大きな応力が作用することになる。
この囲繞領域Ｒは、第２インターポーザ２３３の角部領域であり、本第１実施形態では角部格子点Ｐ２ａがこの囲繞領域Ｒに含まれている。この囲繞領域Ｒに含まれている角部格子点Ｐ２ａを非接合格子点とすることで、第２インターポーザ２３３に起因する第１インターポーザ２１３の角部近傍の歪みをより効果的に抑制することができる。したがって、第１ボール電極２１５、特に第１ボール電極２１５１における接合信頼性をより向上させることができる。
次に、４つの角部格子点Ｐ２ａを非接合格子点とし、非接合状態とした場合（以下、四隅非接合という）と、比較例として４つの角部格子点Ｐ２ａにボール電極を配置して接合した場合（以下、四隅接合という）とを比較した実験結果について説明する。
表１に四隅接合の有無によるサンプルの温度サイクル試験の累積不良率結果を示す。
Figure 0006091053
これより四隅接合品は９００サイクルで１００％不良が発生したのに対し、四隅非接合品では１０００サイクルでも２０％の不良率と低く、接合信頼性が高いことが確認できた。
次に、第１及び第２ボール電極２１５，２３５の位置関係と、四隅接合・四隅非接合による第１ボール電極２１５１にかかる応力への影響を検証するために、構造解析を行った。解析のモデルとして、第１半導体素子２１１は□６ｍｍ・厚さｔ０．１ｍｍ、第１インターポーザ２１３は□１０ｍｍ・厚さｔ０．５５ｍｍ、第１ボール電極２１５のはんだボール径はφ０．３ｍｍ、隣り合う２つの第１ボール電極２１５の間隔は０．５ｍｍとした。また第２半導体素子２３１は□８ｍｍ・厚さｔ０．１ｍｍ、第２インターポーザ２３３は□１０ｍｍ・厚さｔ０．１５ｍｍ、第２ボール電極２３５のはんだボール径はφ０．３ｍｍ、隣り合う２つの第２ボール電極２３５の間隔は０．５ｍｍとした。さらにマザーボード３００は□３０ｍｍ・厚さｔ０．８ｍｍとした。
図５は、構造解析の条件で、第１ボール電極２１５と第２ボール電極２３５の四隅の位置関係を示しており、「黒丸」が第１ボール電極２１５、「白丸」が第２ボール電極２３５、斜線部領域は囲繞領域Ｒを示す。
図５（ａ）は、複数の第２ボール電極（第２ボール電極群）２３５の外周部が複数の第１ボール電極（第１ボール電極群）２１５の外周部よりも半ピッチ外側にずれている場合（Ａ）である。図５（ｂ）は、複数の第２ボール電極（第２ボール電極群）２３５の外周部が複数の第１ボール電極（第１ボール電極群）２１５の外周部よりも半ピッチ内側にずれている場合（Ｂ）である。図５（ｃ）は、複数の第２ボール電極（第２ボール電極群）２３５の外周部が複数の第１ボール電極（第１ボール電極群）２１５の外周部よりも１．５ピッチ内側にずれている場合（Ｃ）である。
具体的には、図５（ａ）のＡの状態の場合、第２ボール電極２３５が第１ボール電極２１５に比べ、図５（ａ）で、水平および垂直方向にそれぞれ０．２５ｍｍ外側（左上）に位置している。また図５（ｂ）のＢの状態の場合、第２ボール電極２３５が第１ボール電極２１５に比べ、図５（ｂ）で、水平および垂直方向にそれぞれ０．２５ｍｍ内側（右下）に位置している。更に図５（ｃ）のＣの状態の場合、図５（ｂ）のＢの状態より更に０．５ｍｍ内側（右下）に位置している。なお、図５（ａ）〜図５（ｃ）において、点線で示した白丸は、比較例として第２ボール電極２３５を配置した状態を示している。
表２は上記条件下での構造解析結果で、四隅接合・四隅非接合により、第１ボール電極２１５１にかかる応力値と変化率を示している。
Figure 0006091053
Ａの状態では応力変化率が−３０％と最も低下しており、Ｂの状態では応力変化率が−２４％であり、Ｃの状態では応力変化率が−５％であった。
ここで応力変化率の絶対値が大きいほど接合信頼性が高くなると言えるので、囲繞領域Ｒに角部格子点Ｐ２ａが位置している場合に、当該角部格子点Ｐ２ａを非接合格子点とすることで、より効果的に接合信頼性が高くなることが確認できた。
ところで、図５（ａ）において、囲繞領域Ｒに含まれ且つ角部格子点Ｐ２ａに隣接する格子点Ｐ２ｂ〜Ｐ２ｄを、非接合格子点とし得る。したがって、更に、囲繞領域Ｒに含まれ且つ角部格子点Ｐ２ａに隣接する格子点Ｐ２ｂ〜Ｐ２ｄのうち、少なくとも１つを、非接合格子点としてもよい。これにより、更により効果的に第１ボール電極２１５１に作用する応力を軽減することができる。
なお以上の説明では、第１ボール電極２１５は９行×９列、第２ボール電極２３５は８行×８列で配置されているが、これに限定するものではなく、ボール電極の配置、配列、間隔は任意とする。
［第２実施形態］
次に、本発明の第２実施形態に係る半導体装置について説明する。本第２実施形態の半導体装置において、上記第１実施形態の半導体装置と異なる点は、第１ボール電極の配置である。図６は、本発明の第２実施形態に係る半導体装置の各第１及び第２ボール電極２１５，２３５の配置関係を説明するための図である。図６（ａ）は第１ボール電極２１５の配置を説明するための図、図６（ｂ）は各第１ボール電極２１５を第２インターポーザ２３３に投影したときの各ボール電極２１５，２３５の配置を説明するための図である。なお、この図６において、上記第１実施形態と同様の構成については同一符号を付している。また、第１ボール電極２１５を「黒丸」、第２ボール電極２３５を「白丸」で表している。
本第２実施形態では、図６（ａ）に示すように、第１ボール電極２１５は、千鳥状となるよう格子点Ｐ１に配置される。第１インターポーザ２１３の角部２１３ｅに最も近い第１ボール電極２１５１を含んでいる単位格子Ｇの外縁が４つの格子点Ｐ１ａ〜Ｐ１ｄを結んで形成されている。これら４つの格子点Ｐ１ａ〜Ｐ１ｄのうち、第１インターポーザ２１３の角部２１３ｅに最も近い格子点Ｐ１ａを除く３つの格子点Ｐ１ｂ〜Ｐ１ｄを、図６（ｂ）に示すように、第２インターポーザ２３３に仮想的に投影する。これら３つの投影点Ｐ１ｂ〜Ｐ１ｄのうち、第２インターポーザ２３３の角部２３３ｅから最も遠い投影点Ｐ１ｂと残りの２つの投影点Ｐ１ｃ，Ｐ１ｄとをそれぞれ通る２つの直線Ｌ１１，Ｌ１２を仮想的に引く。そして、第２インターポーザ２３３の角部２３３ｅで交差する２つの端辺２３３ｃ，２３３ｄとで囲まれた囲繞領域Ｒを定義する。
この囲繞領域Ｒには、非接合格子点となる角部格子点Ｐ２ａが配置されるよう設定されている。つまり、複数の第１ボール電極（第１ボール電極群）２１５の最外周部と、複数の第２ボール電極（第２ボール電極群）２３５の最外周部とのずれが、１ピッチ以内に設定されている。
本第２実施形態でも、角部格子点Ｐ２ａは、第１インターポーザ２１３と第２インターポーザ２３３とが接合されない非接合格子点としている。したがって、第２インターポーザ２３３に歪みが生じても、第２インターポーザ２３３の歪みに起因する第１インターポーザ２１３の歪みを抑制することができる。これにより、第１インターポーザ２１３の角部２１３ｅに近接する第１ボール電極２１５１にかかる応力を低減することができ、第１ボール電極２１５における接合信頼性を向上させることができる。また、接合強度を高めるために各ボール電極２３５，２１５特に第１ボール電極２１５１を大型化する必要がないため、小型の半導体装置２００を実現することができる。
更に、本第２実施形態では、囲繞領域Ｒに角部格子点Ｐ２ａが含まれているので、より効果的に第１ボール電極２１５１にかかる応力を低減することができる。
なお、囲繞領域Ｒに含まれ且つ角部格子点Ｐ２ａに隣接する格子点Ｐ２ｂ〜Ｐ２ｄを、非接合格子点とし得る。即ち、格子点Ｐ２ｂ〜Ｐ２ｄのうち少なくとも１つの格子点を非接合格子点としてもよい。これにより、第１ボール電極２１５１にかかる応力をより効果的に低減することができる。
ここで本第２実施形態において、第２ボール電極の四隅接合有無による第１ボール電極２１５１にかかる応力への影響を検証するために行った構造解析結果を示す。解析のモデルとして、第１ボール電極は千鳥配置として間隙は０．２５ｍｍとした。
表３は上記条件下での構造解析結果で、第１ボール電極にかかる応力値と変化率を示している。
Figure 0006091053
四隅接合時は１０３ＭＰａ、非接合時は９６ＭＰａという結果になり、応力変化率は−７％低下し、接合信頼性向上が確認できた。
［第３実施形態］
本発明の第３実施形態に係る半導体装置について説明する。図７は、本発明の第３実施形態に係る半導体装置の各第１及び第２ボール電極２１５，２３５の配置関係を説明するための図である。図７（ａ）は第１ボール電極２１５の配置を説明するための図、図７（ｂ）は各第１ボール電極２１５を第２インターポーザ２３３に投影したときの各ボール電極２１５，２３５の配置を説明するための図である。なお、この図７において、第１ボール電極２１５を「黒丸」、第２ボール電極２３５を「白丸」で表している。
図７（ａ）に示すように、一部のボール電極２１５、例えば第１インターポーザ２１３の角部２１３ｅに最も近い第１ボール電極２１５１が格子点からずれていてもよい。
この場合も、図７（ｂ）に示す第２インターポーザ２３３における囲繞領域Ｒ内では、第２ボール電極２３５では接合されていない。これにより第２インターポーザ２３３の応力影響が第１インターポーザ２１３に伝わるのを軽減することができるので、第１ボール電極２１５にかかる応力を緩和させ、接合信頼性が向上する効果を得ることができる。
ここで本第３実施形態において、第２ボール電極の四隅接合有無による第１ボール電極２１５１にかかる応力への影響を検証するために行った構造解析結果を示す。解析のモデルとして、第１ボール電極２１５１は０．５ｍｍの格子上からはずれた配置とした。
表４は上記条件下での構造解析結果で、第１ボール電極２１５１にかかる応力値と変化率を示している。
Figure 0006091053
四隅接合時は６５ＭＰａ、非接合時は５７ＭＰａという結果になり、応力変化率は−１３％低下し、接合信頼性向上が確認できた。
なお、本発明は、以上説明した実施形態に限定されるものではなく、多くの変形が本発明の技術的思想内で当分野において通常の知識を有する者により可能である。
上記実施形態では外形状の寸法を記載しているが、それらの値に限定したのもではない。また各ボール電極をはんだボールとしたが、これに限定するものではなく、ボール電極が、樹脂ボール又は金属ボールをはんだで囲んで構成されていてもよい。
また、上記実施形態では、４つの角部格子点の全てを非接合格子点としたが、これに限定するものではない。４つの角部格子点の全てを非接合格子点とした場合が最も効果的であるが、全ての角部格子点を非接合格子点にしなくてもよく、少なくとも１つの角部格子点が非接合格子点であればよい。
また、上記実施形態では、第２ボール電極がアレイ状に配列される場合について説明したが、千鳥状に配列される場合であってもよい。
また、上記実施形態では、第１直線と第２直線とが直交する場合について説明したが、直交する場合に限定するものではなく、交差していればよい。第３及び第４直線についても同様である。
また、上記実施形態では、第１半導体素子が第１インターポーザの他方の面に実装される場合について説明したが、一方の面に実装される場合であってもよい。また、上記実施形態では、第２半導体素子が第２インターポーザの他方の面に実装される場合について説明したが、一方の面に実装させる場合であってもよい。
１００…プリント回路板、２００…半導体装置、２１１…第１半導体素子、２１３…第１インターポーザ、２１５…第１ボール電極、２３１…第２半導体素子、２３３…第２インターポーザ、２３５…第２ボール電極、３００…マザーボード（プリント配線板）、Ｌ１…第１直線、Ｌ２…第２直線、Ｌ３…第３直線、Ｌ４…第４直線、Ｐ２ａ…角部格子点、Ｒ…囲繞領域

Claims (7)

  1. 第１半導体素子と、
    前記第１半導体素子が実装されている第１インターポーザと、
    前記第１インターポーザの一方の面に配列されている複数の第１ボール電極と、
    第２半導体素子と、
    前記第１インターポーザに積層され、前記第２半導体素子が実装されている第２インターポーザと、
    前記第２インターポーザの前記第１インターポーザと対向する面に配列され、該第２インターポーザを前記第１インターポーザに接合する複数の第２ボール電極と、を備え、
    前記第２インターポーザの前記第１インターポーザと対向する面において、一方向に延びる複数の第１直線と、該第１直線と異なる方向に延びる複数の第２直線との交差点を格子点とし、該格子点には、前記第２ボール電極が配置された格子点と、前記第２ボール電極が配置されていない格子点とがあり、前記第２ボール電極が配置されていない格子点には、前記第２インターポーザの角部に最も近い角部格子点が含まれており、
    前記第１インターポーザの一方の面において、一方向に延びる複数の第３直線と、該第３直線と異なる方向に延びる複数の第４直線との交差点を格子点とし、該格子点には、前記第１ボール電極が配置された格子点と、前記第１ボール電極が配置されていない格子点とがあり、
    前記第１インターポーザの一方の面において前記第１インターポーザの角部に最も近い単位格子の外縁を形成する４つの格子点のうち、前記第１インターポーザの角部に最も近い格子点を除く３つの格子点を前記第２インターポーザに投影し、これら３つの投影点のうち、前記第２インターポーザの角部から最も遠い投影点と残りの２つの投影点とをそれぞれ通る２つの直線と、前記第２インターポーザの角部で交差する２つの端辺とで囲まれた囲繞領域に、前記角部格子点が配置されており、
    前記第１インターポーザの角部に最も近い前記第１ボール電極は、前記単位格子の外縁を形成する４つの格子点のうち、前記第１インターポーザの角部に最も近い格子点に配置されていることを特徴とする半導体装置。
  2. 第１半導体素子と、
    前記第１半導体素子が実装されている第１インターポーザと、
    前記第１インターポーザの一方の面に配列されている複数の第１ボール電極と、
    第２半導体素子と、
    前記第１インターポーザに積層され、前記第２半導体素子が実装されている第２インターポーザと、
    前記第２インターポーザの前記第１インターポーザと対向する面に配列され、該第２インターポーザを前記第１インターポーザに接合する複数の第２ボール電極と、を備え、
    前記第２インターポーザの前記第１インターポーザと対向する面において、一方向に延びる複数の第１直線と、該第１直線と異なる方向に延びる複数の第２直線との交差点を格子点とし、該格子点には、前記第２ボール電極が配置された格子点と、前記第２ボール電極が配置されていない格子点とがあり、前記第２ボール電極が配置されていない格子点には、前記第２インターポーザの角部に最も近い角部格子点が含まれており、
    前記第１インターポーザの一方の面において、一方向に延びる複数の第３直線と、該第３直線と異なる方向に延びる複数の第４直線との交差点を格子点とし、該格子点には、前記第１ボール電極が配置された格子点と、前記第１ボール電極が配置されていない格子点とがあり、
    前記第１インターポーザの一方の面において前記第１インターポーザの角部に最も近い単位格子の外縁を形成する４つの格子点のうち、前記第１インターポーザの角部に最も近い格子点を除く３つの格子点を前記第２インターポーザに投影し、これら３つの投影点のうち、前記第２インターポーザの角部から最も遠い投影点と残りの２つの投影点とをそれぞれ通る２つの直線と、前記第２インターポーザの角部で交差する２つの端辺とで囲まれた囲繞領域に、前記角部格子点が配置されており、
    前記第１インターポーザの角部に最も近い前記第１ボール電極は、前記単位格子の外縁を形成する４つの格子点のうち、前記第１インターポーザの角部に最も近い格子点に対し、前記第１インターポーザの角部に近づく方向にずれた位置に配置されていることを特徴とする半導体装置。
  3. 前記第２ボール電極が配置されていない格子点には、前記囲繞領域に含まれ且つ前記角部格子点に隣接する格子点のうちの少なくとも１つの格子点が含まれていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記単位格子の外縁を形成する４つの格子点のうち、前記第１インターポーザの角部に最も近い格子点を除く３つの格子点には、それぞれ前記第１ボール電極が配置されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 請求項１乃至４のいずれか１項に記載の半導体装置と、前記半導体装置が実装されたプリント配線板と、を備えたことを特徴とするプリント回路板。
  6. 前記半導体装置が、前記複数の第１ボール電極で前記プリント配線板に接合されていることを特徴とする請求項５に記載のプリント回路板。
  7. 請求項５又は６に記載のプリント回路板を備えた電子製品。
JP2011200178A 2011-09-14 2011-09-14 半導体装置、プリント回路板及び電子製品 Active JP6091053B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011200178A JP6091053B2 (ja) 2011-09-14 2011-09-14 半導体装置、プリント回路板及び電子製品
US14/237,420 US20140192499A1 (en) 2011-09-14 2012-09-13 Semiconductor device and printed circuit board
PCT/JP2012/074126 WO2013039258A1 (en) 2011-09-14 2012-09-13 Semiconductor device and printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011200178A JP6091053B2 (ja) 2011-09-14 2011-09-14 半導体装置、プリント回路板及び電子製品

Publications (3)

Publication Number Publication Date
JP2013062388A JP2013062388A (ja) 2013-04-04
JP2013062388A5 JP2013062388A5 (ja) 2015-03-12
JP6091053B2 true JP6091053B2 (ja) 2017-03-08

Family

ID=47076332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011200178A Active JP6091053B2 (ja) 2011-09-14 2011-09-14 半導体装置、プリント回路板及び電子製品

Country Status (3)

Country Link
US (1) US20140192499A1 (ja)
JP (1) JP6091053B2 (ja)
WO (1) WO2013039258A1 (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
JP3645136B2 (ja) 1999-06-22 2005-05-11 三菱電機株式会社 電子回路パッケージ及び実装ボード
US6940176B2 (en) * 2002-05-21 2005-09-06 United Microelectronics Corp. Solder pads for improving reliability of a package
JP2004200197A (ja) * 2002-12-16 2004-07-15 Seiko Epson Corp 半導体装置
JP3867796B2 (ja) * 2003-10-09 2007-01-10 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US20060131744A1 (en) * 2004-12-20 2006-06-22 O'connor Shawn M Method and apparatus for providing a BGA connection having improved drop test performance
JP4424420B2 (ja) * 2005-04-18 2010-03-03 株式会社村田製作所 電子部品モジュール
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US20080025249A1 (en) * 2006-07-28 2008-01-31 Qualcomm Incorporated 1xEVDO WIRELESS INTERFACE TO ENABLE COMMUNICATIONS VIA A SATELLITE RELAY
JP2008085262A (ja) * 2006-09-29 2008-04-10 Canon Inc 積層型半導体パッケージ
JP5207659B2 (ja) * 2007-05-22 2013-06-12 キヤノン株式会社 半導体装置
KR20110085481A (ko) * 2010-01-20 2011-07-27 삼성전자주식회사 적층 반도체 패키지
JP2011200178A (ja) 2010-03-26 2011-10-13 Atation:Kk 健康補助食品
WO2012101978A1 (ja) * 2011-01-25 2012-08-02 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
US20140192499A1 (en) 2014-07-10
WO2013039258A1 (en) 2013-03-21
JP2013062388A (ja) 2013-04-04

Similar Documents

Publication Publication Date Title
US7642632B2 (en) Pad redistribution chip for compactness, method of manufacturing the same, and stacked package using the same
JP5183186B2 (ja) 半導体装置
JP2012104790A (ja) 半導体装置
JP2012230981A (ja) 半導体装置及びその製造方法
JP5991750B2 (ja) 積層型半導体装置及びプリント回路板
JP5645371B2 (ja) 半導体装置
JP2008218882A (ja) 半導体装置
JP5983228B2 (ja) 回路基板装置、および、電子機器
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
JP6091053B2 (ja) 半導体装置、プリント回路板及び電子製品
JP2006253519A (ja) 半導体装置
JP2002231761A (ja) 電子部品実装体および電子部品
JP4175343B2 (ja) 半導体ペレット及び半導体装置
JP4976767B2 (ja) 積層形半導体装置
JP2007149809A (ja) 半導体装置およびその製造方法
KR20140092018A (ko) 역방향 스택 인터포저를 갖는 스택 패키지 및 제조방법
JP2012069772A (ja) 半導体装置およびその製造方法
JP2006186282A (ja) 半導体装置およびその製造方法
WO2024029132A1 (ja) 半導体パッケージおよび高周波モジュール
JP2007128990A (ja) 半導体装置とその製造方法
JP4640950B2 (ja) 半導体装置
JP2008085262A (ja) 積層型半導体パッケージ
US20110074042A1 (en) Electronic device
KR101362713B1 (ko) 반도체 패키지
JP2008305909A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170207

R151 Written notification of patent or utility model registration

Ref document number: 6091053

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151