JP4831497B2 - 電子部品パッケージおよびその製造方法 - Google Patents
電子部品パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP4831497B2 JP4831497B2 JP2008154361A JP2008154361A JP4831497B2 JP 4831497 B2 JP4831497 B2 JP 4831497B2 JP 2008154361 A JP2008154361 A JP 2008154361A JP 2008154361 A JP2008154361 A JP 2008154361A JP 4831497 B2 JP4831497 B2 JP 4831497B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electronic component
- package
- lid
- hollow structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
4.中空構造パッケージ内部にゴミが入る問題が生じる。
(実施の形態1)
図1は、本発明の実施の形態1における電子部品パッケージが回路基板に実装されている様子を概略的に示す断面図である。
はじめに、開口部OPの配置および形状について説明する。
はじめに、中空構造パッケージの開口部の寸法の制約条件の一般論について説明する。
波長λ=光速C/周波数f0
よって、光速C=2.9979×108[m/s]、および周波数f0=76.5[GHz]=76.5×109[Hz]を代入することで、波長λの値は以下のようになる。
よってλ/4=3.92/4=0.98[mm]=約1mmである。よって最大間隙の距離gは、およそ1mmと試算される。このように距離gが使用周波数のλ/4以下とされることにより、開口部OPを通過する電波を有効に遮断することができる。すなわち中空構造パッケージ100の電磁シールド特性が十分に確保される。
キャリア基板のセラミック基材の表面部にはセラミック基材を保護、被覆するためのガラスコート層を備えている場合が多い。本実施の形態では、このガラスコート層が利用される。セラミック基材にガラスコート層が付与される目的のひとつは、ハンダレジスト層を形成することである。たとえば、電子部品が実装されることになるパッド電極にハンダペーストが印刷法で供給された後、部品が搭載され、リフローが行なわれることで、電子部品が実装される。このリフロー時に溶融したハンダが所望のハンダパッド電極以外の部位に流出したりすることがないよう分離するために、ハンダレジスト層が使用される。
はじめに、本実施例の概要について説明する。
次に本実施例においてキャリア基板50にハンダがプリコートされた方法について、図7〜図10を用いて詳しく説明する。
次に本実施例においてキャリア基板50とリッド70とをハンダ接合しつつ開口部OPを形成した方法について、説明する。図12は、実施の形態1における中空構造パッケージの製造方法におけるハンダ接合の第1工程を示す概略的な断面図である。図13は、実施の形態1における中空構造パッケージの製造方法におけるハンダ接合の第2工程を示す概略的な平面図(A)、および図13(A)の線XIIIB−XIIIBに沿った断面図である。図14は、実施の形態1における中空構造パッケージの製造方法におけるハンダ接合の第3工程を示す概略的な平面図(A)、および図13(A)の線XIVB−XIVBに沿った断面図である。
上記実施の形態1の中空構造パッケージ100は1つの開口部OPを有しているが、本発明はこれに限定されるものではない。開口部の数は、その回路構成により決められることができる。すなわち電子回路が一種類で、同一回路内でシールドすべき領域を区分する必要がない場合は、電子回路は1つの中空部屋に収納されればよい。しかし、たとえばアナログ回路とデジタル回路とが混在するような回路が用いられる場合、あるいは電子回路において回路間の独立性を保つ必要がある場合などでは、独立すべき回路ごとに中空の小部屋が設けられる。すなわち複数の小部屋が設けられる。よって開口部も複数設けられる必要がある。本実施の形態においては、このように複数の開口部が設けられる場合について説明する。
図16は、本発明の実施の形態3における電子部品パッケージに用いられるリッドの構成を概略的に示す底面図(A)、および図16(A)の線XVIB−XVIBに沿った概略断面図(B)である。図16を参照して、本実施の形態のリッド70Sは、薄い金属板をプレス加工することにより形成されている。
上記実施の形態1〜3においてはキャリア基板50としてセラミック基板が用いられる場合について説明したが、本実施の形態において説明するように、セラミック基板の代わりに、有機材料を用いたプリント基板を用いることもできる。
Claims (4)
- 電子部品を収めるための中空構造を有する電子部品パッケージであって、
前記電子部品が実装される実装面を有する基材部と、
前記実装面の前記電子部品が実装される領域を前記実装面上において取り囲む環状パターンを有する電極と、
前記環状パターンの内周と外周との間をまたがるように前記電極の一部の上に設けられ、前記電極に比して溶融状態のハンダに対する濡れ性が小さい物性を有する材料からなるコートと、
前記コートから露出した前記電極上に形成されたハンダ部と、
前記基材部との間に前記中空構造が形成されるような形状を有し、前記ハンダ部を介して前記電極に接合された蓋とを備えた、電子部品パッケージ。 - 前記蓋は、前記中空構造を平面視において囲む平坦な底面を有する、請求項1に記載の電子部品パッケージ。
- 電子部品を収めるための中空構造を有する電子部品パッケージの製造方法であって、
前記電子部品が実装される実装面を有する基材部を形成する工程と、
前記実装面の前記電子部品が実装される領域を前記実装面上において取り囲む環状パターンを有する電極を形成する工程と、
前記環状パターンの内周と外周との間をまたがるように前記電極の一部の上に設けられ、前記電極に比して溶融状態のハンダに対する濡れ性が小さい物性を有する材料からなるコートを形成する工程と、
前記コートから露出した前記電極上にハンダ部を形成する工程と、
前記基材部との間に前記中空構造が形成されるような形状を有する蓋を、前記ハンダ部を介して前記電極に接合する工程とを備えた、電子部品パッケージの製造方法。 - 前記蓋は、前記中空構造を平面視において囲む平坦な底面を有する、請求項3に記載の電子部品パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008154361A JP4831497B2 (ja) | 2008-06-12 | 2008-06-12 | 電子部品パッケージおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008154361A JP4831497B2 (ja) | 2008-06-12 | 2008-06-12 | 電子部品パッケージおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009302248A JP2009302248A (ja) | 2009-12-24 |
JP4831497B2 true JP4831497B2 (ja) | 2011-12-07 |
Family
ID=41548855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008154361A Active JP4831497B2 (ja) | 2008-06-12 | 2008-06-12 | 電子部品パッケージおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4831497B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2515330A1 (en) * | 2009-12-18 | 2012-10-24 | Mitsubishi Electric Corporation | Electronic component package |
JP5383561B2 (ja) * | 2010-03-09 | 2014-01-08 | 三菱電機株式会社 | 高周波パッケージ |
JP5430451B2 (ja) * | 2010-03-09 | 2014-02-26 | 三菱電機株式会社 | 高周波パッケージ |
JP2011233703A (ja) * | 2010-04-27 | 2011-11-17 | Daishinku Corp | 電子部品パッケージ、及び電子部品パッケージの製造方法 |
JP5724214B2 (ja) * | 2010-05-24 | 2015-05-27 | 日本電気株式会社 | 通信モジュール |
JP5368377B2 (ja) * | 2010-06-02 | 2013-12-18 | 三菱電機株式会社 | 電子部品パッケージおよびその製造方法 |
JP5930982B2 (ja) * | 2013-02-06 | 2016-06-08 | 三菱電機株式会社 | 電子部品パッケージおよびその製造方法 |
JP2017092395A (ja) * | 2015-11-16 | 2017-05-25 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2772001B2 (ja) * | 1988-11-28 | 1998-07-02 | 株式会社日立製作所 | 半導体装置 |
JPH06140523A (ja) * | 1992-10-14 | 1994-05-20 | Sumitomo Kinzoku Ceramics:Kk | 半導体素子収納用パッケージ |
JP3873145B2 (ja) * | 1999-05-27 | 2007-01-24 | 京セラ株式会社 | 半導体素子収納用パッケージ |
US7242088B2 (en) * | 2000-12-29 | 2007-07-10 | Intel Corporation | IC package pressure release apparatus and method |
JP2003078389A (ja) * | 2001-08-31 | 2003-03-14 | Matsushita Electric Ind Co Ltd | 弾性表面波装置及びその製造方法 |
-
2008
- 2008-06-12 JP JP2008154361A patent/JP4831497B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009302248A (ja) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4831497B2 (ja) | 電子部品パッケージおよびその製造方法 | |
US7692292B2 (en) | Packaged electronic element and method of producing electronic element package | |
US8334591B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4533248B2 (ja) | 電子装置 | |
US9226400B2 (en) | Multilayer ceramic electronic device and method for manufacturing the same | |
KR101642560B1 (ko) | 전자 소자 모듈 및 그 제조 방법 | |
US20120313226A1 (en) | Wiring substrate, semiconductor device and manufacturing method thereof | |
US10475729B2 (en) | Packaged semiconductor device with a particle roughened surface | |
JPWO2006095852A1 (ja) | 電子部品モジュール及びその製造方法 | |
US20110038132A1 (en) | Microstructure Apparatus, Manufacturing Method Thereof, and Sealing Substrate | |
US7827681B2 (en) | Method of manufacturing electronic component integrated substrate | |
JP2006245382A (ja) | 機能素子実装モジュール及び機能素子実装モジュールの実装方法 | |
CN107993985A (zh) | 电子部件搭载用基板、电子装置以及电子模块 | |
US8274797B2 (en) | Electronic component | |
JP2000311960A (ja) | 半導体装置 | |
US20120119358A1 (en) | Semicondiuctor package substrate and method for manufacturing the same | |
KR20130137616A (ko) | 소자 및 소자의 제조 방법 | |
JP2018201248A (ja) | 無線モジュール | |
KR20100031766A (ko) | 전자 부품 | |
JP2005065104A (ja) | 表面実装型圧電振動子およびその製造方法 | |
JP2012089898A (ja) | 半田ボール及び半導体パッケージ | |
JP6129491B2 (ja) | 多数個取り配線基板 | |
JP5213663B2 (ja) | 電子装置の実装構造 | |
JP5930982B2 (ja) | 電子部品パッケージおよびその製造方法 | |
JP2006147726A (ja) | 回路モジュール体及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110815 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110908 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4831497 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |