KR20130137616A - 소자 및 소자의 제조 방법 - Google Patents

소자 및 소자의 제조 방법 Download PDF

Info

Publication number
KR20130137616A
KR20130137616A KR1020137007347A KR20137007347A KR20130137616A KR 20130137616 A KR20130137616 A KR 20130137616A KR 1020137007347 A KR1020137007347 A KR 1020137007347A KR 20137007347 A KR20137007347 A KR 20137007347A KR 20130137616 A KR20130137616 A KR 20130137616A
Authority
KR
South Korea
Prior art keywords
chip
frame
substrate
polymer
closed layer
Prior art date
Application number
KR1020137007347A
Other languages
English (en)
Other versions
KR101839913B1 (ko
Inventor
크리스티안 바우어
한스 크뤼거
유르겐 포트만
알로이스 스텔즐
Original Assignee
에프코스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에프코스 아게 filed Critical 에프코스 아게
Publication of KR20130137616A publication Critical patent/KR20130137616A/ko
Application granted granted Critical
Publication of KR101839913B1 publication Critical patent/KR101839913B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/093—Conductive package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

소자는 기판(S), 칩(CH) 및 프레임(MF)을 포함한다. 프레임(MF)은 기판(S)과 결합되고, 칩(CH)은 프레임(MF)상에 놓인다. 프레임(MF) 및 칩(CH)의 일부분들 상에 위치한 폐쇄층(SL)은 기판(S), 칩(CH) 및 금속 프레임(MF)에 의해 에워싸인 용적을 밀봉적으로 밀폐하도록 설계된다.

Description

소자 및 소자의 제조 방법{COMPONENT AND METHOD FOR PRODUCING A COMPONENT}
본 발명은 소자 및 소자의 제조 방법에 관한 것이다.
미소 전기 기계적 시스템(MEMS), 미소 전기 광학 시스템(MEOPS) 또는 미소 전기 광학 기계적 시스템(MEOMS) 유형의 소자는, 도전로와 연결된 기능 캐리어를 구비하며 캐리어 기판상에 실장된 칩을 제공한다. 표면파 필터칩의 기능성은, 전기 음향적 변환기 또는 "트랜스듀서(transducer)"가 전기적 입력 신호를 음향파로 변환하면서 달성되는데, 음향파는 칩 물질상에서 퍼지고, 가령 단결정 압전 기판상에서 퍼진다. 이때 나타나는 음향파를 "표면 음향파(surface acoustic waves)"라고 한다. 음향파가 전체 조립체 내에서 확산되면, 벌크파 또는 "벌크 탄성파(bulk acoustic waves)"가 나타난다. 음향파를 이용한 해당 신호 처리 이후에 특징적인 출력 신호는 부가적 변환기에 의해 다시 전기적 출력신호로 변환될 수 있다. 이러한 원칙에 따라 기능하는 소자는 우수한 필터 특성 또는 공진기 특성을 제공한다. 소자는 무선 통신 및 센서 기술과 같은 다수의 기술 분야에 지정되어 사용될 수 있다.
음향파가 아무런 방해를 받지 않고 확산되기 위해 상이한 보호 장치들이 구현되어야 한다. 하우징 및 캐비티는 기계적 보호를 제공한다. 부가적으로 제 기능을 하는 소자는 온도와 습기 같은 주변 영향으로부터 보호를 받아야 한다. 이러한 이유로 소자의 봉지가 필요하다. 특히, 소자는 고온에서 열 사이클이 빈번한 경우에도 작동할 수 있는 것이 중요하다. 소자 및 그 보호 장치를 제조하기 위한 방법은 소형화된 소자 크기를 지향하는 현대 요건을 충족해야 한다. 이러한 맥락에서 적은 공정 단계 및 적은 물질 소모와 결부된 경제적 제조가 필요하다.
본 발명의 과제는 적은 공정 단계를 필요로 하는 소자 및 소자의 제조 방법을 제공하는 것이다.
이러한 과제는 독립항들에 의하여 해결된다. 발전예 및 형성예는 각각 종속항들의 주제이다.
일 실시예에서, 소자는 기판, 칩 및 프레임을 포함하고, 프레임은 기판과 연결되며 칩은 프레임상에 놓인다. 바람직하게는, 기판은 기밀되고(gas-tighted), 고온 다층 세라믹이나 HTCC (High Temperature Cofired Ceramic) 또는 저온 다층 세라믹이나 LTCC(Low Temperature Cofired Ceramic)과 같은 세라믹을 포함한다. 또한 바람직하게는, 칩은 석영, 리튬탄탈레이트, 리튬니오베이트 또는 유사한 재료를 포함하고 예컨대 음향 표면파 또는 벌크파를 위한 변환기와 같은 기능 부재를 지지한다. 이를 위해 칩은 예컨대 압전 물질, 전기 음향적 변환기 및 적합한 도전로를 포함한다.
기판 상의 프레임은 바람직하게는 구리, 니켈, 은으로 제조되거나 일련의 이러한 금속들로 제조되고 기판과 기밀식으로 결합된다. 프레임을 위한 다른 물질, 가령 세라믹도 마찬가지로 고려할 수 있다. 칩은 프레임상에 위치한다. 또한 바람직하게는, 프레임은 예컨대 다이아몬드 밀링(diamond milling)을 이용하여 평편한 표면을 가진다. 이를 통해, 예컨대 범프 연결부를 구비한 칩은 이후의 리플로우 공정에서 상기 범프 연결부의 플립칩 실장 및 붕괴(collapsing) 이후에 프레임상에 균일하게 안착하고 칩과 금속 프레임 사이의 틈새는, 이에 상응하여 맞춰진 프레임 높이, 범프 높이 및 붕괴 시에, 거의 0일 수 있다. 범프 연결부의 용융 시 칩이 압력을 받고 이러한 압력 영향이 지속되는 상태에서 상기 범프의 용융점 미만으로 냉각이 이루어짐으로써, 칩과 프레임 사이의 틈새는 마찬가지로 최소화될 수 있고, 다이아몬드 밀링된 프레임의 경우 10 ㎚미만일 수 있다.
프레임과 칩 사이의 폐쇄층은 기판, 칩 및 프레임에 의해 에워싸인 용적을 밀봉적으로 밀폐하도록 설계된다. 이와 같이 칩과 프레임 사이의 잔여 틈새는 폐쇄될 수 있다.
유리하게는, 소자는 폐쇄층을 이용하여 에워싸인 용적 또는 캐비티의 형태로 주변 영향으로부터 밀봉적으로 닫힌다. 프레임상에 칩이 놓임으로써, 또한, 적은 공정 단계로 캐비티를 밀봉적으로 닫을 수 있다. 폐쇄층은 넓은 범위에서 소자의 특정한 응용에 맞춰질 수 있다. 이를 통해, 예컨대 전자 도체판(PCB) 또는 저온 다층 세라믹(LTCC)과 같은 기판상에 소자가 실장된 이후에 열 사이클 거동이 최적화될 수 있다. 또한, 예컨대 금속 호일의 물질과 같은 부가적 물질을 포함하여 상기 실장된 소자를 오버몰딩한 이후, 열 사이클 거동은 유리하게도 개선될 수 있다. 또한, 필터 기능을 유지하면서 칩의 설치 크기도 작아질 수 있다. 이로써, 필요한 공정 단계의 수가 적은 상태에서, 기능성이 동일한 경우에는 패널 당 더 많은 소자가 달성될 수 있거나, 또는 패널 밀도가 동일한 경우에는 더 큰 칩이 구현될 수 있다.
다른 실시예에서, 폐쇄층은 잉크젯 기술 또는 제팅 기술로 적층된 층을 나타낸다. 폐쇄층은 제팅 공정 이후에 폴리머 또는 금속 입자를 포함한다. 또한 폴리머 및 무기 입자로 구성된 혼합물도 가능하다.
폐쇄층, 또는 폴리머나 금속 입자는 잉크젯 인쇄 기술 또는 제팅을 이용하여 금속 프레임과 칩 사이의 틈새상에 적층된다. 제팅 공정을 이용하여 폐쇄층은 위치 정확하게 적층된다. 바람직하게는, 폐쇄층 내의 특정한 부분들은 폴리머만 포함하거나 금속 입자만을 포함한다. 이후의 공정 단계에서, 금속 프레임과 칩 사이의 틈새를 폐쇄할 때 또는 폐쇄한 이후에, 폴리머 또는 금속 입자는 경화될 수 있다. 이러한 일은 바람직하게는 UV 레이저 또는 물질을 열에 의해 경화시키거나 금속 입자의 경우 열에 의해 소결시키는 적합한 레이저를 이용하여 상기 폐쇄층을 조사함으로써 일어난다. 바람직하게는 UV 경화성 폴리머가 사용된다.
유리하게는, 폴리머 또는 금속 입자를 사용하여 기밀식이면서 밀봉적인 폐쇄층이 구현될 수 있다. 이에 상응하는 물질의 선택은 제공된 응용물 및 해당 차폐 요건에 따른다. 예컨대 이동 무선통신에 사용 시, 고주파 복사가 차폐되어야 한다. 예컨대 금속 입자가 사용되면, 급속 입자는 기밀식 폐쇄 외에 예컨대 전기적 특성과 같은 부가적 특성을 가진다. 따라서, 가령 칩상에서 통상적으로 나타나는 잉여의 전하들이 배출될 수 있다.
다른 실시예에서, 폐쇄층은 직경이 10 ㎚ 미만의 금속 나노 입자의 제팅 및 이후의 소결에 의해 형성된다.
금속 나노 입자, 바람직하게는 은 나노 입자 또는 금 나노 입자를 이용하여 고해상적이며 위치 정확한 폐쇄층이 구현될 수 있다. 또한, 예컨대 레이저를 이용한 열적 소결에 의해 나노 입자는 전기 전도성을 가진 기밀식 층에 결합될 수 있다. 이때, 직경이 10 ㎚ 미만인 나노 입자의 사용 시 소결 온도가 약 200℃일 때 나타나는 전도도가, 이에 상응하는 벌크 물질의 전도도의 약 1/5에 일치한다는 것이 확인되었다.
다른 실시예에서, 폐쇄층은 칩과 칩 측면의 주위로 프레임을 완전히 포함한다. 이때, 폐쇄층은 예컨대 프레임의 형태로 칩 둘레를 따라 잉크젯 인쇄 기법을 이용하여 제팅된다. 대안적으로, 금속 입자, 바람직하게는 금속 나노 입자는 완전히 외부에 위치한 칩 표면 및 프레임을 덮을 수 있다. 이때, 폐쇄층은 예컨대 광폭 제팅에 의해 적층된다.
다른 실시예에서, 프레임은 평편한 표면을 가진다. 이러한 표면은 예컨대 다이아몬드 밀링 또는 다른 적합한 선행 공정에 의해 균일하게 형성됨으로써, 칩은 균일하거나 균질하게 프레임상에 안착한다. 바람직하게는, 프레임의 표면은 평편하여, 금속 프레임과 칩 사이의 틈새가 가급적 작거나 거의 없다.
유리하게는, 프레임과 칩 사이의 간격은 0에 가깝다. 이러한 경우는 예컨대, 프레임이 평탄화된 경우에, 리플로우 공정에서 범프 연결부의 충분한 붕괴(Collapsing)에 의해 또는 대안적으로 범프 연결부의 용융 상태에서 칩에 균일한 압력을 인가하고 이러한 압력을 받은 상태에서 냉각이 이루어짐으로써 달성된다. 이로써 칩과 프레임 사이의 틈새는 10 ㎚ 미만으로 달성될 수 있다. 범프 연결부의 물질의 열 팽창 계수가 프레임 물질의 열 팽창 계수보다 큰 경우, 상기 냉각 이후에도 틈새가 남아있다. 이 경우, 금속 입자, 바람직하게는 금속 나노 입자가 제팅되고 이후 템퍼링(tempering)을 이용하여 균일한 금속층이 되도록 소결될 수 있다.
다른 실시예에서 칩은 범프 연결부를 통해 기판과 연결된다.
범프 연결부를 이용하여 기판과의 전기적 연결이 이루어지고, 칩과 기판 사이의 전기적 통신이 허용된다.
다른 실시예에 따르면, 범프 연결부의 열 팽창 계수는 프레임의 열 평창 계수보다 더 크다.
또한 범프 연결부의 납땜 온도로 칩에 압력을 인가하고, 이러한 압력이 지속되는 상태에서 상기 범프 연결부의 용융 온도 미만으로 냉각시킴으로써, 칩과 프레임 사이의 간격이 0이 될 수 있다. 프레임 물질이 범프 물질보다 더 작은 열 팽창 계수를 가지면, 이후의 냉각 시 칩은 프레임상에 가압된다. 이는 예컨대 Cu-프레임 및 Sn-합금물 소재 땜납이 제공된 경우이다.
다른 실시예에 따르면, 기판 및/또는 칩은 기능화된(functionalized) 표면을 포함한다.
기판 및/또는 칩의 기능화는 서로 상이한 시점에 이루어질 수 있다. 표면 기능화에 의해, 예컨대 나노 잉크와 같은 제팅된 물질의 습윤 거동에 목적에 맞게 영향을 미칠 수 있다. 이러한 방식으로, 제팅 기술로 인쇄된 물질 또는 물질 부분의 흐름 거동이 최적으로 구현될 수 있다. 제팅 중에 사용된 적하물 크기는 요건에 따라 넓은 범위에서 달라질 수 있으며, 예컨대 적하물 직경은 10 ㎛ 내지 100 ㎛의 범위를 가진다.
다른 실시예에서, 기능화된 표면은 기능적 실란기(silane groups)를 포함한다. 실란화 진행 중에, 실란 화합물은 표면에 화학적으로 결합될 수 있다. 바람직하게는, 코팅된 표면의 특성 또는 사용된 실란기의 특성은, 이들이 사용된 금속 입자에 대해 접착 작용을 가지도록 선택된다.
다른 실시예에 따르면, 폐쇄층은 부분적으로 폴리머만, 도핑된 폴리머만 또는 소결된 금속 입자만을 포함한다. 또는, 폐쇄층은 폴리머만 포함하거나 소결된 금속 입자만을 포함한다.
응용 분야에 따라 또는 비용 여건에 따라, 소자의 제조 시 다양한 공정 단계가 생략될 수 있다. 폴리머 또는 금속 입자가 국부적으로 적용됨으로써 소자는 폭넓은 범위에서 주문자 요구에 맞춰질 수 있다. 예컨대 칩 또는 연결부 내의 기계적 응력이 목적하는 바대로 줄어들 수 있다.
다른 실시예에서, 칩은 미소 전기 기계적 시스템, 미소 전기 광학 시스템 또는 미소 전기 광학 기계 시스템이다.
기판, 칩 및 프레임을 포함한 소자를 제조하기 위한 실시예는: 기판 상에 프레임의 적층 단계 및 칩과 프레임의 연결 단계를 포함한다. 상기 연결 단계는 칩이 프레임상에 놓이고, 칩과 프레임 사이의 연결이 밀봉적으로 밀폐되는 방식으로 이루어진다.
유리하게는, 폐쇄층을 사용하여 소자의 에워싸인 용적 또는 캐비티가 주변 영향에 대해 밀봉적으로 닫힌다. 프레임상에 칩이 안착함으로써 또한, 적은 공정 단계로 캐비티가 밀봉적으로 닫힐 수 있다. 이때 폐쇄층은 넓은 범위에서 소자의 특정 사용방식에 맞춰질 수 있다. 그러므로, 가령, 예컨대 전기 도체판(PCB) 또는 저온 다층 세라믹(LTCC)과 같은 기판상에 소자가 실장된 이후 열 사이클 거동이 최적화될 수 있다. 실장된 소자가 전자기적 차폐를 위한 부가적 금속 호일과 같은 부가적 물질을 포함하여 차후에 오버몰딩되는 경우에도, 실장 이후의 열 사이클 거동이 유리하게도 개선될 수 있다. 또한, 설치 크기 감소 및 칩의 필터 기능이 구현될 수 있다. 필요한 공정 단계의 수가 적으므로, 동일한 기능성을 가질 때 패널 당 더 많은 소자가 얻어지거나 동일한 패널 밀도일 때 더 큰 칩이 구현될 수 있다.
다른 실시예에서, 폐쇄층은 잉크젯 인쇄를 이용하여 적층된다. 폐쇄층은 인쇄 시 폴리머 또는 금속 입자 또는 폴리머와 금속 입자의 혼합물을 포함한다.
유리하게는, 폴리머 또는 금속 입자를 이용하여 기밀적이고 밀봉적인 폐쇄층이 구현될 수 있다. 이에 상응하는 물질의 선택은 각각의 제공된 응용물에 따른다. 예컨대 금속 입자가 사용되면, 금속 입자는 기밀적 폐쇄 외에 예컨대 전기적 특성과 같은 부가적 특성을 가진다. 따라서, 가령, 칩 상에 통상적으로 발생하는 잉여의 전하는 배출될 수 있다. 또는 소자로부터의 방출 지점에서 고주파 복사는 방지될 수 있다. 바람직하게는, 폐쇄층은 예컨대 레이저 복사를 이용하여 열적으로 경화된다.
다른 실시예에서, 본 방법은 기판의 기능화 단계를 더 포함하고, 경우에 따라서 웨이퍼의 개별화 전에 칩의 기능화 단계를 더 포함한다.
표면 기능화를 이용하여, 칩, 기판 또는 웨이퍼의 표면은 폐쇄층의 사용을 위해 준비될 수 있다. 예컨대, 금속 입자의 사용 시, 습윤 특성이 얻어질 수 있어서, 액상으로 현탁된 입자는 위치 정확하게 제팅될 수 있다. 이러한 방식으로 폐쇄층은 넓은 범위에서 최적으로 적층되고 맞춰질 수 있다.
다른 실시예에 따르면, 기능화는 실란화를 이용한다.
실란화를 이용하여 기능적 실란기가 표면에 화학적으로 적용된다. 이러한 기능기는 결과적으로 유리한 습윤 특성, 특히 현탁된 나노 금속 입자에 대해 유리한 습윤 특성을 만들어낼 수 있다.
다른 실시예에 따르면, 폐쇄층은 잉크젯 인쇄를 이용하여 적층된다. 대안적으로, 이러한 일은 국부적으로 실시되며, 이때 일 부분은 폴리머만을 포함하고 일 부분은 금속 입자만을 포함한다.
또는, 폐쇄층은 폴리머만을 포함하거나 금속 입자만을 포함할 수 있다.
칩 또는 기판을 따라 기계적 응력을 방지하기 위해, 폐쇄층의 부분들이 상이한 물질 조성을 가지는 것이 유리할 수 있다.
다른 실시예에서, 칩이 금속 프레임으로 밀봉적으로 닫히며, 상기 금속 프레임 내에서 칩은 압력을 인가받고, 기판과 칩 사이의 범프 연결부를 이용하여 연결 및 접속된다.
이하, 본 발명은 도면에 의거하여 복수 개의 실시예로 설명된다. 부재 또는 소자가 그 기능면에서 일치하는 한, 그에 대한 설명은 이하의 도면 각각에서 반복하지 않는다.
도 1은 제안된 원칙에 따른 소자의 실시예를 도시한다.
도 2는 제안된 원칙에 따른 소자의 폐쇄층의 상세도를 도시한다.
도 3은 제안된 원칙에 따른 상이한 폐쇄층들을 포함한 실시예를 도시한다.
도 1은 제안된 원칙에 따른 소자의 실시예를 도시한다. 기판(S)상에 실장되거나 복수 개의 유사한 소자들과 함께 패널 상에 나란히 실장될 수 있는 소자가 도시되어 있다. 소자는 기판(S)을 포함하고, 기판상에는 원주형 금속 프레임(MF)이 위치한다. 프레임(MF)상에 칩(CH)이 안착하고, 칩은 부가적으로 범프 연결부(B)를 통해 기판(S)과 전기적으로 접속된다. 바람직하게는, 금속 프레임(MF)은 구리 또는 유사한 금속을 포함하고, 제1 가공 단계에서 평편하게 밀링되었다. 이는 예컨대 다이아몬드 밀링을 이용하여 이루어질 수 있다. 그러나, 프레임은 예컨대 세라믹과 같은 다른 물질을 포함할 수 있다.
압력 작용을 이용하여 칩(CH)은 금속 프레임(MF)과 결합된다. 이를 위해, 우선 칩(CH)은 범프 연결부(B)를 이용하여 기판(S)과 납땜될 수 있고, 이때 사용된 온도는 땜납의 용융 온도를 초과한다. 금속 프레임(MF)은 표면에서, 칩(CH)과 금속 프레임(MF) 사이의 간격이 0에 가깝도록 형성된다. 계속하여, 압력 작용이 있는 상태에서 소자가 냉각된다. 이때 칩은 부가적으로 금속 프레임(MF)상에 압착되는데, 범프 연결부(B)의 열 팽창 계수가 금속 프레임(MF)의 열 팽창 계수보다 더 크게 선택된 경우에 그러하다.
독립적 단계에서, 우선 칩(CH)은 도전로를 구비하고, 도전로는 칩(CH)이 미소 전기 기계적 시스템 또는 MEMS 시스템 또는 유사한 시스템으로서 사용될 수 있도록 한다. 칩(CH)의 필수적 칩면을 줄이기 위해, 칩은 도전로 교차부를 포함할 수 있다. 교차하는 도전로들 사이에 절연층으로서 벤조사이클로부텐(BCB) 또는 다른 적합한 플라스틱이 제공될 수 있다. 칩은 서로 교차하는 도전로들의 물질로 구성된 프레임을 포함할 수 있고, 프레임은 리플로우 납땜에 따라 프레임(MF)상에 안착한다.
금속 프레임(MF)상에 놓인 칩(CH)은 기판(S)과 함께 캐비티, 즉 하나의 에워싸인 용적을 형성한다. 이러한 용적은 음향적 표면파 또는 벌크파를 포함한 칩(CH)의 사용을 위해 필요하다. 이러한 응용물을 위한 칩(CH)이 정확하게 기능화되려면, 또한, 상기 에워싸인 캐비티를 밀봉적으로 폐쇄하는 것이 필요하고, 즉 기밀식으로 주변 영향으로부터 보호하는 것이 필요하다. 이를 위해 금속 프레임(MF)과 칩(CH) 사이의 틈새상에 폐쇄층(SL)이 적층되고, 폐쇄층은 금속 프레임(MF)과 칩(CH)사이의 어차피 이미 작은 틈새를 더욱 밀봉하면서 기밀식으로 밀폐한다. 이러한 방식으로 캐비티 내에 위치한 칩 표면이 오염으로부터 보호될 수 있다.
적합하게는, 폐쇄층(SL)은 잉크젯 인쇄 기술 - 제팅 기술 - 을 이용하여 적층된다. 적합한 물질은 폴리머(P) 또는 금속 입자(NP)를 포함한다. 금속 입자는 예컨대 은 충진된 나노 잉크이고, 이에 함유된 은 나노 입자의 직경은 10 ㎚ 미만이다. 은 나노 잉크는 밀봉적 폐쇄층(SL)으로서 적합할 뿐만 아니라, 그 전기적 특성으로 인하여 칩(CH)에서 잉여의 전하를 배출시키거나 차폐 기능을 수행할 수도 있다.
도 2는 제안된 원칙에 따른 폐쇄층(SL)의 상세도를 도시한다. 폐쇄층(SL)은 교번적으로 폴리머(P) 또는 금속 입자(NP)만 포함할 수 있다. 그러나, 두 재료로 구성된 혼합물이 제공되는 경우도 고려할 수 있다. 폐쇄층(SL)은 잉크젯 인쇄 기술 또는 제팅을 이용하여 칩 둘레를 따라 적층될 수 있다. 폐쇄층(SL)은, 이후의 공정 단계에서, 또한 소자의 구동 시에도 캐비티 내에 위치한 칩(CH)의 칩 표면이 오염되는 것을 방지한다. 폐쇄층(SL)의 적층 시 내부의 칩 표면의 오염을 확실하게 방지하기 위해, 현탁된 나노 금속 입자(NP)의 사용 시 상기 폐쇄층(SL)과 접촉할 표면이 기능화됨으로써, 바람직하게는 알콜과 같은 유기 용제 내에 현탁된 금속 입자가 비허용 수준으로 흘러 접착되지 않는다. 적합한 실란기를 이용한 표면 기능화를 이용하는 방법도 가능하다. 이러한 표면 기능화는, 칩(CH)이 패널과 납땜되기 전에 기능화된 경우에, 약 260℃의 리플로우 온도에 대해서도 표면이 안정적이도록 선택된다.
표면 기능화는 예컨대 제팅 이전에 이루어지며, 대안적으로 패널면, 칩면 및 기판면에서 이루어질 수 있다. 표면 기능화는 예컨대, 이미 칩(CH)이 장착된 기판과 함께 이루어질 수 있다. 따라서, 용용 목적에 따라, 제팅 기술로 인쇄된 물질 또는 물질 부분의 습윤 거동이 최적으로 구현되기 위해, 적합한 조합이 얻어질 수 있다. 잉크젯 인쇄 기술에서 사용된 적하물 크기는 요건에 따라 넓은 범위에서 가변적일 수 있으며, 예컨대 적하물 직경은 10 ㎛ 내지 100 ㎛의 범위를 가진다.
폐쇄층(SL)이 적층되면, 금속 프레임(MF)과 칩(CH) 사이의 틈새를 폐쇄할 때 또는 폐쇄한 이후에 상기 적층된 폴리머(P)는 경화되거나 금속 입자(MF)가 함께 소결된다. 이러한 일은 예컨대 폐쇄층에 UV 레이저를 조사시킴으로써 가능하거나(UV 경화성 폴리머) 또는 폐쇄층(SL)을 열에 의해 경화시키거나 금속 입자의 경우 열에 의해 소결시키는 종래 레이저를 이용하여서도 가능하다.
도 3은 제안된 원칙에 따른 소자의 대안적 실시예를 도시한다. 4개의 서로 다른 실시예들(1, 2, 3, 4)이 도시되어 있으며, 이들은 각각 폐쇄층(SL)의 실시 방식면에서 상이하다.
제1실시예(1)에 따르면, 범프 연결부(B)와 납땜된 칩(CH) 및 기판(S)은 먼저 분리되어 표면 기능화된다. 칩(CH)의 납땜 이후에 은 나노 입자는 약 45°의 각도로 금속 프레임(MF)과 칩(CH) 사이의 틈새상에 제팅되고 이후에 템퍼링된다. 보완적으로, Seedlayer(씨앗층)이 은 나노 입자의 제팅 전에 스퍼터링 되는 것이 중요할 수 있다. 다른 대안예로서, 범프 연결부(B)를 구비하며 톱질되어 들어간 웨이퍼 표면이 기능화될 수 있다. 이후에 있을 수 있는 그라인딩 시, 범프 연결부(B)를 구비한 칩(CH)은 노출된다(dicing before grinding process 또는 DBG). 이 경우 칩(CH)은 관련된 표면들에서만 기능화된다: 측면이나 범프 구비된 표면.
제2 대안예는, 칩(CH)을 구비한 기판(S)의 표면 기능화가 반사체 내에서 리플로우 납땜 이후에 실시되는 것이다. 이를 통해 웨이퍼(W) 및 기판(S)을 위한 별도의 공정이 생략되고, 납땜된 상대 부품들은 관련된 표면에서만 기능화된다.
제2 실시예(2)에서, 칩(CH)의 종측에 금속 입자가 제팅되고, 칩(CH)의 좁은 측에 폴리머(P)가 제팅된다. 이러한 처리법은, 칩 기하학에 따라 무엇보다도 열 사이클 시 모서리에 발생하며 잠재적인 층간박리(delamination) 위험을 나타내는 박리응력과 같은 기계적 응력을 감소시킨다. 또한, 실시예(2)는 사용된 기판(S)의 열 팽창 계수(CTE-값)에 의존하는 부가적 변형예를 시사한다. 이때 예컨대 금속 프레임(MF)의 모서리에만 금속 입자(NP) 및/또는 폴리머(P)가 국부적으로 제팅됨으로써 기계적 응력이 영향을 받아 감소될 수 있다.
제3실시예는 참조번호 3으로 표시된다. 이때, 기판(S)은 제팅된 폴리머 프레임에 의해 완전히 둘러싸여 있다. 이때 사용되는 폴리머(P)는 UV 경화성, 열 경화성 또는 핫멜트(hot melt) 특성을 가질 수 있다. 이러한 예에서, 표면 기능화가 생략될 수 있는데, 폴리머(P)가 이에 상응하는 흐름 특성을 가지고 예컨대 제팅 중에 UV 조사에 의해 또는 뜨거운 상태에서 차가운 기판 표면에 적용되는 경우에 그러하다.
도시된 제4실시예는 칩(CH)이 장착된 기판(S)에 제팅되는 금속 입자(NP)를 포함한다. 이때 금속 입자(NP)는 금속 프레임(MF)과 칩(CH) 사이의 폐쇄부로서 역할한다. 부가적으로 금속 입자(NP)는 이후에 수반될 수 있는 갈바닉을 위한 씨앗층 또는 씨앗층(Seedlayer)으로서 역할한다. 이러한 변형예는 특히 비용면에서 효과적인데, 다른 실시예에 제공된 일련의 다른 공정들이 생략되기 때문이다.
앞에서 실시예들(1, 2, 3)에 따라 구현된 소자는, 패널상에서 제조될 때의 마지막 단계에서 패널로부터 톱질되어 나와 개별 구성요소로서 사용될 수 있다. 또한, 이와 같이 생성된 소자는 오버몰딩되거나/오버몰딩되고 다른 보호층 또는 호일을 구비할 수 있다. 바람직하게는 갈바닉을 이용하여 금속층의 적층도 이루어진다.
B 범프 연결부
CH 칩
CF 라미네이트 호일
NP 금속 입자
MF 금속 프레임
P 폴리머
SL 폐쇄층
W 웨이퍼
S 기판

Claims (17)

  1. 기판(S);
    칩(CH);
    상기 칩(CH)이 적층되며 상기 기판(S)과 결합된 프레임(MF); 및
    상기 프레임(MF)과 상기 칩(CH)의 부분들 상에 위치한 폐쇄층(SL)을 포함하며,
    상기 폐쇄층은 상기 기판(S), 상기 칩(CH) 및 상기 프레임(MF)에 의해 에워싸인 용적을 밀봉적으로 밀폐하도록 설계되는 것을 특징으로 하는 소자.
  2. 청구항 1에 있어서,
    상기 폐쇄층(SK)은 잉크젯 인쇄 구조물을 나타내고, 폴리머(P) 또는 금속 입자(NP)를 포함하거나, 폴리머와 금속 입자의 혼합물(P, NP)을 포함하는 것을 특징으로 하는 소자.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 폐쇄층(SL)은 적층된 이후에 직경이 10 ㎚ 미만인 금속 나노 입자를 포함하는 것을 특징으로 하는 소자.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 폐쇄층(SL)은 상기 프레임(MF)과 상기 칩(CH)의 결합물을 완전히 포함하는 것을 특징으로 하는 소자.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 프레임(MF)은 평편한 표면(PS)을 포함하되, 상기 칩(CH)이 상기 프레임(MF)상에 균일하게 안착하도록 포함하는 것을 특징으로 하는 소자.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 칩(CH)은 범프 연결부(B)를 통해 상기 기판(S)과 접속되는 것을 특징으로 하는 소자.
  7. 청구항 6에 있어서,
    상기 범프 연결부(B)의 열 팽창 계수(CTE_bump)는 상기 프레임(MF)의 열 팽창 계수(CTE_MF)보다 더 큰 것을 특징으로 하는 소자.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 기판(S) 및/또는 상기 칩(CH)은 기능화된 표면(FS)을 포함하는 것을 특징으로 하는 소자.
  9. 청구항 8에 있어서,
    상기 기능화된 표면(FS)은 기능적 실란기를 포함하는 것을 특징으로 하는 소자.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서,
    상기 폐쇄층(SL)은,
    국부적으로 폴리머(P)만을 또는 금속 입자(NP)만을 포함하거나, 또는
    상기 폴리머(P)만을 또는 상기 금속 입자(NP)만을 포함하는 것을 특징으로 하는 소자.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
    상기 칩(CH)은 미소 전기 기계 시스템(MEMS), 미소 전기 광학 시스템(MEOPS), 미소 전기 광학 기계 시스템(MEOMS)인 것을 특징으로 하는 소자.
  12. 기판(S), 칩(CH) 및 프레임(MF)을 포함한 소자의 제조 방법에 있어서,
    상기 기판(S)상에 상기 프레임(MF)의 적층 단계; 및
    상기 칩(CH)과 상기 프레임(R)을 결합시키되, 상기 칩(CH)이 상기 프레임(MF)상에 적층되고, 그리고 상기 칩(CH)과 상기 프레임(MF)사이의 결합이 밀봉적으로 밀폐되도록 결합시키는 단계를 포함하는 것을 특징으로 하는 방법.
  13. 청구항 12에 있어서,
    상기 폐쇄층(SL)은,
    잉크젯 인쇄를 이용하여 적층되고, 그리고
    폴리머(P) 또는 금속 입자(NP)를 포함하거나, 폴리머와 금속 입자의 혼합물(P, NP)을 포함하는 것을 특징으로 하는 방법.
  14. 청구항 12 또는 청구항 13에 있어서,
    상기 기판(S)의 기능화 단계, 또는
    상기 칩(CH)의 기능화 단계, 또는
    상기 칩을 구비한 패널의 기능화 단계를 더 포함하는 것을 특징으로 하는 방법.
  15. 청구항 14에 있어서,
    상기 기능화 단계는 실란화를 이용하여 수행하는 것을 특징으로 하는 방법.
  16. 청구항 12 내지 청구항 15 중 어느 한 항에 있어서,
    상기 폐쇄층(SL)의 적층은 잉크젯 인쇄를 이용하여
    -국부적으로 이루어지되, 이때 일부분은 폴리머(P)만 포함하고 일부분은 금속 입자(NP)만을 포함하도록 이루어지거나, 또는
    - 상기 폐쇄층(SL)이 상기 폴리머(P)만을 포함하거나 상기 금속 입자(NP)만을 포함하도록 이루어지는 것을 특징으로 하는 방법.
  17. 청구항 12 내지 청구항 16 중 어느 한 항에 있어서,
    상기 칩(CH)이 금속 프레임(MF)과 밀봉적으로 밀폐되는 것은, 상기 칩(CH)이 압력영향을 받는 중에 상기 기판(S)과 상기 칩(CH) 사이에서 상기 범프 연결부(B)를 이용하여 결합됨으로써 이루어지는 것을 특징으로 하는 방법.
KR1020137007347A 2010-08-25 2011-07-29 소자 및 소자의 제조 방법 KR101839913B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102010035390.6 2010-08-25
DE102010035390 2010-08-25
DE102011018296.9A DE102011018296B4 (de) 2010-08-25 2011-04-20 Bauelement und Verfahren zum Herstellen eines Bauelements
DE102011018296.9 2011-04-20
PCT/EP2011/063127 WO2012025334A1 (de) 2010-08-25 2011-07-29 Bauelement und verfahren zum herstellen eines bauelements

Publications (2)

Publication Number Publication Date
KR20130137616A true KR20130137616A (ko) 2013-12-17
KR101839913B1 KR101839913B1 (ko) 2018-03-19

Family

ID=44514692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137007347A KR101839913B1 (ko) 2010-08-25 2011-07-29 소자 및 소자의 제조 방법

Country Status (5)

Country Link
US (1) US9382110B2 (ko)
JP (1) JP5734433B2 (ko)
KR (1) KR101839913B1 (ko)
DE (1) DE102011018296B4 (ko)
WO (1) WO2012025334A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5885690B2 (ja) 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
JP2013243340A (ja) * 2012-04-27 2013-12-05 Canon Inc 電子部品、実装部材、電子機器およびこれらの製造方法
JP6296687B2 (ja) * 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
US9875987B2 (en) * 2014-10-07 2018-01-23 Nxp Usa, Inc. Electronic devices with semiconductor die attached with sintered metallic layers, and methods of formation of such devices
CN106598143A (zh) * 2015-10-15 2017-04-26 中兴通讯股份有限公司 图案显示方法及装置
US9721864B2 (en) * 2015-12-30 2017-08-01 International Business Machines Corporation Low cost hermetic micro-electronics

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2625654B2 (ja) 1995-04-28 1997-07-02 日本電気株式会社 半導体装置およびその製造方法
JPH10256279A (ja) 1997-03-12 1998-09-25 Hitachi Chem Co Ltd 支持基板、支持基板の製造方法、電子部品装置及び支持基板の表面処理方法
JP3538526B2 (ja) 1997-07-03 2004-06-14 三菱電機株式会社 半導体集積回路装置
JP3123477B2 (ja) * 1997-08-08 2001-01-09 日本電気株式会社 表面弾性波素子の実装構造および実装方法
JP2001110845A (ja) * 1999-10-04 2001-04-20 Mitsubishi Electric Corp フリップチップの実装構造
US6960298B2 (en) * 2001-12-10 2005-11-01 Nanogen, Inc. Mesoporous permeation layers for use on active electronic matrix devices
US20060191215A1 (en) * 2002-03-22 2006-08-31 Stark David H Insulated glazing units and methods
DE10253163B4 (de) * 2002-11-14 2015-07-23 Epcos Ag Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung
DE102004005668B4 (de) * 2004-02-05 2021-09-16 Snaptrack, Inc. Elektrisches Bauelement und Herstellungsverfahren
DE102004020204A1 (de) * 2004-04-22 2005-11-10 Epcos Ag Verkapseltes elektrisches Bauelement und Verfahren zur Herstellung
JP3998658B2 (ja) * 2004-04-28 2007-10-31 富士通メディアデバイス株式会社 弾性波デバイスおよびパッケージ基板
US7261793B2 (en) * 2004-08-13 2007-08-28 Hewlett-Packard Development Company, L.P. System and method for low temperature plasma-enhanced bonding
EP2428486B1 (en) 2004-11-04 2021-04-14 Microchips Biotech, Inc. Compression and cold weld sealing methods and devices
US7743963B1 (en) 2005-03-01 2010-06-29 Amerasia International Technology, Inc. Solderable lid or cover for an electronic circuit
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
JP2007274104A (ja) 2006-03-30 2007-10-18 Daishinku Corp 圧電振動デバイスおよび圧電振動デバイスの製造方法
DE102007025992A1 (de) * 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages
US20090029152A1 (en) * 2007-07-25 2009-01-29 Analog Devices, Inc. Wafer Bonding Using Nanoparticle Material
JP5076166B2 (ja) 2008-05-16 2012-11-21 セイコーエプソン株式会社 圧電デバイス及びその封止方法
US20100087024A1 (en) * 2008-06-19 2010-04-08 Noureddine Hawat Device cavity organic package structures and methods of manufacturing same
KR100999919B1 (ko) * 2008-09-08 2010-12-13 삼성전기주식회사 인쇄회로기판 제조 방법

Also Published As

Publication number Publication date
WO2012025334A1 (de) 2012-03-01
KR101839913B1 (ko) 2018-03-19
JP5734433B2 (ja) 2015-06-17
DE102011018296B4 (de) 2020-07-30
US9382110B2 (en) 2016-07-05
JP2013536586A (ja) 2013-09-19
DE102011018296A1 (de) 2012-03-01
US20130214405A1 (en) 2013-08-22

Similar Documents

Publication Publication Date Title
JP5227019B2 (ja) カプセル封入された電気構成素子およびその製造方法
US7692292B2 (en) Packaged electronic element and method of producing electronic element package
DE10136743B4 (de) Verfahren zur hermetischen Verkapselung eines Bauelementes
KR101839913B1 (ko) 소자 및 소자의 제조 방법
US8069549B2 (en) Method for sealing a quartz crystal device
US6953985B2 (en) Wafer level MEMS packaging
JP3905041B2 (ja) 電子デバイスおよびその製造方法
JP6347104B2 (ja) 電気配線層の製造方法、電気配線層形成用部材、電気配線層、電気配線基板の製造方法、電気配線基板形成用部材、電気配線基板、振動子、電子機器および移動体
KR19990028493A (ko) 전자부품 및 그 제조방법
US20070008051A1 (en) Electronic component and manufacturing method thereof
CN107039406A (zh) 电子器件
US9006868B2 (en) Encapsulation of an MEMS component and a method for producing said component
JP2010136143A (ja) 電子部品モジュール
US20110193643A1 (en) Method of manufacturing package and method of manufacturing piezoelectric vibrator
JP2007067277A (ja) 電子デバイス、電子デバイスの製造方法、半導体ウェーハ
KR20180055369A (ko) 표면탄성파 소자 패키지 및 그 제작 방법
KR100843419B1 (ko) 반도체 칩 패키지 및 제조방법
JP4853142B2 (ja) マイクロデバイスモジュール及びその製造方法
US9166553B2 (en) Surface acoustic wave (SAW) device package and method for fabricating same
JP6355013B2 (ja) 中空部を有する実装構造体およびその製造方法
JP4556637B2 (ja) 機能素子体
JP4673670B2 (ja) 圧電デバイスの製造方法
KR20080071432A (ko) 고주파 모듈
JP2014225837A (ja) 水晶デバイス
JP2010107691A (ja) 光学装置及び光学装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant