JP4762920B2 - 分配回路 - Google Patents

分配回路 Download PDF

Info

Publication number
JP4762920B2
JP4762920B2 JP2007001758A JP2007001758A JP4762920B2 JP 4762920 B2 JP4762920 B2 JP 4762920B2 JP 2007001758 A JP2007001758 A JP 2007001758A JP 2007001758 A JP2007001758 A JP 2007001758A JP 4762920 B2 JP4762920 B2 JP 4762920B2
Authority
JP
Japan
Prior art keywords
circuit
inductance
resonant circuit
capacitance
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007001758A
Other languages
English (en)
Other versions
JP2008172358A (ja
Inventor
毅 大島
昌孝 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007001758A priority Critical patent/JP4762920B2/ja
Publication of JP2008172358A publication Critical patent/JP2008172358A/ja
Application granted granted Critical
Publication of JP4762920B2 publication Critical patent/JP4762920B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

この発明は、マイクロ波帯やミリ波帯で使用される分配回路に関するものである。
従来の分配回路は、入力端子と、2つの出力端子と、伝送線路と、アイソレーション抵抗と、並列共振回路により構成される。これにより、第1の周波数帯と第2の周波数帯において分配回路として動作させている(例えば、非特許文献1参照)。
また、従来の分配回路は、入力端子と、2つの出力端子と、伝送線路と、アイソレーション抵抗と、直列共振回路により構成される。これにより、第1の周波数帯と第2の周波数帯において分配回路として動作させている(例えば、非特許文献2参照)。
L.Wu,Z.Sun,H.Yilmaz,and M.Berroth,"A dual−frequency Wilkinson power divider,"IEEE Trans. Microwave Theory Tech.,vol.54,pp.278−284,Jan. 2006. 河合正,中島康晃,小久保吉裕,太田勲,山崎淳,"LC直列共振回路を用いた2周波数帯ウィルキンソン電力分配回路の設計法,"2006年電子情報通信学会エレクトロニクスソサイエティ大会,C−2−44,2006年.
従来の分配回路は以上のように構成されており、分配回路に伝送線路を用いているため、特に低周波数帯の使用において、回路面積が大きくなってしまうという課題があった。
この発明は上記のような課題を解決するためになされたもので、直並列共振回路とアイソレーション抵抗により小形に回路を構成し、且つ異なる2つの周波数帯域において動作する分配回路を得ることを目的とする。
この発明に係る分配回路は、入力端子に接続された第1の接続部に一端が接続され、且つ第1の出力端子に接続された第2の接続部に他端が接続された第1の直列共振回路と、前記入力端子に接続された前記第1の接続部に一端が接続され、且つ第2の出力端子に接続された第3の接続部に他端が接続されるとともに前記第1の直列共振回路と同じキャパシタンスとインダクタンスとを有する第2の直列共振回路と、前記第2の接続部に一端が接続され、且つ他端が接地された第1の並列共振回路と、前記第3の接続部に一端が接続され、且つ他端が接地されるとともに前記第1の並列共振回路と同じキャパシタンスとインダクタンスとを有する第2の並列共振回路と、前記第1の接続部に一端が接続され且つ他端が接地された第3の並列共振回路と、前記第2の接続部と前記第3の接続部との間に接続されたアイソレーション抵抗とを備え、所望の第1の周波数帯の中心周波数f 第2の周波数帯の中心周波数fと、所望の抵抗値Rとを用いて下式により、前記第1の直列共振回路のキャパシタンスC およびインダクタンスL と、前記第1の並列共振回路のキャパシタンスC およびインダクタンスL と、前記第3の並列共振回路のキャパシタンスC およびインダクタンスL と、アイソレーション抵抗R iso を与える。
Figure 0004762920
また、他の発明に係る分配回路は、入力端子に接続された第1の接続部に一端が接続され、且つ第1の出力端子に接続された第2の接続部に他端が接続された第1の並列共振回路と、前記入力端子に接続された前記第1の接続部に一端が接続され、且つ第2の出力端子に接続された第3の接続部に他端が接続されるとともに前記第1の並列共振回路と同じキャパシタンスとインダクタンスとを有する第2の並列共振回路と、前記第2の接続部に一端が接続され、且つ他端が接地された第1の直列共振回路と、前記第3の接続部に一端が接続され、且つ他端が接地されるとともに前記第1の直列共振回路と同じキャパシタンスとインダクタンスとを有する第2の直列共振回路と、前記第1の接続部に一端が接続され、且つ他端が接地された第3の直列共振回路と、前記第2の接続部と前記第3の接続部との間に接続されたアイソレーション抵抗とを備え、所望の第1の周波数帯の中心周波数f 第2の周波数帯の中心周波数fと、所望の抵抗値Rとを用いて下式により、前記第1の並列共振回路のキャパシタンスC およびインダクタンスL と、前記第1の直列共振回路のキャパシタンスC およびインダクタンスL と、前記第3の直列共振回路のキャパシタンスC およびインダクタンスL と、アイソレーション抵抗R iso を与える。
Figure 0004762920
また、他の発明に係る分配回路は、入力端子に接続された第1の接続部に一端が接続され、且つ第2の接続部に他端が接続された第1の直列共振回路と、前記入力端子に接続された前記第1の接続部に一端が接続され、且つ第3の接続部に他端が接続されるとともに前記第1の直列共振回路と同じキャパシタンスとインダクタンスとを有する第2の直列共振回路と、前記第2の接続部に一端が接続され、且つ第1の出力端子に接続された第4の接続部に他端が接続されるとともに前記第1の直列共振回路と同じキャパシタンスとインダクタンスとを有する第3の直列共振回路と、前記第3の接続部に一端が接続され、且つ第2の出力端子に接続された第5の接続部に他端が接続されるとともに前記第1の直列共振回路と同じキャパシタンスとインダクタンスとを有する第4の直列共振回路と、前記第2の接続部に一端が接続され、且つ他端が接地された第1の並列共振回路と、前記第3の接続部に一端が接続され、且つ他端が接地されるとともに前記第1の並列共振回路と同じキャパシタンスとインダクタンスとを有する第2の並列共振回路と、前記第4の接続部と前記第5の接続部との間に接続されたアイソレーション抵抗とを備え、所望の第1の周波数帯の中心周波数f 第2の周波数帯の中心周波数fと、所望の抵抗値Rとを用いて下式により、前記第1の直列共振回路のキャパシタンスC およびインダクタンスL と、前記第1の並列共振回路のキャパシタンスC およびインダクタンスL と、アイソレーション抵抗R iso を与える。
Figure 0004762920
また、さらに他の発明に係る分配回路は、入力端子に接続された第1の接続部に一端が接続され、且つ第2の接続部に他端が接続された第1の並列共振回路と、前記入力端子に接続された前記第1の接続部に一端が接続され、且つ第3の接続部に他端が接続されるとともに前記第1の並列共振回路と同じキャパシタンスとインダクタンスとを有する第2の並列共振回路と、前記第2の接続部に一端が接続され、且つ第1の出力端子に接続された第4の接続部に他端が接続されるとともに前記第1の並列共振回路と同じキャパシタンスとインダクタンスとを有する第3の並列共振回路と、前記第3の接続部に一端が接続され、且つ第2の出力端子に接続された第5の接続部に他端が接続されるとともに前記第1の並列共振回路と同じキャパシタンスとインダクタンスとを有する第4の並列共振回路と、前記第2の接続部に一端が接続され、且つ他端が接地された第1の直列共振回路と、前記第3の接続部に一端が接続され、且つ他端が接地されるとともに前記第1の直列共振回路と同じキャパシタンスとインダクタンスとを有する第2の直列共振回路と、前記第4の接続部と前記第5の接続部との間に接続されたアイソレーション抵抗とを備え、所望の第1の周波数帯の中心周波数f 第2の周波数帯の中心周波数fと、所望の抵抗値Rとを用いて下式により、前記第1の並列共振回路のキャパシタンスC およびインダクタンスL と、前記第1の直列共振回路のキャパシタンスC およびインダクタンスL と、アイソレーション抵抗R iso を与える。
Figure 0004762920
この発明によれば、直並列共振回路とアイソレーション抵抗により回路を構成したので、小形に回路を構成でき、且つ異なる2つの周波数帯域において動作する分配回路が得られる。
以下、この発明の実施の形態を説明する。
実施の形態1.
図1は、この発明の実施の形態1による分配回路の構成を示す回路図である。また、図2〜図4は、図1の分配回路における伝送特性(Sパラメータの周波数特性)の一例をそれぞれ示す説明図である。
図1に示す分配回路は、入力端子1に接続された第1の接続部4に一端が接続され、第1の出力端子2に接続された第2の接続部5に他端が接続された、キャパシタンスCとインダクタンスLによりなる第1の直列共振回路7と、入力端子1に接続された第1の接続部4に一端が接続され、第2の出力端子3に接続された第3の接続部6に他端が接続された、キャパシタンスCとインダクタンスLによりなる第2の直列共振回路8と、第2の接続部5に一端が接続され、他端が接地された、キャパシタンスCとインダクタンスLによりなる第1の並列共振回路9と、第3の接続部6に一端が接続され、他端が接地された、キャパシタンスCとインダクタンスLによりなる第2の並列共振回路10と、第1の接続部4に一端が接続され他端が接地された、キャパシタンスCとインダクタンスLによりなる第3の並列共振回路11と、第2の接続部5と第3の接続部6との間に接続された、抵抗値Risoのアイソレーション抵抗12とを備え、所望の第1と第2の周波数帯のそれぞれの中心周波数と、入力端子1と第1及び第2の出力端子2及び3とに接続される負荷抵抗Rとによって、第1及び第2の直列共振回路7及び8と、第1乃至第3の並列共振回路9〜11と、アイソレーション抵抗12との素子値を与えるようになされている。
次に動作について説明する。分配回路を動作させる異なる第1の周波数帯と第2の周波数帯のそれぞれの中心周波数をf、fとする。中心周波数f、fで分配回路として動作させるために、第1乃至第2の直列共振回路7、8を構成するキャパシタンスC、インダクタンスL、第1乃至第2の並列共振回路9、10を構成するキャパシタンスC、インダクタンスL、第3の並列共振回路11を構成するキャパシタンスC、インダクタンスL、およびアイソレーション抵抗12の抵抗値Risoを、下式により与える。
Figure 0004762920
式(1)から、第1乃至第2の直列共振回路7、8、および第1乃至第3の並列共振回路9、10、11の共振周波数は、中心周波数f、fの相乗平均値で与えられる。
ここでは、説明の便宜上、入力端子1および第1乃至第2の出力端子2、3に接続された負荷抵抗Rの値を50Ωとし、また、第1の周波数帯の中心周波数fを1GHz、第2の周波数帯の中心周波数fを2GHzに選択する。式(1)にしたがって分配回路を構成するキャパシタンス、インダクタンスおよびアイソレーション抵抗の値を求めると、C=1.125pF、L=11.254nH、C=2.251pF、L=5.627nH、C=4.502pF、L=2.813nH、Riso=100Ωとなる。
このようにして与えた分配回路のSパラメータの周波数特性(計算値)を図2〜図4に示す。図2〜図4において、横軸は周波数を表し、縦軸は入力端子1および第1乃至第2の出力端子2、3から高周波信号を入力した場合の反射係数の大きさ、すなわち反射振幅|S11|、|S22|(=|S33|)、第1の出力端子2から高周波信号を入力した場合に第2の出力端子3へ伝送される高周波信号の大きさ、あるいは第2の出力端子3から高周波信号を入力した場合に第1の出力端子2へ伝送される高周波信号の大きさ、すなわちアイソレーション|S32|(=|S23|)、入力端子1から高周波信号を入力した場合に第1乃至第2の出力端子2、3へそれぞれ分配される高周波信号の大きさ、すなわち分配振幅|S21|(=|S31|)を、それぞれ表す。
図2〜図4に示すSパラメータの周波数特性から、第1および第2の周波数帯の中心周波数f、fにおいて、入力端子1から入力した高周波信号は反射することなく、第1乃至第2の出力端子2、3へ等分配で伝送される。また、第1乃至第2の出力端子2、3は完全にアイソレーションされることがわかる。したがって、仮に、第1乃至第2の出力端子2、3に接続されたアンテナ等の負荷との間に不整合が生じて反射波が生じても、その反射波は、第1乃至第2の出力端子2、3の互いの端子へ伝送されることなく、安定した分配回路として動作する。
このような分配回路は、例えばキャパシタンスとインダクタンスおよびアイソレーション抵抗をチップ部品により実現し、これらチップ部品を誘電体基板上にそれぞれ配置して、チップ部品間を誘電体基板上に形成したストリップ導体パターンで接続することにより、小形に構成できる。
以上で明らかなように、この実施の形態1によれば、キャパシタンスとインダクタンスといった集中定数素子からなる直並列共振回路とアイソレーション抵抗により回路を構成したので、小形に回路を構成でき、且つ異なる2つの周波数帯域において動作する分配回路が得られる効果を奏する。
実施の形態2.
図5は、この発明の実施の形態2による分配回路の構成を示す回路図である。また、図6〜図8は、図5の分配回路における伝送特性(Sパラメータの周波数特性)の一例を示す説明図である。
図5に示す分配回路は、入力端子1に接続された第1の接続部4に一端が接続され、第1の出力端子2に接続された第2の接続部5に他端が接続された、キャパシタンスCとインダクタンスLによりなる第1の並列共振回路13と、入力端子1に接続された第1の接続部4に一端が接続され、第2の出力端子3に接続された第3の接続部6に他端が接続された、キャパシタンスCとインダクタンスLによりなる第2の並列共振回路14と、第2の接続部5に一端が接続され、他端が接地された、キャパシタンスCとインダクタンスLによりなる第1の直列共振回路15と、第3の接続部6に一端が接続され、他端が接地された、キャパシタンスCとインダクタンスLによりなる第2の直列共振回路16と、第1の接続部4に一端が接続され、他端が接地された、キャパシタンスCとインダクタンスLによりなる第3の直列共振回路17と、第2の接続部5と第3の接続部6との間に接続された、抵抗値Risoのアイソレーション抵抗12とを備え、所望の第1と第2の周波数帯のそれぞれの中心周波数と、入力端子1と第1及び第2の出力端子2及び3とに接続される負荷抵抗とによって、第1及び第2の並列共振回路13及び14と、第1乃至第3の直列共振回路15〜17と、アイソレーション抵抗12との素子値を与えるようになされている。
次に動作について説明する。分配回路を動作させる異なる第1の周波数帯と第2の周波数帯のそれぞれの中心周波数をf、fとする。中心周波数f、fで分配回路として動作させるために、第1乃至第2の並列共振回路13、14を構成するキャパシタンスC、インダクタンスL、第1乃至第2の直列共振回路15、16を構成するキャパシタンスC、インダクタンスL、第3の直列共振回路17を構成するキャパシタンスC、インダクタンスL、およびアイソレーション抵抗12の抵抗値Risoを、下式により与える。
Figure 0004762920
式(2)から、第1乃至第2の並列共振回路13、14、および第1乃至第3の直列共振回路15〜17の共振周波数は、中心周波数f、fの相乗平均値で与えられる。
ここでは、説明の便宜上、入力端子1および第1乃至第2の出力端子2、3に接続された負荷抵抗Rの値を50Ωとし、また、第1の周波数帯の中心周波数fを1GHz、第2の周波数帯の中心周波数fを2GHzに選択する。式(2)にしたがって分配回路を構成するキャパシタンス、インダクタンスおよびアイソレーション抵抗の値を求めると、C=2.251pF、L=5.627nH、C=1.125pF、L=11.254nH、C=2.251pF、L=5.627nH、Riso=100Ωとなる。
このようにして与えた分配回路のSパラメータの周波数特性(計算値)を図6〜図8に示す。図6〜図8において、横軸は周波数を表し、縦軸は入力端子1および第1乃至第2の出力端子2、3から高周波信号を入力した場合の反射係数の大きさ、すなわち反射振幅|S11|、|S22|(=|S33|)、第1の出力端子2から高周波信号を入力した場合に第2の出力端子3へ伝送される高周波信号の大きさ、あるいは第2の出力端子3から高周波信号を入力した場合に第1の出力端子2へ伝送される高周波信号の大きさ、すなわちアイソレーション|S32|(=|S23|)、入力端子1から高周波信号を入力した場合に第1乃至第2の出力端子2、3へそれぞれ分配される高周波信号の大きさ、すなわち分配振幅|S21|(=|S31|)を、それぞれ表す。
図6〜図8に示すSパラメータの周波数特性から、第1および第2の周波数帯の中心周波数f、fにおいて、入力端子1から入力した高周波信号は反射することなく、第1乃至第2の出力端子2、3へ等分配で伝送される。また、第1乃至第2の出力端子2、3は完全にアイソレーションされることがわかる。したがって、仮に第1乃至第2の出力端子2、3に接続されたアンテナ等の負荷との間に不整合が生じて反射波が生じても、その反射波は第1乃至第2の出力端子2、3の互いの端子へ伝送されることなく、安定した分配回路として動作する。
このような分配回路は、例えばキャパシタンスとインダクタンスおよびアイソレーション抵抗をチップ部品により実現し、これらチップ部品を誘電体基板上にそれぞれ配置して、チップ部品間を誘電体基板上に形成したストリップ導体パターンで接続することにより、小形に構成できる。
以上で明らかなように、この実施の形態2によれば、キャパシタンスとインダクタンスといった集中定数素子からなる直並列共振回路とアイソレーション抵抗により回路を構成したので、小形に回路を構成でき、且つ異なる2つの周波数帯域において動作する分配回路が得られる効果を奏する。
実施の形態3.
図9は、この発明の実施の形態3による分配回路の構成を示す回路図である。また、図10〜図12は、図9の分配回路における伝送特性(Sパラメータの周波数特性)の一例を示す説明図である。
図9に示す分配回路は、入力端子1に接続された第1の接続部4に一端が接続され、第2の接続部5に他端が接続された、キャパシタンスCとインダクタンスLによりなる第1の直列共振回路18と、入力端子1に接続された第1の接続部4に一端が接続され、第3の接続部6に他端が接続された、キャパシタンスCとインダクタンスLによりなる第2の直列共振回路19と、第2の接続部5と第1の出力端子2に接続された第4の接続部25との間に設けられた、キャパシタンスCとインダクタンスLによりなる第3の直列共振回路20と、第3の接続部6と第2の出力端子3に接続された第5の接続部26との間に設けられた、キャパシタンスCとインダクタンスLによりなる第4の直列共振回路21と、第2の接続部5に一端が接続され、他端が接地された、キャパシタンスCとインダクタンスLによりなる第1の並列共振回路22と、第3の接続部6に一端が接続され、他端が接地された、キャパシタンスCとインダクタンスLによりなる第2の並列共振回路23と、第4の接続部25と第5の接続部26との間に接続された、抵抗値Risoのアイソレーション抵抗24とを備え、所望の第1と第2の周波数帯のそれぞれの中心周波数と、入力端子1と第1及び第2の出力端子2及び3とに接続される負荷抵抗とによって、第1乃至第4の直列共振回路18〜21と、第1及び第2の並列共振回路22及び23と、アイソレーション抵抗24との素子値を与えるようになされている。
次に動作について説明する。分配回路を動作させる異なる第1の周波数帯と第2の周波数帯のそれぞれの中心周波数をf、fとする。中心周波数f、fで分配回路として動作させるために、第1乃至第4の直列共振回路18〜21を構成するキャパシタンスC、インダクタンスL、第1乃至第2の並列共振回路22、23を構成するキャパシタンスC、インダクタンスL、およびアイソレーション抵抗24の抵抗値Risoを、下式により与える。
Figure 0004762920
式(3)から、第1乃至第4の直列共振回路18〜21、および第1乃至第2の並列共振回路22、23の共振周波数は、中心周波数f、fの相乗平均値で与えられる。
ここでは、説明の便宜上、入力端子1および第1乃至第2の出力端子2、3に接続された負荷抵抗Rの値を50Ωとし、また、第1の周波数帯の中心周波数fを1GHz、第2の周波数帯の中心周波数fを2GHzに選択する。式(3)にしたがって分配回路を構成するキャパシタンス、インダクタンスおよびアイソレーション抵抗の値を求めると、C=1.125pF、L=11.254nH、C=2.251pF、L=5.627nH、Riso=100Ωとなる。
このようにして与えた分配回路のSパラメータの周波数特性(計算値)を図10〜図12に示す。図10〜図12において、横軸は周波数を表し、縦軸は入力端子1および第1乃至第2の出力端子2、3から高周波信号を入力した場合の反射係数の大きさ、すなわち反射振幅|S11|、|S22|(=|S33|)、第1の出力端子2から高周波信号を入力した場合に第2の出力端子3へ伝送される高周波信号の大きさ、あるいは第2の出力端子3から高周波信号を入力した場合に第1の出力端子2へ伝送される高周波信号の大きさ、すなわちアイソレーション|S32|(=|S23|)、入力端子1から高周波信号を入力した場合に第1乃至第2の出力端子2、3へそれぞれ分配される高周波信号の大きさ、すなわち分配振幅|S21|(=|S31|)を、それぞれ表す。
図10〜図12に示すSパラメータの周波数特性から、第1および第2の周波数帯の中心周波数f、fにおいて、入力端子1から入力した高周波信号は反射することなく、第1乃至第2の出力端子2、3へ等分配で伝送される。また、第1乃至第2の出力端子2、3は完全にアイソレーションされることがわかる。したがって、仮に第1乃至第2の出力端子2、3に接続されたアンテナ等の負荷との間に不整合が生じて反射波が生じても、その反射波は第1乃至第2の出力端子2、3の互いの端子へ伝送されることなく、安定した分配回路として動作する。
このような分配回路は、例えばキャパシタンスとインダクタンスおよびアイソレーション抵抗をチップ部品により実現し、これらチップ部品を誘電体基板上にそれぞれ配置して、チップ部品間を誘電体基板上に形成したストリップ導体パターンで接続することにより、小形に構成できる。
以上で明らかなように、この実施の形態3によれば、キャパシタンスとインダクタンスといった集中定数素子からなる直並列共振回路とアイソレーション抵抗により回路を構成したので、小形に回路を構成でき、且つ異なる2つの周波数帯域において動作する分配回路が得られる効果を奏する。
実施の形態4.
図13は、この発明の実施の形態4による分配回路の構成を示す回路図である。また、図14〜図16は、図13の分配回路における伝送特性(Sパラメータの周波数特性)の一例を示す説明図である。
図13に示す分配回路は、入力端子1に接続された第1の接続部4に一端が接続され、第2の接続部5に他端が接続された、キャパシタンスCとインダクタンスLによりなる第1の並列共振回路27と、入力端子1に接続された第1の接続部4に一端が接続され、第3の接続部6に他端が接続された、キャパシタンスCとインダクタンスLによりなる第2の並列共振回路28と、第2の接続部5と第1の出力端子2に接続された第4の接続部25との間に設けられた、キャパシタンスCとインダクタンスLによりなる第3の並列共振回路29と、第3の接続部6と第2の出力端子3に接続された第5の接続部26との間に設けられた、キャパシタンスCとインダクタンスLによりなる第4の並列共振回路30と、第2の接続部5に一端が接続され、他端が接地された、キャパシタンスCとインダクタンスLによりなる第1の直列共振回路31と、第3の接続部6に一端が接続され、他端が接地された、キャパシタンスCとインダクタンスLによりなる第2の直列共振回路32と、第4の接続部25と第5の接続部26との間に接続された、抵抗値Risoのアイソレーション抵抗24とを備え、所望の第1と第2の周波数帯のそれぞれの中心周波数と、入力端子1と第1及び第2の出力端子2及び3とに接続される負荷抵抗とによって、第1乃至第4の並列共振回路27〜30と、第1及び第2の直列共振回路31及び32と、アイソレーション抵抗24との素子値を与えるようになされている。
次に動作について説明する。分配回路を動作させる異なる第1の周波数帯と第2の周波数帯のそれぞれの中心周波数をf、fとする。中心周波数f、fで分配回路として動作させるために、第1乃至第4の並列共振回路27〜30を構成するキャパシタンスC、インダクタンスL、第1乃至第2の直列共振回路31、32を構成するキャパシタンスC、インダクタンスL、およびアイソレーション抵抗24の抵抗値Risoを、下式により与える。
Figure 0004762920
式(4)から、第1乃至第4の並列共振回路27〜30、および第1乃至第2の直列共振回路31、32の共振周波数は、中心周波数f、fの相乗平均値で与えられる。
ここでは、説明の便宜上、入力端子1および第1乃至第2の出力端子2、3に接続された負荷抵抗Rの値を50Ωとし、また、第1の周波数帯の中心周波数fを1GHz、第2の周波数帯の中心周波数fを2GHzに選択する。式(4)にしたがって分配回路を構成するキャパシタンス、インダクタンスおよびアイソレーション抵抗の値を求めると、C=2.251pF、L=5.627nH、C=1.125pF、L=11.254nH、Riso=100Ωとなる。
このようにして与えた分配回路のSパラメータの周波数特性(計算値)を図14〜図16に示す。図14〜図16において、横軸は周波数を表し、縦軸は入力端子1および第1乃至第2の出力端子2、3から高周波信号を入力した場合の反射係数の大きさ、すなわち反射振幅|S11|、|S22|(=|S33|)、第1の出力端子2から高周波信号を入力した場合に第2の出力端子3へ伝送される高周波信号の大きさ、あるいは第2の出力端子3から高周波信号を入力した場合に第1の出力端子2へ伝送される高周波信号の大きさ、すなわちアイソレーション|S32|(=|S23|)、入力端子1から高周波信号を入力した場合に第1乃至第2の出力端子2、3へそれぞれ分配される高周波信号の大きさ、すなわち分配振幅|S21|(=|S31|)を、それぞれ表す。
図14〜図16に示すSパラメータの周波数特性から、第1および第2の周波数帯の中心周波数f、fにおいて、入力端子1から入力した高周波信号は反射することなく、第1乃至第2の出力端子2、3へ等分配で伝送される。また、第1乃至第2の出力端子2、3は完全にアイソレーションされることがわかる。したがって、仮に第1乃至第2の出力端子2、3に接続されたアンテナ等の負荷との間に不整合が生じて反射波が生じても、その反射波は第1乃至第2の出力端子2、3の互いの端子へ伝送されることなく、安定した分配回路として動作する。
このような分配回路は、例えばキャパシタンスとインダクタンスおよびアイソレーション抵抗をチップ部品により実現し、これらチップ部品を誘電体基板上にそれぞれ配置して、チップ部品間を誘電体基板上に形成したストリップ導体パターンで接続することにより、小形に構成できる。
以上で明らかなように、この実施の形態4によれば、キャパシタンスとインダクタンスといった集中定数素子からなる直並列共振回路とアイソレーション抵抗により回路を構成したので、小形に回路を構成でき、且つ異なる2つの周波数帯域において動作する分配回路が得られる効果を奏する。
この発明の実施の形態1による分配回路の構成を示す回路図である。 図1の分配回路における伝送特性(Sパラメータの周波数特性)の一例を説明するもので、反射振幅の周波数特性図である。 図1の分配回路における伝送特性(Sパラメータの周波数特性)の一例を説明するもので、アイソレーションの周波数特性図である。 図1の分配回路における伝送特性(Sパラメータの周波数特性)の一例を説明するもので、分配振幅の周波数特性図である。 この発明の実施の形態2による分配回路の構成を示す回路図である。 図5の分配回路における伝送特性(Sパラメータの周波数特性)の一例を説明するもので、反射振幅の周波数特性図である。 図5の分配回路における伝送特性(Sパラメータの周波数特性)の一例を説明するもので、アイソレーションの周波数特性図である。 図5の分配回路における伝送特性(Sパラメータの周波数特性)の一例を説明するもので、分配振幅の周波数特性図である。 この発明の実施の形態3による分配回路の構成を示す回路図である。 図9の分配回路における伝送特性(Sパラメータの周波数特性)の一例を説明するもので、反射振幅の周波数特性図である。 図9の分配回路における伝送特性(Sパラメータの周波数特性)の一例を説明するもので、アイソレーションの周波数特性図である。 図9の分配回路における伝送特性(Sパラメータの周波数特性)の一例を説明するもので、分配振幅の周波数特性図である。 この発明の実施の形態4による分配回路の構成を示す回路図である。 図13の分配回路における伝送特性(Sパラメータの周波数特性)の一例を説明するもので、反射振幅の周波数特性図である。 図13の分配回路における伝送特性(Sパラメータの周波数特性)の一例を説明するもので、アイソレーションの周波数特性図である。 図13の分配回路における伝送特性(Sパラメータの周波数特性)の一例を説明するもので、分配振幅の周波数特性図である。
符号の説明
1 入力端子、2 第1の出力端子、3 第2の出力端子、4 第1の接続部、5 第2の接続部、6 第3の接続部、7 第1の直列共振回路、8 第2の直列共振回路、9 第1の並列共振回路、10 第2の並列共振回路、11 第3の並列共振回路、12 アイソレーション抵抗、13 第1の並列共振回路、14 第2の並列共振回路、15 第1の直列共振回路、16 第2の直列共振回路、17 第3の直列共振回路、18 第1の直列共振回路、19 第2の直列共振回路、20 第3の直列共振回路、21 第4の直列共振回路、22 第1の並列共振回路、23 第2の並列共振回路、24 アイソレーション抵抗、25 第4の接続部、26 第5の接続部、27 第1の並列共振回路、28 第2の並列共振回路、29 第3の並列共振回路、30 第4の並列共振回路、31 第1の直列共振回路、32 第2の直列共振回路。

Claims (9)

  1. 入力端子に接続された第1の接続部に一端が接続され、且つ第1の出力端子に接続された第2の接続部に他端が接続された第1の直列共振回路と、
    前記入力端子に接続された前記第1の接続部に一端が接続され、且つ第2の出力端子に接続された第3の接続部に他端が接続されるとともに前記第1の直列共振回路と同じキャパシタンスとインダクタンスとを有する第2の直列共振回路と、
    前記第2の接続部に一端が接続され、且つ他端が接地された第1の並列共振回路と、
    前記第3の接続部に一端が接続され、且つ他端が接地されるとともに前記第1の並列共振回路と同じキャパシタンスとインダクタンスとを有する第2の並列共振回路と、
    前記第1の接続部に一端が接続され且つ他端が接地された第3の並列共振回路と、
    前記第2の接続部と前記第3の接続部との間に接続されたアイソレーション抵抗と
    を備え、
    所望の第1の周波数帯の中心周波数f 第2の周波数帯の中心周波数fと、所望の抵抗値Rとを用いて下式により、前記第1の直列共振回路のキャパシタンスC およびインダクタンスL と、前記第1の並列共振回路のキャパシタンスC およびインダクタンスL と、前記第3の並列共振回路のキャパシタンスC およびインダクタンスL と、アイソレーション抵抗R iso を与える
    ことを特徴とする分配回路。
    Figure 0004762920
  2. 請求項1に記載の分配回路において、
    前記第1及び第2の直列共振回路と前記第1乃至第3の並列共振回路の共振周波数は、所望の第1と第2の周波数帯のそれぞれの中心周波数に対し、前記第1と第2の周波数帯のそれぞれの中心周波数の相乗平均値で与えられる
    ことを特徴とする分配回路。
  3. 入力端子に接続された第1の接続部に一端が接続され、且つ第1の出力端子に接続された第2の接続部に他端が接続された第1の並列共振回路と、
    前記入力端子に接続された前記第1の接続部に一端が接続され、且つ第2の出力端子に接続された第3の接続部に他端が接続されるとともに前記第1の並列共振回路と同じキャパシタンスとインダクタンスとを有する第2の並列共振回路と、
    前記第2の接続部に一端が接続され、且つ他端が接地された第1の直列共振回路と、
    前記第3の接続部に一端が接続され、且つ他端が接地されるとともに前記第1の直列共振回路と同じキャパシタンスとインダクタンスとを有する第2の直列共振回路と、
    前記第1の接続部に一端が接続され、且つ他端が接地された第3の直列共振回路と、
    前記第2の接続部と前記第3の接続部との間に接続されたアイソレーション抵抗と
    を備え、
    所望の第1の周波数帯の中心周波数f 第2の周波数帯の中心周波数fと、所望の抵抗値Rとを用いて下式により、前記第1の並列共振回路のキャパシタンスC およびインダクタンスL と、前記第1の直列共振回路のキャパシタンスC およびインダクタンスL と、前記第3の直列共振回路のキャパシタンスC およびインダクタンスL と、アイソレーション抵抗R iso を与える
    ことを特徴とする分配回路。
    Figure 0004762920
  4. 請求項3に記載の分配回路において、
    前記第1及び第2の並列共振回路と前記第1乃至第3の直列共振回路の共振周波数は、所望の第1と第2の周波数帯のそれぞれの中心周波数に対し、前記第1と第2の周波数帯のそれぞれの中心周波数の相乗平均値で与えられる
    ことを特徴とする分配回路。
  5. 入力端子に接続された第1の接続部に一端が接続され、且つ第2の接続部に他端が接続された第1の直列共振回路と、
    前記入力端子に接続された前記第1の接続部に一端が接続され、且つ第3の接続部に他端が接続されるとともに前記第1の直列共振回路と同じキャパシタンスとインダクタンスとを有する第2の直列共振回路と、
    前記第2の接続部に一端が接続され、且つ第1の出力端子に接続された第4の接続部に他端が接続されるとともに前記第1の直列共振回路と同じキャパシタンスとインダクタンスとを有する第3の直列共振回路と、
    前記第3の接続部に一端が接続され、且つ第2の出力端子に接続された第5の接続部に他端が接続されるとともに前記第1の直列共振回路と同じキャパシタンスとインダクタンスとを有する第4の直列共振回路と、
    前記第2の接続部に一端が接続され、且つ他端が接地された第1の並列共振回路と、
    前記第3の接続部に一端が接続され、且つ他端が接地されるとともに前記第1の並列共振回路と同じキャパシタンスとインダクタンスとを有する第2の並列共振回路と、
    前記第4の接続部と前記第5の接続部との間に接続されたアイソレーション抵抗と
    を備え、
    所望の第1の周波数帯の中心周波数f 第2の周波数帯の中心周波数fと、所望の抵抗値Rとを用いて下式により、前記第1の直列共振回路のキャパシタンスC およびインダクタンスL と、前記第1の並列共振回路のキャパシタンスC およびインダクタンスL と、アイソレーション抵抗R iso を与える
    ことを特徴とする分配回路。
    Figure 0004762920
  6. 請求項5に記載の分配回路において、
    前記第1乃至第4の直列共振回路と前記第1及び第2の並列共振回路の共振周波数は、所望の第1と第2の周波数帯のそれぞれの中心周波数に対し、前記第1と第2の周波数帯のそれぞれの中心周波数の相乗平均値で与えられる
    ことを特徴とする分配回路。
  7. 入力端子に接続された第1の接続部に一端が接続され、且つ第2の接続部に他端が接続された第1の並列共振回路と、
    前記入力端子に接続された前記第1の接続部に一端が接続され、且つ第3の接続部に他端が接続されるとともに前記第1の並列共振回路と同じキャパシタンスとインダクタンスとを有する第2の並列共振回路と、
    前記第2の接続部に一端が接続され、且つ第1の出力端子に接続された第4の接続部に他端が接続されるとともに前記第1の並列共振回路と同じキャパシタンスとインダクタンスとを有する第3の並列共振回路と、
    前記第3の接続部に一端が接続され、且つ第2の出力端子に接続された第5の接続部に他端が接続されるとともに前記第1の並列共振回路と同じキャパシタンスとインダクタンスとを有する第4の並列共振回路と、
    前記第2の接続部に一端が接続され、且つ他端が接地された第1の直列共振回路と、
    前記第3の接続部に一端が接続され、且つ他端が接地されるとともに前記第1の直列共振回路と同じキャパシタンスとインダクタンスとを有する第2の直列共振回路と、
    前記第4の接続部と前記第5の接続部との間に接続されたアイソレーション抵抗と
    を備え、
    所望の第1の周波数帯の中心周波数f 第2の周波数帯の中心周波数fと、所望の抵抗値Rとを用いて下式により、前記第1の並列共振回路のキャパシタンスC およびインダクタンスL と、前記第1の直列共振回路のキャパシタンスC およびインダクタンスL と、アイソレーション抵抗R iso を与える
    ことを特徴とする分配回路。
    Figure 0004762920
  8. 請求項7に記載の分配回路において、
    前記第1乃至第4の並列共振回路と前記第1及び第2の直列共振回路の共振周波数は、所望の第1と第2の周波数帯のそれぞれの中心周波数に対し、前記第1と第2の周波数帯のそれぞれの中心周波数の相乗平均値で与えられる
    ことを特徴とする分配回路。
  9. 請求項1乃至8のいずれかに記載の分配回路において、
    前記キャパシタンス、前記インダクタンスおよび前記アイソレーション抵抗はチップ部品であり、
    前記チップ部品は誘電体基板に配置されるとともに前記誘電体基板上に形成したストリップ導体パターンにより接続される
    ことを特徴する分配回路。
JP2007001758A 2007-01-09 2007-01-09 分配回路 Expired - Fee Related JP4762920B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007001758A JP4762920B2 (ja) 2007-01-09 2007-01-09 分配回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007001758A JP4762920B2 (ja) 2007-01-09 2007-01-09 分配回路

Publications (2)

Publication Number Publication Date
JP2008172358A JP2008172358A (ja) 2008-07-24
JP4762920B2 true JP4762920B2 (ja) 2011-08-31

Family

ID=39700063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007001758A Expired - Fee Related JP4762920B2 (ja) 2007-01-09 2007-01-09 分配回路

Country Status (1)

Country Link
JP (1) JP4762920B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011015070A (ja) * 2009-06-30 2011-01-20 Toshiba Corp 高周波信号の分配装置及び分配方法及びテレビジョン信号受信装置
JP6524486B2 (ja) * 2015-07-02 2019-06-05 学校法人上智学院 電力分配合成回路
WO2022196640A1 (ja) * 2021-03-17 2022-09-22 Tdk株式会社 電子部品および通信機器

Also Published As

Publication number Publication date
JP2008172358A (ja) 2008-07-24

Similar Documents

Publication Publication Date Title
US9270007B2 (en) Power divider
US9698750B2 (en) Circuit
JP2004312741A (ja) 一体型の二帯域インダクタンス及びその応用
US20190051986A1 (en) Antenna and terminal
GB2408150A (en) Ultra-wideband pseudo-self-complementary antenna
US20160181678A1 (en) Band-rejection filter
JP4762920B2 (ja) 分配回路
KR101942074B1 (ko) Rf 신호용 저역통과필터
US10658723B1 (en) Integrated high pass filter for microwave system in package
US20090015355A1 (en) Compensated attenuator
Bharathi et al. Design and analysis of interdigital microstrip bandpass filter for centre frequency 2.4 GHz
JP2020088531A (ja) 帯域通過フィルタ
JP4267511B2 (ja) 帯域阻止フィルタ
US11646711B2 (en) Filter circuit and balun circuit
US9768753B2 (en) Filter using BAWRs and L/C elements connected to the BAWRs
US11575188B2 (en) Phase shifter
JP7253722B2 (ja) 4相電力分配器及び電子機器
JP4519769B2 (ja) 分配回路
KR102459725B1 (ko) 위상천이기
JP2011250160A (ja) バンドパスフィルタ回路、及びmmic
JP6532618B2 (ja) 高周波回路及び高周波電力増幅器
KR101977832B1 (ko) 비대칭 구조의 집중소자 기반 방향성 결합기
JP2008187459A (ja) ラットレースハイブリッド
JP2008054174A (ja) 90度ハイブリッド回路
US20210376436A1 (en) A radio frequency pass-band filter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110608

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees