JP2011250160A - バンドパスフィルタ回路、及びｍｍｉｃ - Google Patents

Abstract

【課題】ＭＭＩＣ上に構成するバンドパスフィルタ回路であって、回路規模の増加を抑えつつ、周波数特性を急峻にすることができるバンドパスフィルタ回路を提供する。
【解決手段】バンドパスフィルタ回路は、一端が信号を入力する入力端子に接続され、他端が信号を出力する出力端子に接続されているＬＣ直列共振回路と、一端が前記入力端子と前記ＬＣ直列共振回路とを接続する第１の接続点に接続され、他端が接地されている第１のＬＣ並列共振回路と、一端が前記出力端子と前記ＬＣ直列共振回路とを接続する第２の接続点に接続され、他端が接地されている第２のＬＣ並列共振回路と、特定の周波数帯域にノッチを生じさせるトラップ用キャパシタとを備えている。
【選択図】図１

Description

本発明は、マイクロ波帯やミリ波帯で使用されるＭＭＩＣ（Monolithic Microwave Integrated Circuit；モノリシック・マイクロ波集積回路）に形成されるバンドパスフィルタ回路、及び該バンドパスフィルタ回路が形成されているＭＭＩＣに関する。

狭帯域通信において、隣接する周波数チャネルが互いに干渉しないようにするために、送信する信号を割り当てられた周波数帯域に収める必要がある。そのために、急峻な減衰傾度を有する濾波回路、例えば、バンドパスフィルタ（Band Pass Filter；ＢＦＰ）が必要となる（特許文献１）。
具体的には、無線装置では、ベースバンド信号又は中間周波数信号を送信周波数に周波数変換し、周波数変換の際に発生した不要波（スプリアス）をバンドパスフィルタにより除去し、スプリアスを除去した信号を無線伝送に必要なレベルにまで増幅してアンテナより放射する。

図７は、一般的な、バターワース型のバンドパスフィルタ回路の一例を示す回路図である。図７（ａ）は、集中定数回路によるバンドパスフィルタ回路の一例を示す回路図である。バンドパスフィルタ回路９１は、入力端子１１と、出力端子１２と、一端が入力端子１１に接続され、他端が出力端子１２に接続され、キャパシタＣ１及びインダクタＬ１からなる直列共振回路と、一端が入力端子１１に接続され、他端が接地され、キャパシタＣ２及びインダクタＬ２からなる並列共振回路と、一端が出力端子１２に接続され、他端が接地され、キャパシタＣ３及びインダクタＬ３からなる並列共振回路とを備えている。

マイクロ波帯やミリ波帯などの高周波の信号を処理する回路において、インダクタＬやキャパシタＣなどの集中定数回路は、スパイラルインダクタや分布定数線路により置き換えられる。図７（ｂ）は、図７（ａ）のバンドパスフィルタ回路９１のインダクタを分布定数線路に置き換えたバンドパスフィルタ回路９２を示す回路図である。具体的には、バンドパスフィルタ回路９２は、バンドパスフィルタ回路９１に備えられていたインダクタＬ１，Ｌ２，Ｌ３が分布定数線路のインダクタＬ１’、Ｌ２’、Ｌ３’に置き換えられている。

近年、無線装置の小型化に伴い、小型、軽量、且つ量産性に優れたＭＭＩＣには、周波数変換器（ミキサ）やバンドパスフィルタ回路が形成されている。このようなＭＭＩＣは、マイクロ波帯やミリ波帯の無線装置に用いられる。しかし、ＭＭＩＣに形成されるバンドパスフィルタ回路は、急峻な減衰傾度を実現することが難しく、所望のスプリアス除去比を確保できないことがある。
そこで、ＭＭＩＣにおいて、バンドパスフィルタ回路を構成する際には、共振回路を従属に多段接続して、所望の周波数特性を満たすバンドパスフィルタ回路が構成されている。

特許第２６６４６７５号公報

しかしながら、ＭＭＩＣでは、集積されるミキサや、バンドパスフィルタ回路などの面積（占有面積）が広くなると、製造コストを増加させる要因になり、デバイス価格が高くなることがある。そのため、上述のように共振回路を多段接続してバンドパスフィルタ回路を構成する場合、バンドパスフィルタ回路の回路規模が大きくなり、ＭＭＩＣのチップ面積が増加して、製造コストが増加してしまうという問題がある。

本発明は、上記問題を解決すべくなされたもので、その目的は、ＭＭＩＣ上に形成されるバンドパスフィルタ回路であって、回路規模の増加を抑えつつ、減衰傾度を急峻にした周波数特性を得ることができるバンドパスフィルタ回路、及び該バンドパスフィルタ回路が形成されているＭＭＩＣを提供することにある。

（１）本発明は、上記問題を解決するために、マイクロ波帯又はミリ波帯の信号を処理するＭＭＩＣに形成されるバンドパスフィルタ回路であって、インダクタとキャパシタとによるＬＣ直列共振回路であって、一端が信号を入力する入力端子に接続され、他端が信号を出力する出力端子に接続されているＬＣ直列共振回路と、インダクタとキャパシタとによる第１のＬＣ並列共振回路であって、一端が前記入力端子と前記ＬＣ直列共振回路とを接続する第１の接続点に接続され、他端が接地されている第１のＬＣ並列共振回路と、インダクタとキャパシタとによる第２のＬＣ並列共振回路であって、一端が前記出力端子と前記ＬＣ直列共振回路とを接続する第２の接続点に接続され、他端が接地されている第２のＬＣ並列共振回路と、特定の周波数帯域にノッチを生じさせるトラップ用キャパシタとを備えていることを特徴とするバンドパスフィルタ回路である。

（２）また、本発明は、前記トラップ用キャパシタは、第１のキャパシタを有しており、前記第１のキャパシタは、一端が前記第１の接続点に接続され、他端が前記第２の接続点に接続されていることを特徴とする。

（３）また、本発明は、上記に記載の発明において、前記トラップ用キャパシタは、第２のキャパシタ及び第３のキャパシタを有しており、前記第２のキャパシタは、一端が前記第１の接続点に接続され、他端が前記第１のＬＣ並列共振回路の一端に接続され、前記第３のキャパシタは、一端が前記第２の接続点に接続され、他端が前記第２のＬＣ並列共振回路の一端に接続されている
ことを特徴とする。

（４）また、本発明は、上記に記載の発明において、前記トラップ用キャパシタの容量は、ノッチを生じさせる周波数帯域に応じて設定されることを特徴とする。

（５）また、本発明は、上記に記載の発明のバンドパスフィルタ回路に備えられている前記入力端子、前記出力端子、前記ＬＣ直列共振回路、前記第１のＬＣ並列共振回路、前記第２のＬＣ並列共振回路、トラップ用キャパシタ、並びに、各端子及び各回路を接続する配線が形成される回路領域と、前記回路領域と一定の距離を隔て、前記回路領域の周囲に形成されるグランド領域であって、接地電位が供給されているグランド領域とを具備していることを特徴とするＭＭＩＣである。

この発明によれば、ＭＭＩＣに形成されるバンドパスフィルタ回路の回路規模の増加を抑えつつ、バンドパスフィルタ回路の減衰傾度を急峻にした周波数特性を得ることができる。

第１実施形態におけるバンドパスフィルタ回路１を示す回路図である 第２実施形態におけるバンドパスフィルタ回路２を示す回路図である。 第３実施形態におけるバンドパスフィルタ回路３を示す回路図である。 第３実施形態におけるバンドパスフィルタ回路３の周波数特性を示す計算機シミュレーションの結果を示す図である。 バンドパスフィルタ回路９２（図７）と、第２実施形態のバンドパスフィルタ回路２（図２）とのレイアウトを示した図である。 第１実施形態及び第３実施形態のバンドパスフィルタ回路（図１、３）のレイアウト例を示す図である。 バターワース型のバンドパスフィルタ回路の一例を示す回路図である。

以下、図面を参照して、本発明の実施形態によるバンドパスフィルタ回路、及び該バンドパスフィルタ回路が形成されているＭＭＩＣを説明する。

（第１実施形態）
図１は、第１実施形態におけるバンドパスフィルタ回路１を示す回路図である。
同図に示すように、バンドパスフィルタ回路１は、入力端子１１と、出力端子１２と、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４と、インダクタＬ１’、Ｌ２’、Ｌ３’とを備えている。バンドパスフィルタ回路１は、図７に示したバンドパスフィルタ回路９２にトラップ用キャパシタであるキャパシタＣ４を加えた構成になっている。
キャパシタＣ１は、一端が入力端子１１に接続され、他端がインダクタＬ１’の一端に接続されている。インダクタＬ１’は、他端が出力端子１２に接続されている。このように、キャパシタＣ１とインダクタＬ１’とは、直列接続され、ＬＣ直列共振回路５１を構成している。

キャパシタＣ２は、一端が入力端子１１とキャパシタＣ１とを接続する接続点１３に接続され、他端が接地されている。インダクタＬ２’は、一端が接続点１３に接続され、他端が接地されている。キャパシタＣ３は、一端が出力端子１２とインダクタＬ１’とを接続する接続点１４に接続され、他端が接地されている。インダクタＬ３’は、一端が接続点１４に接続され、他端が接地されている。

キャパシタＣ２及びインダクタＬ２’と、キャパシタＣ３及びインダクタＬ３’とは、上述のように並列に接続され、それぞれがＬＣ並列共振回路５２、５３を構成している。
すなわち、キャパシタＣ１及びインダクタＬ１’により構成されるＬＣ直列共振回路５１が入力端子１１と出力端子１２とに接続されている。キャパシタＣ２及びインダクタＬ２’により構成されるＬＣ並列共振回路５２は、一端が入力端子１１に接続され、他端が接地されている。キャパシタＣ３及びインダクタＬ３’により構成されるＬＣ並列共振回路５３は、一端が出力端子１２に接続され、他端が接地されている。
また、キャパシタＣ１〜Ｃ３それぞれの容量値と、インダクタＬ１’〜Ｌ３’それぞれのインダクタンスとは、バンドパスフィルタ回路１に要求される通過帯域の中心周波数及び通過帯域幅に応じて設定される。

キャパシタＣ４は、一端が接続点１３に接続され、他端が接続点１４に接続されている。キャパシタＣ４は、入力端子１１から入力される信号に対して、バンドパスフィルタ回路１の通過帯域より高周波側における減衰領域の周波数帯域をトラップ（共振）するためのトラップ用キャパシタである。
トラップされる周波数帯域の中心周波数は、キャパシタＣ４の容量に応じて定まる。キャパシタＣ４の容量値は、計算機シミュレーションなどにより、バンドパスフィルタの減衰領域の周波数帯域がトラップされるように設定される。より具体的には、キャパシタＣ４の取り得る最も小さい容量値から徐々に容量値を増加させて、所望の周波数帯域がトラップされるように、容量値を決定する。

（第２実施形態）
図２は、第２実施形態におけるバンドパスフィルタ回路２を示す回路図である。
同図に示すように、バンドパスフィルタ回路２は、入力端子１１と、出力端子１２と、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ５、Ｃ６と、インダクタＬ１’、Ｌ２’、Ｌ３とを備えている。バンドパスフィルタ回路２は、図７に示したバンドパスフィルタ回路９２にキャパシタＣ５、Ｃ６を含むトラップ用キャパシタ５６を加えた構成になっている。なお、バンドパスフィルタ回路２において、第１実施形態のバンドパスフィルタ回路１（図１）と同じ箇所については、同じ符号を付してその説明を省略する。

キャパシタＣ５は、キャパシタＣ２及びインダクタＬ２’それぞれの一端と、接続点１３との間に設けられている。具体的には、キャパシタＣ５は、一端が接続点１３に接続され、他端がキャパシタＣ２及びインダクタＬ２’それぞれの一端に接続されている。すなわち、キャパシタＣ２及びインダクタＬ２’からなるＬＣ並列共振回路５２は、キャパシタＣ５を介して入力端子１１に接続されている。

キャパシタＣ６は、キャパシタＣ３及びインダクタＬ３’それぞれの一端と、接続点１４との間に設けられている。具体的には、キャパシタＣ６は、一端が接続点１４に接続され、他端がキャパシタＣ２及びインダクタＬ２’それぞれの一端に接続されている。すなわち、キャパシタＣ３及びインダクタＬ３’からなるＬＣ並列共振回路５３は、キャパシタＣ６を介して出力端子１２に接続されている。

キャパシタＣ５、Ｃ６は、それぞれが入力端子１１から入力される信号に対して、バンドパスフィルタ回路１の通過帯域より低周波側における減衰領域の周波数帯域をトラップ（共振）するためのトラップ用キャパシタ５６である。トラップされる周波数帯域の中心周波数は、キャパシタＣ５、Ｃ６の容量値に応じて定まる。キャパシタＣ５、Ｃ６の容量値は、計算機シミュレーションなどにより、バンドパスフィルタの減衰領域の周波数帯域がトラップされるように設定される。具体的には、キャパシタＣ５、Ｃ６の取り得る最も大きい容量値から徐々に容量値を減少させて、所望の周波数帯域がトラップされるように、容量値を決定する。

（第３実施形態）
図３は、第３実施形態におけるバンドパスフィルタ回路３を示す回路図である。
同図に示すように、バンドパスフィルタ回路３は、入力端子１１と、出力端子１２と、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６と、インダクタＬ１’、Ｌ２’、Ｌ３’とを備えている。バンドパスフィルタ回路３は、図７に示したバンドパスフィルタ回路９２に、キャパシタＣ４〜Ｃ６を含むトラップ用キャパシタ５７を加えた構成になっている。

換言すると、第１実施形態のバンドパスフィルタ回路１に、第２実施形態のバンドパスフィルタ回路２に備えられているキャパシタＣ５、Ｃ６を加えた構成になっている。なお、バンドパスフィルタ回路３において、第１実施形態のバンドパスフィルタ回路１（図１）及び第２実施形態のバンドパスフィルタ回路２（図２）と同じ箇所については、同じ符号を付してその説明を省略する。

上述したように、キャパシタＣ４は、通過帯域の高周波側における減衰領域の周波数帯域をトラップするための素子である。また、キャパシタＣ５、Ｃ６は、通過帯域の低周波側における減衰領域の周波数帯域をトラップするための素子である。キャパシタＣ４〜Ｃ６それぞれの容量値は、上述したように、計算機シミュレーションなどにより、所望の周波数帯域がトラップされるように設定される。

図４は、第３実施形態におけるバンドパスフィルタ回路３の周波数特性を示す計算機シミュレーションの結果を示す図である。ここでは、通過帯域の中心周波数を１．０ＧＨｚとし、中心周波数に対して２０％の通過帯域（０．９ＧＨｚ〜１．１ＧＨｚ）を設けるように設定している。図４（ａ）は、バンドパスフィルタ回路３のリターンロスの周波数特性を示すグラフである。同図に示すように、キャパシタＣ４〜Ｃ６を設けたことによるリターンロスの周波数特性は、ほとんど変化しないことが分かる。

図４（ｂ）は、バンドパスフィルタ回路３のインサーションロスの周波数特性を示すグラフである。同図に示すように、バンドパスフィルタ回路３において、キャパシタＣ４を設けたことにより、通過帯域の高周波側における減衰領域（１．４ＧＨｚ辺り）の信号がトラップされ、バンドパスフィルタ回路３が１．４ＧＨｚ辺りにノッチ特性を有することが分かる。また、キャパシタＣ５、Ｃ６を設けたことにより、通過帯域の低周波側における減衰領域（０．６ＧＨｚ辺り）の信号がトラップされ、バンドパスフィルタ回路３が０．６ＧＨｚ辺りにノッチ特性を有することが分かる。

このように、バンドパスフィルタ回路３が、通過帯域に隣接する減衰領域の周波数にノッチを生じさせるキャパシタＣ４、Ｃ５、Ｃ６を設けることにより、減衰帯域における減衰傾度が大きくさせることができ、周波数特性を急峻にすることができる。これにより、通過帯域近傍の減衰領域における抑圧量が大きくすることができ、スプリアス除去の効果を向上させることができる。

また、第１実施形態におけるバンドパスフィルタ回路１は、バンドパスフィルタ回路３と同様に、通過帯域の高周波側の減衰傾度を大きくさせることができ、周波数特性を急峻にすることができる。
また、第２実施形態におけるバンドパスフィルタ回路２は、バンドパスフィルタ回路３と同様に、通過帯域の低周波側の減衰傾度を大きくさせることができ、周波数特性を急峻にすることができる。

ここで、マイクロ波帯や、ミリ波帯の信号を処理するＭＭＩＣにおいて、キャパシタは、通常、他の素子に比べ少ないレイアウト面積により実現することができる。各実施形態において説明したバンドパスフィルタ回路１〜３は、レイアウト面積の増加が少ないキャパシタのみを既存のバンドパスフィルタに加えることにより、周波数特性を急峻にすることができる。このように、回路規模の増加を抑えつつ、周波数特性を急峻にすることができる。その結果、製造コストの増加を抑えることができる。

次に、第１実施形態から第３実施形態の各バンドパスフィルタ回路１〜３と、図７に示したバンドパスフィルタ回路９２とのＭＭＩＣ上におけるレイアウト図を示す。
図５は、バンドパスフィルタ回路９２（図７）と、第２実施形態のバンドパスフィルタ回路２（図２）とのレイアウトを示した図である。ここで、各バンドパスフィルタ回路１〜３、９２が形成されるＭＭＩＣは、バンドパスフィルタ回路１〜３、９２に備えられる各素子、及び各素子を接続する配線が形成される回路領域と、一定の距離を隔てて当該回路領域の周囲に形成されるグランド領域ＧＮＤとを具備している。このグランド領域ＧＮＤには、接地電位が供給されている。

図５（ａ）は、バンドパスフィルタ回路９２のレイアウトの一例を示す図である。同図に示すように、入力端子１１は、コンタクト２１を介してキャパシタＣ１に接続されている。キャパシタＣ１は、コンタクト２２を介して、スパイラル形状のインダクタＬ１’の中央部に設けられたコンタクト２３に接続されている。インダクタＬ１’の引き出し配線部は、出力端子１２に接続されている。
コンタクト２２とコンタクト２３とを接続する配線は、インダクタＬ１’が形成されている金属配線層と異なる金属配線層に形成され、インダクタＬ１’とが接触することなく配置されている。

また、入力端子１１は、コンタクト２４を介して、グランド領域ＧＮＤ上に形成されているキャパシタＣ２に接続されている。また、入力端子１１は、コンタクト２５を介して、スパイラル形状のインダクタＬ２’の中央部に設けられたコンタクト２６に接続されている。インダクタＬ２’の引き出し配線部は、グランド領域ＧＮＤに接続されている。また、コンタクト２５とコンタクト２６とを接続する配線は、インダクタＬ２’が形成されている金属配線層と異なる金属配線層に形成され、インダクタＬ２’とが接触することなく配置されている。

また、出力端子１２は、コンタクト２７を介して、グランド領域ＧＮＤ上に形成されているキャパシタＣ３に接続されている。また、出力端子１２は、コンタクト２８を介して、スパイラル形状のインダクタＬ３’の中央部に設けられたコンタクト２９に接続されている。インダクタＬ３’の引き出し配線部は、グランド領域ＧＮＤに接続されている。また、コンタクト２８とコンタクト２９とを接続する配線は、インダクタＬ３’が形成されている金属配線層と異なる金属配線層に形成され、インダクタＬ３’とが接触することなく配置されている。

コプレーナ構造を用いて構成することにより、他端が接地されたキャパシタＣ２、Ｃ３は、グランド領域ＧＮＤ上に形成することができるので、接続するための配線路を設ける必要がなく、小さく配置することができる。

図５（ｂ）は、第２実施形態のバンドパスフィルタ回路２のレイアウト例を示す図である。バンドパスフィルタ回路２のレイアウトは、バンドパスフィルタ回路９２のレイアウト（図５（ａ））に、キャパシタＣ５、Ｃ６を加えたレイアウトになっている。なお、バンドパスフィルタ回路９２のレイアウトと同じ箇所には、同じ符号を付してその説明を省略する。

キャパシタＣ５は、入力端子１１と、コンタクト２５との間に設けられ、入力端子１１と、コンタクト３１とに接続されている。コンタクト２５とコンタクト３１とは、接続されている。キャパシタＣ６は、出力端子１２と、コンタクト２８との間に設けられ、出力端子１２と、コンタクト３２とに接続されている。コンタクト２８とコンタクト３２とは、接続されている。

また、コンタクト３１とグランド領域ＧＮＤ上に形成されているキャパシタＣ２は金属配線（不図示）により接続されている。コンタクト３１とキャパシタＣ２とを接続する金属配線は、入力端子１１とキャパシタＣ５とを接続している金属配線層とは異なる金属配線層に形成され、入力端子１１と接触することなく配置されている。
また、コンタクト３２とグランド領域ＧＮＤ上に形成されているキャパシタＣ３は金属配線（不図示）により接続されている。コンタクト３２とキャパシタＣ３とを接続する金属配線は、出力端子１２とキャパシタＣ６とを接続している金属配線層とは異なる金属配線層に形成され、出力端子１２と接触することなく配置されている。
バンドパスフィルタ回路２のレイアウトにおいて、キャパシタＣ５、Ｃ６を加えたことによる面積の増加は、図５（ａ）と比べても分かるように、少なく抑えることができる。

図６は、第１実施形態及び第３実施形態のバンドパスフィルタ回路１、３（図１、３）のレイアウト例を示す図である。図６（ａ）は、第１実施形態のバンドパスフィルタ回路１のレイアウト例を示す図である。バンドパスフィルタ回路１のレイアウトは、バンドパスフィルタ回路９２のレイアウト（図５（ａ））に、キャパシタＣ４を加えたレイアウトになっている。なお、バンドパスフィルタ回路９２のレイアウトと同じ箇所には、同じ符号を付してその説明を省略する。

キャパシタＣ４は、入力端子１１、コンタクト２５を接続する配線と、出力端子１２、コンタクト２８を接続する配線との間に設けられ、出力端子１２とコンタクト３３とに接続されている。コンタクト３３は、入力端子１１、コンタクト２１、２４、２５に接続されている。
バンドパスフィルタ回路１のレイアウト面積の増加は、図５（ａ）と比べても分かるように、ほとんどない。

図６（ｂ）は、第３実施形態のバンドパスフィルタ回路３のレイアウト例を示す図である。バンドパスフィルタ回路３のレイアウトは、図５（ｂ）及び図６（ａ）のレイアウトを組み合わせたレイアウトとなっている。バンドパスフィルタ回路３のレイアウトも、上述したバンドパスフィルタ回路２のレイアウトと同様に、増加するレイアウト面積が少なく抑えられている。

このように、各実施形態のバンドパスフィルタ回路１〜３は、コプレーナ構造を有するＭＭＩＣに形成されることにより、キャパシタＣ２、Ｃ３を小さく形成することができるので、レイアウト面積を小さくすることができる。
また、トラップ用のキャパシタＣ４、Ｃ５、Ｃ６は、上述したように、対象とする信号がマイクロ波やミリ波の場合、小さく形成することができる。これにより、レイアウト面積の増加を抑えつつ、減衰傾度を急峻にした周波数特性を得ることができる。

１，２，３，９１，９２…バンドパスフィルタ回路、１１…入力端子、１２…出力端子、１３、１４…接続点、２１，２２，２３，２４，２５，２６，２７，２８，２９，３１，３２，３３…コンタクト、５１…ＬＣ直列共振回路、５２，５３…ＬＣ並列共振回路、
５６，５７…トラップ用キャパシタ、Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６…キャパシタ、ＧＮＤ…グランド領域、Ｌ１，Ｌ２，Ｌ３，Ｌ１’，Ｌ２’，Ｌ３’…インダクタ

Claims (5)

1. マイクロ波帯又はミリ波帯の信号を処理するＭＭＩＣに形成されるバンドパスフィルタ回路であって、
   インダクタとキャパシタとによるＬＣ直列共振回路であって、一端が信号を入力する入力端子に接続され、他端が信号を出力する出力端子に接続されているＬＣ直列共振回路と、
   インダクタとキャパシタとによる第１のＬＣ並列共振回路であって、一端が前記入力端子と前記ＬＣ直列共振回路とを接続する第１の接続点に接続され、他端が接地されている第１のＬＣ並列共振回路と、
   インダクタとキャパシタとによる第２のＬＣ並列共振回路であって、一端が前記出力端子と前記ＬＣ直列共振回路とを接続する第２の接続点に接続され、他端が接地されている第２のＬＣ並列共振回路と、
   特定の周波数帯域にノッチを生じさせるトラップ用キャパシタと
   を備えていることを特徴とするバンドパスフィルタ回路。
2. 前記トラップ用キャパシタは、第１のキャパシタを有しており、
   前記第１のキャパシタは、一端が前記第１の接続点に接続され、他端が前記第２の接続点に接続されている
   ことを特徴とする請求項１に記載のバンドパスフィルタ回路。
3. 前記トラップ用キャパシタは、第２のキャパシタ及び第３のキャパシタを有しており、
   前記第２のキャパシタは、一端が前記第１の接続点に接続され、他端が前記第１のＬＣ並列共振回路の一端に接続され、
   前記第３のキャパシタは、一端が前記第２の接続点に接続され、他端が前記第２のＬＣ並列共振回路の一端に接続されている
   ことを特徴とする請求項１又は請求項２のいずれかに記載のバンドパスフィルタ回路。
4. 前記トラップ用キャパシタの容量は、ノッチを生じさせる周波数帯域に応じて設定される
   ことを特徴とする請求項１から請求項３のいずれか１項に記載のバンドパスフィルタ回路。
5. 請求項１から請求項４のいずれか１項に記載のバンドパスフィルタ回路に備えられている前記入力端子、前記出力端子、前記ＬＣ直列共振回路、前記第１のＬＣ並列共振回路、前記第２のＬＣ並列共振回路、トラップ用キャパシタ、並びに、各端子及び各回路を接続する配線が形成される回路領域と、
   前記回路領域と一定の距離を隔て、前記回路領域の周囲に形成されるグランド領域であって、接地電位が供給されているグランド領域と
   を具備していることを特徴とするＭＭＩＣ。

Images