CN115603689A - 滤波器集成芯片及射频接收模组 - Google Patents

滤波器集成芯片及射频接收模组 Download PDF

Info

Publication number
CN115603689A
CN115603689A CN202211139072.5A CN202211139072A CN115603689A CN 115603689 A CN115603689 A CN 115603689A CN 202211139072 A CN202211139072 A CN 202211139072A CN 115603689 A CN115603689 A CN 115603689A
Authority
CN
China
Prior art keywords
filter
electrically connected
integrated chip
inductor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211139072.5A
Other languages
English (en)
Inventor
谢婷婷
何志伟
黄明宇
王应娜
倪文海
徐文华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canaantek Co ltd
Original Assignee
Canaantek Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canaantek Co ltd filed Critical Canaantek Co ltd
Priority to CN202211139072.5A priority Critical patent/CN115603689A/zh
Publication of CN115603689A publication Critical patent/CN115603689A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Filters And Equalizers (AREA)

Abstract

本发明涉及一种滤波器集成芯片及射频接收模组。所述滤波器集成芯片包括：衬底；第一滤波通路，设置在所述衬底上且与所述滤波器集成芯片的第一输入端和第一输出端电连接；第二滤波通路，设置在所述衬底上且与所述滤波器集成芯片的第二输入端和第二输出端电连接；隔离带，设置在所述衬底上且位于所述第一滤波通路和所述第二滤波通路之间，所述隔离带用于减少所述第一滤波通路和第二滤波通路之间的耦合；解决了现有技术中在衬底上采用表贴器件的方式集成度低，生产工序较多，增加了模组的加工生产周期，成本高的问题；提高了该模组的集成化程度，又降低了外部匹配电路带来的不稳定性，大大降低了模组的成本，且对于良率的提升有很大帮助。

Description

滤波器集成芯片及射频接收模组
技术领域
本发明涉及射频通信技术领域，特别涉及一种滤波器集成芯片及射频接收模组。
背景技术
随着无线移动通信技术的不断发展，射频前端模组的集成度越来越高，应用范围越来越广。对于一种集成了开关、滤波器、低噪声放大器的N77/79射频前端接收模组，IPD滤波器由于可实现带宽大，性价比高，常常作为该种接收模组的组成部分。传统的单个IPD滤波器芯片输入输出端阻抗通常都被设计为50欧姆，但LNA的输入端与50欧姆失配，其间需要增加匹配网络，才能实现信号链路的最大功率传输。匹配网络的传统实现方式为在衬底上采用表贴器件的方式，该方法集成度低，生产工序较多，增加了模组的加工生产周期。再加上表贴的被动匹配元件昂贵的价格，使得整个模组的成本过高。
发明内容
基于此，有必要针对上述技术问题，提供一种高度集成的、稳定性更高的滤波器集成芯片及射频接收模组。
本发明一实施例提供一种滤波器集成芯片，所述滤波器集成芯片包括：
衬底；
第一滤波通路，设置在所述衬底上且与所述滤波器集成芯片的第一输入端和第一输出端电连接；
第二滤波通路，设置在所述衬底上且与所述滤波器集成芯片的第二输入端和第二输出端电连接；
隔离带，设置在所述衬底上且位于所述第一滤波通路和所述第二滤波通路之间，所述隔离带用于减少所述第一滤波通路和第二滤波通路之间的耦合。
在一种实施方式中，所述第一滤波通路包括：第一滤波器和第一匹配网络；
所述第一滤波器的输入端与所述滤波器集成芯片的第一输入端电连接，所述第一滤波器的输出端与所述第一匹配网络的输入端电连接；
所述第一匹配网络的输出端与所述滤波集成芯片的第一输出端电连接。
在一种实施方式中，所述第二滤波通路包括：第二滤波器和第二匹配网络；
所述第二滤波器的输入端与所述滤波器集成芯片的第二输入端电连接，所述第二滤波器的输出端与所述第二匹配网络的输入端电连接；
所述第二匹配网络的输出端与所述滤波集成芯片的第二输出端电连接。
在一种实施方式中，所述第一滤波器由至少两个LC串联谐振器和LC并联谐振器构成。
在一种实施方式中，所述第二滤波器由至少两个LC串联谐振器和LC并联谐振器构成。
在一种实施方式中，所述LC串联谐振器包括第一电容和第一电感，所述第一电容与第一电感串联；
所述LC并联谐振器包括：第二电容、第二电感、第三电容和第三电感；
所述第二电容的一端与所述LC串联谐振器电连接，所述第二电容的第二端与所述第二电感的第一端电连接；
所述第三电容的第一端与所述第二电感的第二端电连接，所述第三电容的第二端接地；
所述第三电感的第一端与所述第二电感的第二端电连接，所述第三电感的第二端接地。
在一种实施方式中，所述第一匹配网络包括：第四电容、第四电感和第五电容；
所述第四电感的第一端与所述第一滤波器的输出端电连接，所述第四电感的第二端与所述滤波器集成芯片的第一输出端电连接；
所述第四电容的第一端与所述第四电感的一端电连接，所述第四电容的第二端接地；
所述第五电容的第一端与所述第四电感的第二端电连接，所述第五电容的第二端接地。
在一种实施方式中，所述隔离带为接地隔离带。
本发明一实施例提供一种射频接收模组，所述射频接收模组包括上述滤波器集成芯片。
在一种实施方式中，所述射频接收模组包括开关模块、第一低噪声放大器和第二低噪声放大器；
所述开关模块的第一输入端与所述射频接收模组的第一输入端电连接，所述开关模块的第二输入端与所述射频接收模组的第二输入端电连接，所述开关模块的第三输入端与所述射频接收模组的第三输入端电连接；
所述开关模块的第一输出端与所述滤波器集成芯片的第一输入端电连接，所述开关模块的第二输出端与所述滤波器集成芯片的第二输入端电连接；
所述滤波器集成芯片的第一输出端与所述第一低噪声放大器的输入端电连接，所述滤波器集成芯片的第二输出端与所述第二低噪声放大器的输入端电连接。
本发明提供的一种滤波器集成芯片，所述滤波器集成芯片包括：衬底；第一滤波通路，设置在所述衬底上且与所述滤波器集成芯片的第一输入端和第一输出端电连接；第二滤波通路，设置在所述衬底上且与所述滤波器集成芯片的第二输入端和第二输出端电连接；隔离带，设置在所述衬底上且位于所述第一滤波通路和所述第二滤波通路之间，所述隔离带用于减少所述第一滤波通路和第二滤波通路之间的耦合；解决了现有技术中在衬底上采用表贴器件的方式集成度低，生产工序较多，增加了模组的加工生产周期，成本高的问题；提高了该模组的集成化程度，又降低了外部匹配电路带来的不稳定性，大大降低了模组的成本，且对于良率的提升有很大帮助。
附图说明
为了更清楚地说明本发明实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例中滤波器集成芯片结构示意图；
图2为图1所示的滤波器集成芯片为增强滤波器之间的隔离度而设置的版图布局；
图3为本发明一个实施例中第一滤波通路的电路示意图；
图4为本发明一个实施例中射频接收模组的电路示意图；
图5为本发明中滤波器频率响应与传统滤波器频率响应的仿真结果对比图；
图6为本发明中用以示意的低噪声放大器的带内输入阻抗圆图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
可以理解，本发明所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。
需要说明的是，当一个元件被认为是“连接”另一个元件时，它可以是直接连接到另一个元件，或者通过居中元件连接另一个元件。此外，以下实施例中的“连接”，如果被连接的对象之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。
在此使用时，单数形式的“一”、“一个”和“/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。
本发明专利以一种集成了两路开关、滤波器、低噪声放大器的射频前端接收模组为例，提出了一种集成匹配网络且二合一的滤波器集成芯片。利用无源器件同时具有通带选择与阻抗匹配的作用，使所设计滤波器集成芯片的输出端阻抗与低噪声放大器已做好匹配。并将模组中所需的两路滤波器设计为1个衬底。这样传统模组中该部分原先存在的两个滤波器芯片，加上数个表贴被动器件，被替换为了一个滤波器集成芯片，集成度更高，便于加工生产，成本也更低。
实施例一
请参考图1，本发明一实施例提供了一种滤波器集成芯片100，滤波器集成芯片100包括：第一滤波通路110、第二滤波通路120、隔离带130和衬底140。
衬底140作为滤波器集成芯片100的衬底，用来承载第一滤波通路110、第二滤波通路120和隔离带130。
第一滤波通路110，设置在衬底140上且与滤波器集成芯片100的第一输入端101和第一输出端103电连接，第一滤波通路110用来对接收的射频信号进行过滤。
第二滤波通路120，设置在衬底140上且与滤波器集成芯片100的第二输入端102和第二输出端电连接104，第二滤波通路120用来对接收的射频信号进行过滤。
隔离带130，设置在衬底上且位于第一滤波通路110和第二滤波通路120之间，隔离带130用于减少第一滤波通路110和第二滤波通路120之间的耦合，以提高隔离度，防止第一滤波通路110和第二滤波通路120互相干扰，从而影响性能。可选的，在图2中，隔离带130通常为接地隔离带，接地隔离带上放置四个地PAD131，用以连接衬底的地，以达到充分接地的作用。
请参考图3，在一种实施方式中，第一滤波通路110包括：第一滤波器111和第一匹配网络112。
第一滤波器111的输入端与滤波器集成芯片100的第一输入端101电连接，第一滤波器111的输出端与第一匹配网络112的输入端电连接。
第一匹配网络112的输出端与滤波集成芯片100的第一输出端103电连接。
另外，第二滤波通路120的构成与第一滤波通路110相同，本发明就不再给出附图，直接参考图3的结构即可。第二滤波通路120包括：第二滤波器和第二匹配网络。第二滤波器的输入端与滤波器集成芯片100的第二输入端102电连接，第二滤波器的输出端与第二匹配网络的输入端电连接。第二匹配网络的输出端与滤波集成芯片100的第二输出端104电连接。
在一种实施方中，请参考图3，第一滤波器111由至少两个LC串联谐振器1111和LC并联谐振器1112构成，即第一滤波器111包括了多个LC串联谐振器1111和LC并联谐振器1112，根据应用的实际情况进行调整即可，本发明对此不做限定。相应的，第二滤波器由至少两个LC串联谐振器和LC并联谐振器构成。
进一步的，在本发明实施例中，LC串联谐振器1111包括第一电容C1和第一电感L1，第一电容C1与第一电感L1串联。
LC并联谐振器1112包括：第二电容C2、第二电感L2、第三电容C3和第三电感L3。第二电容C2的一端与LC串联谐振器1111电连接，第二电容C2的第二端与第二电感L2的第一端电连接。第三电容C3的第一端与第二电感L2的第二端电连接，第三电容C3的第二端接地；第三电感L3的第一端与第二电L2感的第二端电连接，第三电感L3的第二端接地。由图3可知，LC串联谐振器1111和LC并联谐振器1112各自成模块，可根据实际需求进行自由组合。
以基本的椭圆滤波器为例，一个输入输出端为50Ω的N77/N79频段的5阶椭圆带通滤波器电路架构如图3中标号为111的虚线框内所示，由多个LC串联谐振器1111和LC并联谐振器1112构成了滤波器的传输通带及传输零点。N77/N79频段带宽较宽，一般采用4到5阶即可满足设计的带宽要求及抑制要求，图5中的实线表示出了一个5阶椭圆带通滤波器的频率响应。
继续参考图3，在本发明实施例中，第一匹配网络112包括：第四电容C4、第四电感L4和第五电容C5。
第四电感L4的第一端与第一滤波器111的输出端电连接，第四电感l4的第二端与滤波器集成芯片100的第一输出端103电连接。第四电容C4的第一端与第四电感L4的一端电连接，第四电容C4的第二端接地。第五电容C5的第一端与第四电感；4的第二端电连接，第五电容C5的第二端接地。
第一匹配网络112和第二匹配网络通常采用CLC的基本架构进行表示，如图3右侧的标号为112的虚线框内所示，视低噪声放大器的输入阻抗可以确定匹配器件的具体数量，该架构能够满足滤波器与一般低噪声放大器的级间匹配。
相应的，第二匹配网络和第一匹配网络的结构相同，直接参考图3中的第一匹配网络112的电路图即可，本发明在此不再进行阐述。
综上所述，本发明提供的一种滤波器集成芯片，所述滤波器集成芯片包括：衬底；第一滤波通路，设置在所述衬底上且与所述滤波器集成芯片的第一输入端和第一输出端电连接；第二滤波通路，设置在所述衬底上且与所述滤波器集成芯片的第二输入端和第二输出端电连接；隔离带，设置在所述衬底上且位于所述第一滤波通路和所述第二滤波通路之间，所述隔离带用于减少所述第一滤波通路和第二滤波通路之间的耦合；解决了现有技术中在衬底上采用表贴器件的方式集成度低，生产工序较多，增加了模组的加工生产周期，成本高的问题；提高了该模组的集成化程度，又降低了外部匹配电路带来的不稳定性，大大降低了模组的成本，且对于良率的提升有很大帮助。
实施例二
本发明一个实施例提供一种射频接收模组10，该射频接收模组10包括实施例一种的滤波器集成芯片100。
在本发明实施例中，射频接收模组10还包括开关模块200、第一低噪声放大器300和第二低噪声放大器400。
开关模块200的第一输入端201与射频接收模组10的第一输入端(图中未示出)电连接，开关模块200的第二输入端202与射频接收模组10的第二输入端(图中未示出)电连接，开关模块200的第三输入端203与射频接收模组10的第三输入端(图中未示出)电连接。
开关模块200的第一输出端203与滤波器集成芯片100的第一输入端101电连接，开关模块200的第二输出端204与滤波器集成芯片100的第二输入端102电连接。
滤波器集成芯片100的第一输出端103与第一低噪声放大器300的输入端电连接，滤波器集成芯片100的第二输出端104与第二低噪声放大器400的输入端电连接。
在本发明实施例中，为实现滤波器与低噪声放大器之间的匹配，需要将从滤波器输出端进去的阻抗设计为与LNA输入阻抗互为共轭。对于奇数阶椭圆带通滤波器，输出端为LC串联谐振器时，由于LC串联谐振器构成了一个传输极点，而匹配网络同时具有通带选择与阻抗匹配的作用，因此可将滤波器的最后一阶与匹配网络进行合并。在图3所示的滤波器架构中，最后一阶中的电容和电感构成的串联谐振电路构成了一个传输极点，而L4与C4、C5构成的匹配网络112具有同样的效果，其中L4对于阻抗匹配的影响与第一滤波器111最右侧的电感相同，因此可以将最后一个电感省去，直接利用L4、C4、C5进行阻抗的调节。
为表示阻抗受匹配网络的影响，选择将滤波器的阻抗定为50Ω，并选取低噪声放大器的带内一个点的阻抗进行说明。设LNA的阻抗为R+jX(按50Ω归一化)，若R＝1，则匹配网络中的C4与C5均可省略，只需L4即可实现阻抗匹配。若R≠1，则需要引入C4或C5或C4和C5一起，以调整至最优匹配。
合并后的滤波器频率响应如图5中的虚线所示，仿真时终端阻抗为低噪声放大器的输入阻抗。受低噪声放大器的输入阻抗影响，滤波器在通带内的插损有所下降，带外抑制略有提升。由于低噪声放大器在带内的增益并非平坦，因此滤波器与低噪声放大器级联后的频率响应在通带内依旧能够保持一个优良的增益平坦性，该示例的级联频率响应如图6所示，通带内增益平坦度在±1dB以内。
另外，对于偶数阶椭圆带通滤波器，若架构为LC并联谐振器输入，则输出为LC串联谐振器输出，可实现与奇数阶相同的匹配；若架构为LC串联谐振器，则输出为LC并联谐振器输出，此情况下可选择不合并直接加上匹配网络。
在本发明实施例中，电感的版图面积较大，电容的版图面积很小。奇数阶椭圆带通滤波器通过合并匹配网络，使得集成匹配网络的滤波器的版图中电感的数量不变，对于偶数阶且输出端并联的滤波器，增加一级匹配网络，既能够增加带宽，也能够完成阻抗匹配。而按照公理，滤波器的阶数越高，可实现带宽越宽，因此对于实现相同目标的滤波器，偶数阶滤波器的带宽相较奇数阶更窄，因此在滤波器带宽相当的情况下，即奇数阶与加上一级匹配网络的偶数阶，它们在版图实现上所需要的电感数量是相同的，芯片的尺寸也是相当的。
基于阻抗匹配合并后的滤波器，将两路滤波通路进行合并，以提高集成度。通过在两路滤波通路版图中间添加接地隔离带，减小两路滤波器之间的耦合，以提高隔离度，使得满足两路滤波器之间输入端隔离度的需求。接地隔离带上放置四个地PAD，用以连接衬底的地，以达到充分接地的作用。
本发明具有的有益效果：
1.通过将两个滤波器与两路匹配网络集成进一个芯片，既提高了该模组的集成化程度，又降低了外部匹配电路带来的不稳定性，对于良率的提升有很大帮助。
2.高度集成使得模组在生产加工装配过程中更加方便，减少了部分生产工序，节约了模组的加工时间。
3.模组不再使用昂贵的表贴被动元件用作匹配，大大降低了模组的成本。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本发明所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-Only Memory，ROM)、磁带、软盘、闪存或光存储器等。易失性存储器可包括随机存取存储器(Random Access Memory，RAM)或外部高速缓冲存储器。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器(Static Random Access Memory，SRAM)或动态随机存取存储器(Dynamic Random Access Memory，DRAM)等。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种滤波器集成芯片，其特征在于，所述滤波器集成芯片包括：
衬底；
第一滤波通路，设置在所述衬底上且与所述滤波器集成芯片的第一输入端和第一输出端电连接；
第二滤波通路，设置在所述衬底上且与所述滤波器集成芯片的第二输入端和第二输出端电连接；
隔离带，设置在所述衬底上且位于所述第一滤波通路和所述第二滤波通路之间，所述隔离带用于减少所述第一滤波通路和第二滤波通路之间的耦合。
2.根据权利要求1所述的滤波器集成芯片，其特征在于，所述第一滤波通路包括：第一滤波器和第一匹配网络；
所述第一滤波器的输入端与所述滤波器集成芯片的第一输入端电连接，所述第一滤波器的输出端与所述第一匹配网络的输入端电连接；
所述第一匹配网络的输出端与所述滤波集成芯片的第一输出端电连接。
3.根据权利要求1所述的滤波器集成芯片，其特征在于，所述第二滤波通路包括：第二滤波器和第二匹配网络；
所述第二滤波器的输入端与所述滤波器集成芯片的第二输入端电连接，所述第二滤波器的输出端与所述第二匹配网络的输入端电连接；
所述第二匹配网络的输出端与所述滤波集成芯片的第二输出端电连接。
4.根据权利要求2所述的滤波器集成芯片，其特征在于，所述第一滤波器由至少两个LC串联谐振器和LC并联谐振器构成。
5.根据权利要求3所述的滤波器集成芯片，其特征在于，所述第二滤波器由至少两个LC串联谐振器和LC并联谐振器构成。
6.根据权利要求4和5任一项所述的滤波器集成芯片，其特征在于，所述LC串联谐振器包括第一电容和第一电感，所述第一电容与第一电感串联；
所述LC并联谐振器包括：第二电容、第二电感、第三电容和第三电感；
所述第二电容的一端与所述LC串联谐振器电连接，所述第二电容的第二端与所述第二电感的第一端电连接；
所述第三电容的第一端与所述第二电感的第二端电连接，所述第三电容的第二端接地；
所述第三电感的第一端与所述第二电感的第二端电连接，所述第三电感的第二端接地。
7.根据权利要求2所述的滤波器集成芯片，其特征在于，所述第一匹配网络包括：第四电容、第四电感和第五电容；
所述第四电感的第一端与所述第一滤波器的输出端电连接，所述第四电感的第二端与所述滤波器集成芯片的第一输出端电连接；
所述第四电容的第一端与所述第四电感的一端电连接，所述第四电容的第二端接地；
所述第五电容的第一端与所述第四电感的第二端电连接，所述第五电容的第二端接地。
8.根据权利要求1所述的滤波器集成芯片，其特征在于，所述隔离带为接地隔离带。
9.一种射频接收模组，其特征在于，所述射频接收模组包括权利要求1至8任一项所述的滤波器集成芯片。
10.根据权利要求9所述的射频接收模组，其特征在于，所述射频接收模组包括开关模块、第一低噪声放大器和第二低噪声放大器；
所述开关模块的第一输入端与所述射频接收模组的第一输入端电连接，所述开关模块的第二输入端与所述射频接收模组的第二输入端电连接，所述开关模块的第三输入端与所述射频接收模组的第三输入端电连接；
所述开关模块的第一输出端与所述滤波器集成芯片的第一输入端电连接，所述开关模块的第二输出端与所述滤波器集成芯片的第二输入端电连接；
所述滤波器集成芯片的第一输出端与所述第一低噪声放大器的输入端电连接，所述滤波器集成芯片的第二输出端与所述第二低噪声放大器的输入端电连接。
CN202211139072.5A 2022-09-19 2022-09-19 滤波器集成芯片及射频接收模组 Pending CN115603689A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211139072.5A CN115603689A (zh) 2022-09-19 2022-09-19 滤波器集成芯片及射频接收模组

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211139072.5A CN115603689A (zh) 2022-09-19 2022-09-19 滤波器集成芯片及射频接收模组

Publications (1)

Publication Number Publication Date
CN115603689A true CN115603689A (zh) 2023-01-13

Family

ID=84843351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211139072.5A Pending CN115603689A (zh) 2022-09-19 2022-09-19 滤波器集成芯片及射频接收模组

Country Status (1)

Country Link
CN (1) CN115603689A (zh)

Similar Documents

Publication Publication Date Title
US7501912B2 (en) General matching network for acoustic wave filters and acoustic resonators
US7340237B2 (en) Dual-band active filter
US9960747B2 (en) Integrated filter and directional coupler assemblies
US11916528B2 (en) Band pass filter
KR19980070285A (ko) 임피던스 회로들에 의해 생성된 감쇠극들을 가진 표면 탄성파필터들
US11563423B2 (en) Filter including acoustic wave resonator in parallel with circuit element
US8018297B2 (en) Balanced-unbalanced conversion circuit
CN106326542A (zh) 基于dgs的低通滤波器设计方法
US11838003B2 (en) Composite filter device
JPH10290108A (ja) 方向性結合器
KR100899271B1 (ko) 필터
CN113839623B (zh) 滤波低噪声放大器和接收机
US7492239B1 (en) Radio frequency combiner
JP7149819B2 (ja) 帯域通過フィルタ
EP1343218A2 (en) In-band group delay equalizer and distortion compensation amplifier
CN108933573B (zh) 一种集成前置滤波器的射频放大器及其封装方法
CN115603689A (zh) 滤波器集成芯片及射频接收模组
CN216390937U (zh) Wifi 6e带通滤波器、相关设备及芯片
CN216649630U (zh) 功率放大器和射频芯片
KR100963816B1 (ko) 공통 소스 구조를 이용한 협대역 다중 밴드 저잡음 증폭기
CN112583373A (zh) 一种具有频率相关复数源和负载的带通滤波器芯片
CN220605890U (zh) 一种双滤波器
CN219999340U (zh) 差分功率放大器以及射频前端模组
CN113872552B (zh) 一种四阶滤波响应的多模集总式滤波器
KR100396608B1 (ko) 통과대역 평탄도 보상기능을 갖는 통신 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination