JPH046104B2 - - Google Patents

Info

Publication number
JPH046104B2
JPH046104B2 JP62125733A JP12573387A JPH046104B2 JP H046104 B2 JPH046104 B2 JP H046104B2 JP 62125733 A JP62125733 A JP 62125733A JP 12573387 A JP12573387 A JP 12573387A JP H046104 B2 JPH046104 B2 JP H046104B2
Authority
JP
Japan
Prior art keywords
conductive
dielectric substrate
package
integrated circuit
conductive patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62125733A
Other languages
English (en)
Other versions
JPS63107055A (ja
Inventor
Norio Hidaka
Yasutaka Hirachi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to CA000538310A priority Critical patent/CA1320006C/en
Priority to EP87304862A priority patent/EP0249378B1/en
Priority to DE87304862T priority patent/DE3786844T2/de
Priority to KR1019870005590A priority patent/KR900004718B1/ko
Publication of JPS63107055A publication Critical patent/JPS63107055A/ja
Priority to US07/346,243 priority patent/US4881116A/en
Publication of JPH046104B2 publication Critical patent/JPH046104B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

【発明の詳細な説明】 〔概要〕 集積回路パツケージの外部接続端子部の導電パ
ターン間に導電体（柱）を設けることにより、信
号の反射およびクロストークを減少させる。
〔産業上の利用分野〕
本発明の詳細な説明は集積回路に関し、特に超
高速集積回路を収納するパツケージに関する。
〔従来の技術とその問題点〕
第１２，１３図は従来の集積回路パツケージを
示すもので、第１２図はその外観斜視図、第１３
図はこのパツケージの内部に集積回路（以下、
ICと略称する）１を収納し、これを外部接続端
子部２を通して外部回路３と接続したときの横断
面図（Ｘ−X′線断面）である。外部接続端子部
２は銅等の金属基板４に誘電体であるアルミナの
環状枠５（第１アルミナ枠）を固着し、この第１
アルミナ枠５上に接続用の導電パターン６（６
ａ，６ｂ，６ｃ）を設け、更に、導電パターン６
ｂ上に背面が封止用導電リング７で覆われたアル
ミナ枠８を重ねて構成される。
導電パターン６ｂはアルミナ枠５上にタングス
テンペーストをラミネート状に形成したものであ
る。一方、導電パターン６ａ，６ｃはタングステ
ンペーストのメタライズ（６ｃに相当）上にNi
（ニツケル）およびAu（金）鍍金を施したもので
あり、外方の導電パターン６ｃの一部はリード片
９を介して外部回路３の接続される。また、内方
の導電パターン６ａはリード線６１によりIC１
に接続される。
封止用導電リング７はアルミナ枠８の表面をタ
ングステンペーストでメタライズした後、これを
NiおよびAu鍍金することにより、導電パターン
６ｂと同様にして形成される。斯くして、導電パ
ターン６ｂはアルミナ枠５，８と共にラミネート
構造を形成する。
第１４図は第１２図に示されるICパツケージ
の長手断面図であり、隣接して並置された導電パ
ターン６の平行配列構造を示す。
第１２〜１４図に示す従来のICパツケージに
おいては、導電パターン６ｂと封止用導電リング
７とは比誘電率6.9のアルミナ（アルミナ枠８）
を介して電磁気的に結合され、その結果共振現象
が生じる。これは、等価的には第１５図に示す如
く、特性インピーダンスZoを有する導電パター
ン６ｂの線路９′に封止用導電リング７の長さに
応じたリング共振線路１０が結合されたことにな
り、特定の周波数帯では線路の特性インピーダン
スはもはやZoとは異なつた値となる。従つて、
特性インピーダンスZoを有する信号源（図示せ
ず）からリード線９に入力された信号は、インピ
ーダンス不整合により、導電パターン６ｂにより
反射され、この反射された信号によつてIC、特
に超高速論理回路の誤動作を引き起こす。
更に、この誤動作に加え、上記の如き導電パタ
ーン６の並置配列構造により導電パターンがアル
ミナ（アルミナ枠５，８）を介して電磁気的に結
合され、その結果電磁干渉ともいうべき好ましか
らざるクロストークを発生する。
このクロストークの発生の可能性は高速のパル
ス信号の周波数成分が高くなる程大きい。
このような問題を解決するために、特開昭58−
190046号公報には第１６図に示す如き改良構造が
提案されている。これによれば、金属製のパツケ
ージハウジング４０に貫通孔４０Ａが形成され、
ここに対応の接続用端子ユニツト３１が嵌入され
る。各端子ユニツト３１はその外面にストリツプ
ライン３０をラミネート状に形成した誘電体基板
２９と、このストリツプライン３０上に置かれ誘
電体基板２９に一体的な誘電体ブラツク３３とを
有する。ストリツプライン３０にはリード片９が
接続され外部回路３（第１３図）との接続に供す
る。
第１７図は第１６図に示されるICパツケージ
の端子ユニツトの製造プロセスを示すもので、ま
ず同図ａに示す如く、所定パターンのタングステ
ンペースト（ストリツプライン３０に相当）がア
ルミナ生セラミツク板（誘電体基板２９に相当）
に形成され、次いで同図ｂに示す如く、より小さ
いアルミナ生セラミツク板（誘電体ブロツク３３
に相当）が誘電体基板２９上に載置される。その
後、この組立体全体を焼結した後、第１７図ｃに
示す如く、パターン３０をAu鍍金し、更に、組
立体（端子ユニツト）の底面、及び側面、並びに
小さいアルミナ生セラミツク板（誘電体ブラツク
３３）の上面をメタライズして完成する。
これによれば、ストリツプライン３０は誘電体
基板３３により２つの部分に分割され、その一方
（外方部分）はリード片９を介して外部回路３に
接続され、他方（内方部分）はパツケージの内部
回路（IC等）に接続される。
しかしながら、この第１６，１７図の構造にお
いては、金属ハウジングによりストリツプ・ライ
ン３０がシールドされるが、第１７図の如く端子
ユニツト３１を形成するのが複雑であり、特に、
多数の電気端子部を有するICパツケージに適用
するときはその製造は一層困難さを増す。
また、金属ハウジングの外部に位置するストリ
ツプ・ライン間のクロストークを防止することが
できない。
そこで、これを解決するために更に他の従来例
として、第１８図に示すICパツケージがある。
第１８図において、４０は金属ハウジング、４０
Ａは貫通口、２２は蓋体、９はストリツプ・ライ
ン３０につながる外部リード片、２９は端子ユニ
ツト３１の誘電体基板である。この例では、リー
ド片９間のクロストークを防止するために、隣接
したリード片またはストリツプライン３０の間に
金属ハウジングに接続したメタライズ膜２５を誘
電体基板２９の表面に設けている。それにより、
ストリツプ・ライン間のクロストークの防止効果
が得られる。しかしながら、この構造では、メタ
ライズ膜２５の形成に製造上の困難性があり、電
気端子を高密度に配置するのに適さない。また、
誘電体基板２９の表面部にのみメタライズ膜２５
が形成されているので、誘電体内部を通して電磁
的カツプリングが生じることを防止できない。
更にまた、上記の従来技術においては、リード
片９は通常、第１２図に１００で示す如く、蝋あ
るいは半田等により導電パターン６ｃに融着され
るが、しかしながら、その半田等のパターン形状
（即し、量）には殆ど考慮を払つていないのが実
情である。融着部の量、あるいは形状は上記のイ
ンピーダンス整合の良否に大きく左右する。詰ま
り、従来はこのインピーダンス整合に殆ど配慮し
ていなかつた。従つて、半田等の溶融接合剤１０
０はリード片９の外部に不規則状に四方にはみ出
し、インピーダンスマツチングに悪影響を与えて
いた。
本発明の目的は前記した従来の導電パターンと
導電リングによる共振、および各導電パターン間
の電磁気的結合を無くし、且つ外部接続端子部の
インピーダンスを信号源の特性インピーダンスに
近付けることによつて、上述した反射およびクロ
ストークを減少せしめることができるとともに、
製造が容易な集積回路パツケージを提供すること
にある。
本発明の別の目的は良好なインピーダンス整合
を実現し得るICパツケージを提供することであ
る。
〔問題点を解決するための手段〕
上記の目的を達成するために本発明によれば、
一方の面に接地用導体を形成し、他方の面に複数
本の導電パターンを形成した誘電体基板を有し、
該導電パターンを介して内部に収納した集積回路
を外部回路に接続する集積回路用パツケージにお
いて、上記導電パターン間に誘電体基板を貫通し
て接地用導体に連結される導電柱を設けたことを
構成上の特徴とする。
また別の本発明によれば、上記第１誘電体基板
の導電パターン上に上記第１誘電体基板の導電柱
の少なくとも一部に電気的に接続される導電柱を
埋込んだ第２の誘電体基板が重合配置される。
更にまた別の本発明によれば、上記第２の誘電
体基板には第１誘電体基板と反対側の面に導電被
膜が形成され、第２誘電体基板に埋込まれる導電
柱は上記導電被膜並びに第１誘電体基板の導電柱
の少なくとも一部に電気的に接続される。
〔作用〕
上記の本発明の構成によれば、第１の誘電体基
板の導電パターン間に接地された導電体を設けた
ので、導電パターン間のクロストークを防止する
ことができる。
また、第２の誘電体の導電皮膜（封止用導電リ
ング）に接地導電柱を設け、封止用導電リングを
接地したので、前記第１５図のリング１０が等価
的に短くなり、共振周波数が非常に高くなり、集
積回路の所要の帯域での共振が起こらなくなり、
共振周波数での特性インピーダンスの変化がない
ので、集積回路の所要帯域を通じて、外部接続端
子部の導電柱を含む相互の寸法の設定により外部
接続端子部のインピーダンスを信号源の特性イン
ピーダンスを信号源の特性インピーダンスに近付
けることによつて、信号の反射を防止することが
できる。
〔実施例〕
以下本発明を図面を参照して実施例によつて詳
細に説明する。
第１図は本発明の集積回路のパツケージの一実
施例の斜視図である。該パツケージはIC（第１図
には図示せず）を搭載する支持台と接地用導体を
兼ねた銅ブロツク１１上に誘電体である中空の矩
形アルミナ枠（第１アルミナ枠）１２が固着さ
れ、該枠の一辺に４個、四辺で16個のバー状の外
部接続端子１４が設けられ、該端子上面には気密
封止用の蓋を融着するための導電皮膜１７が施さ
れている小さな誘電体である中空の矩形のアルミ
ナ枠（第２アルミナ枠）１３が固着されている。
導電皮膜１７は加熱により溶融してその上に置か
れる蓋体２２を融着する。
第２図は第１図の−線断面図である。外部
接続端子部はIC１を搭載する銅の接地用導電板
（基板）１１上に、誘電体である第１のアルミナ
枠１２を固着し、このアルミナ枠上にバー状の接
続用導電パターン（電源線路、信号線路）１４，
１５，１６を設けている。
導電パターン１４，１５，１６は夫々第１３図
に示す導電パターン６ａ，６ｂ，６ｃに対応し、
導電パターン６ａ，６ｂ，６ｃと同様の前述のプ
ロセスにより製造される。即ち、導電パターン１
５はタングステンペーストにより形成され、導電
パターン１４，１６は導電パターン１５のタング
ステンペースト上にNi−AuまたはAu鍍金により
形成される。
基板１１上の搭載されるIC（ICチツプ）１は例
えばウエステイングハウス エレクトリツク社製
のコバル（Koval）にAu鍍金したリード線６１
によりICパツケージの内部に位置する導電パタ
ーン１６に接続される。
第３Ａ図、第３Ｂ図は第１図のIIIA−IIIA，
IIIB−IIIB断面図である。第３，３Ｂ図に示す如
く隣接する導電パターン１４，１６の両側には断
面円形の貫通孔５１ａが形成され、これら貫通孔
内に導電柱１９ａが埋め込まれる。
図示実施例においては、各導電パターン１４の
両側には２組の導電柱１９ａが配置され、且つ各
導電パターン１６の両側には１組の導電柱１９ａ
が配置されているが、導電柱１９ａの数は図示実
施例のものには何等限定されず、基本的には導電
パターン１４あるいは１６間に少なくとも１個の
導電柱があればよい。また、導電柱１９ａは図示
実施例の如く規則的に配置することも必ずしも必
要ではない。
そのような変形配置の一例を第９図に示す。同
図において、導電柱１９ａは３個の導電パターン
１４毎に２個宛配置されている。詰まり、導電柱
１９ａは各々が３個の導電パターン１４を有する
導電パターン群間に２個宛配置されていると考え
ることができる。このような実施例は、同一の導
電パターン群内の導電パターン間におけるクロス
トークはそれほど問題にならないような導電パタ
ーンの設計となつている時に特に有用である。
貫通孔５１ａは第１アルミナ枠１２の板厚を貫
通して延びる。
他方、第４図から判るように、導電柱１９ｂを
埋め込んだ断面円形の貫通孔５１ｂが隣接する導
電パターン１５の両側でアルミナ枠１２内に設け
られる。
封止用導電リング１７を後面（上端面）に有す
る第２アルミナ枠１３は第２図に示す如く導電パ
ターン１５上に置かれる。第４図において貫通孔
５１ｂは第１、第２アルミナ枠１２，１３を共に
貫通し、かつ封止用導電リング１７の下方に置か
れている。
例えば、導電体１９ａ，１９ｂは0.1〜0.5mm
φ、導電パターン１４，１５，１６の幅は0.2〜
0.5mm、アルミナ枠１２，１３の厚みは、0.2〜0.4
mm、Ｘ方向の幅は６〜20mm、Ｙ方向の幅は８〜20
mmに形成される。
以上の構成で、伝送線路は導電パターン１４，
１６（アルミナ枠１３をはずれた部分）は、導電
パターン１４，１６を中心導体とし、銅ブロツク
１１とこれに接続された導電柱１９ａを接地用導
体とする線路からなつており、電磁界の殆どが銅
ブロツク１１と導電柱１９ａに終端される。した
がつて、隣接する導電パターン間の電磁干渉は、
減少し、クロストークの減少に役立つ。また、線
路の特性インピーダンスZoは導電パターン１４，
１６と銅ブロツク１１および導電柱１９ａとの距
離を変えることによつて任意の値にできる。従つ
て、信号源と実質上同一のインピーダンスの線路
ができて、インピーダンスの不整合による反射を
なくすことができる。
導電パターン１５に関しては、導電パターン１
５を中心導体とし、その周りを接地導体の銅ブロ
ツク１１とこれに接続された導電柱１９ｂと、こ
れに接続された封止用リング１７の接続導体で囲
まれた線路から成つており、電磁界はこれらの接
地導体に終端される。即ち、銅ブロツク１１、導
電柱１９ｂおよび封止用リング１７は電磁界が外
部へ漏れるのを防ぐシールド効果の役目をなす。
したがつて、隣接する導電パターンの間の電磁干
渉はなくなり、クロストークを無くすことができ
る。また、線路の特性インピーダンスZoは銅ブ
ロツク１１、導電柱１９ｂおよび封止用導電リン
グ１７との距離を変えることによつて任意の値に
することができる。したがつて、信号源と同じイ
ンピーダンスの線路ができて、インピーダンスの
不整合による反射をなくすことができる。また、
封止用導電リングを複数箇所で接地したので、前
記第１５図のリング１０が等価的に短くなり、共
振周波数が非常に高くなり、集積回路の所要の帯
域で共振が起らなくなり、特定の周波数でリング
共振により、外部接続端子部で伝送路の特性イン
ピーダンスが変化することを防止できる。
次に、本発明の実施例のICパツケージの製造
について説明する。
本実施例の導電柱１９ａ，１９ｂを形成するに
は、アルミナを焼結する前のグリーンシート（生
セラミツク板）の状態で、ツールで所要の穴５１
ａ，５１ｂをあけ、次にタングステンペーストを
この穴の中にローラ等で押し込むことにより形成
する。この時、所要の導電パターン１４，１５，
１６も同時に所定パターンのスクリーン状のマス
クを用いて形成することができる。上方のアルミ
ナ枠１３に形成する導電柱１９ｂは、アルミナ枠
１３をアルミナ枠１２に重ねた後に、ツールで両
者を貫通する穴をあけ、この穴にタングステンペ
ーストを押し込むことで形成することができる。
或いは、アルミナ枠１２とアルミナ枠１３に別々
に穴５１ａ，５１ｂをあけ、それぞれにタングス
テンペーストを押し込み、その後両者を位置合せ
して、アルミナ枠１２の導電柱とアルミナ枠１３
の導電柱とを接続するようにしてもよい。尚、こ
のとき、前記第５図のように、同一列の導電柱１
９ａを導電パターン２１で接続する構成としてお
けば、アルミナ枠１２，１３の導電柱１９ｂの位
置合せにずれが生じたとしても、両者の電気的接
続が確保できる。また、第５図のように、両側に
設けた各導電体１９ａ間を導電パターン２１で接
続することにより、隣接する導電パターン１４間
の電磁干渉をさらに低減することができる。
インピーダンス不整合を減少するために本発明
によれば、IC１を外部回路３（第１３図）に電
気的に接続するためのリード片（端子）９は対応
導電パターン１４に例えば銀蝋１００により溶着
されるが、その際に第６図に示すごとく、銀蝋の
面積ないしは形状に考慮が払われている。即ち、
前述の如く従来技術では銀蝋の面積については、
殆ど考慮がなされておらず、そのためリード片か
ら不規則状にはみ出しインピーダンス不整合の増
大を招いていた。
しかるに、第６図から分かるように、本発明に
よれば各リード片９は狭小の端部９ａを有し、こ
の部分が銀蝋１００により対応導電パターン１４
に溶着される。銀蝋１００はリード片９の幅と実
質上同一の幅を有する。即ち、銀蝋１００はリー
ド片９の正確な延長部を構成し、こうして良好な
インピーダンスマツチングを確保することができ
る。
第７図，８図は本発明の別の実施例を示す。第
７図においては第２アルミナ枠１３（第１図）は
除去されている。即ち、第７，８図に示す実施例
では、ICチツプ１は樹脂モールド７０により直
接封入されている。IC１は銅等の金属基板１１
上に搭載され、リード線６１により導電パターン
６７に接続される。導電パターン６７は例えば、
第１アルミナ枠１２上に設けられるタングステン
ペーストの導電パターン１５上に施されるAu鍍
金により形成される。また、この実施例において
は導電柱６９は導電パターン６７間に設けられる
対応の貫通孔６８内に埋めこまれる。
これとは別に、もし、第７図に示すICパツケ
ージが別の大きなパツケージあるいはハウジング
（図示せず）内に実装、封入される場合にはICパ
ツケージを樹脂モールド７０で封入する必要はな
い。
第１０Ａ，１０Ｂ図は本発明の更に別の実施例
を示す。第１０Ａ，１０Ｂ図においては、第２ア
ルミナ枠１３′はスペーサとして用いられる。
従つて、アルミナ枠１３′は導電皮膜１７（第
１図）を有さない。従つて、アルミナ枠１３′に
は導電柱１９ｂ（第１図）も設けられていない。
ICパツケージは非導電体である蓋体２２′により
シールされる。蓋体２２′は電気的絶縁性の適当
な接着剤１７′によりスペーサ１３′に固着され
る。
第１０Ａ，１０Ｂ図に示す実施例の上記以外の
構成に関しては、第１図に示す第１実施例の構成
と同様である。第１０Ａ，１０Ｂ図に示す実施例
における部品は第１実施例の対応部品と同一の参
照番号で示し、説明を省略する。
第１１図は周波数に対する挿入損の実験結果を
示す。同実験においては14端子を有するフラツト
ICパツケージを用いた。
この実験から判るように、本発明によれば、実
線で示す如く挿入損は周波数が18GHz以下のと
き、絶えず0.2dB以下であり、遮断周波数は約
18GHzと比較的高い値を示した。一方、従来技術
によれば破線で示す如く、挿入損にデイツプが生
じ、遮断周波数も約7GHzとはるかに小さかつた。
尚、ここで言う従来技術とは導電パターン間に導
電柱を設けていないものをいう。この小さな遮断
周波数は主として第２アルミナ枠上に設けられる
封止用導電リングの寄生共振によるものと考えら
れるが、本発明ではこの寄生共振は観測されなか
つた。
第１１図における一点鎖線は比較例を示すもの
で、この比較例のICパツケージは本発明と同様
に導電パターン間に導電柱を配設したものである
が、インピーダンス整合を行つていないものであ
る。即ち、比較例（従来技術ではない）において
はリード片（端子）をICパツケージの導電パタ
ーンに連結するための銀蝋は第１２図に示すもの
に相当し、リード片から不規則状にはみ出した状
態となつている。
この比較例から分かるように、第６図に示す如
く溶融接合部を改良することにより遮断周波数が
更に大きくなり、また挿入損が更に減少すること
が理解される。
このように、本発明の集積回路パツケージは、
従来のパツケージより、クロストーク防止がより
完全でありインピーダンスマツチングも容易であ
り、その製造も単に導電柱形成のための穴あけが
追加される程度であり、しかもその穴あけは所要
数一度に形成することが可能であり、従来の集積
回路パツケージより簡単であり、コストが低減で
きる。
以上本発明を実施例を用いて説明したが、導電
柱の形は、円形のみならず四角、楕円形等を用い
ることもできる。また、本発明が上記実施例の高
速論理回路以外に、リニア素子や増幅回路等にも
適用できることは勿論である。
〔発明の効果〕
以上のように、本発明は集積回路パツケージの
外部接続端子部の導電パターン間に誘電体を貫通
する導電柱を設けることによつて信号の反射およ
び隣接する導電パターン間のクロストークを減少
させることができるので、誤動作を起こすことが
なく、信頼度の高お超高周波集積回路とすること
ができ、実用上の効果は大きなものがある。
また、本拝命の集積回路パツケージは、従来の
パツケージより、クロストーク防止がより完全で
ありインピーダンスマツチングも容易であり、そ
の製造も単に導電柱形成のための穴あけが追加さ
れる程度であり、しかもその穴あけは所要数を一
度に形成することが可能であり、従来の集積回路
パツケージより簡単且つ低コストで製造可能であ
る。
【図面の簡単な説明】
第１図は本発明の一実施例に係るICパツケー
ジの部分破断斜視図、第２図は第１図の−線
断面図、第３Ａ図、３Ｂ図はそれぞれ第１図の
Ａ−Ａ線、Ｂ−Ｂ線断面図、第４図は第１
図の−線断面図、第５図は本発明の別の実施
例に係るICパツケージの斜視図、第６図はアル
ミナ枠上に設けられる導電パターンに溶着される
リード片の拡大斜視図、第７図は本発明の更に別
の実施例に係る、第２アルミナ枠を有さないIC
パツケージの拡大斜視図、第８図は第７図に示す
ICパツケージを樹脂モールドで直接封入した状
態を示す断面図、第９図は導電パターン間に設け
られる導電柱の配置の一例を示す斜視図、第１０
Ａ図は本発明の更に別の実施例に係る、アルミナ
枠をスペーサとして使用したICパツケージの斜
視図、第１０Ｂ図は第１０Ａ図の横断面図、第１
１図は本発明により実現される改良インピーダン
ス整合に関する実験結果を従来技術との比較にお
いて示す線図、第１２図は従来技術に係るICパ
ツケージの斜視図、第１３図は第１２図における
Ｘ−X′線断面図、第１４図は第１２図における
Ｙ−Y′線断面図、第１５図は第１２図に示され
るICパツケージの等価回路を示す図解図、第１
６図は別の公知ICパツケージの斜視図、第１７
図は公知ICパツケージの製造プロセスを示す図
解図、第１８図は更に別の公知ICパツケージの
斜視図。 １１……銅ブロツク、１２……第１アルミナ
枠、１３……第２アルミナ枠、１４……外部接続
端子部、１７……導電皮膜（封止用リング）、１
４，１５，１６……導電パターン、１９ａ，１９
ｂ……導電柱。

Claims (1)

  1. 【特許請求の範囲】 １ 一方の面に接地用導体を形成し、他方の面に
    複数本の導電パターンを形成した誘電体基板を有
    し、該導電パターンを介して内部に収納した集積
    回路を外部回路に接続する集積回路用パツケージ
    において、上記導電パターン間に誘電体基板を貫
    通して接地用導体に連結される導電柱を設けたこ
    とを特徴とする集積回路用パツケージ。 ２ 一方の面に接地用導体を形成し、他方の面に
    複数本の導電パターンを形成した第１の誘電体基
    板を有し、該導電パターンを介して内部に収納し
    た集積回路を外部回路に接続する集積回路用パツ
    ケージにおいて、上記導電パターン間に誘電体基
    板を貫通して接地用導体に連結される導電柱を設
    けるとともに、該導電パターン上に上記第１誘電
    体基板の導電柱の少なくとも一部に電気的に接続
    される導電柱を埋込んだ第２の誘電体基板を重合
    配置したことを特徴とする集積回路用パツケー
    ジ。 ３ 一方の面に接地用導体を形成し、他方の面に
    複数本の導電パターンを形成した第１の誘電体基
    板を有し、該導電パターンを介して内部に収納し
    た集積回路を外部回路に接続する集積回路用パツ
    ケージにおいて、上記導電パターン間に誘電体基
    板を貫通して接地用導体に連結される導電柱を設
    けるとともに、上記第１誘電体基板と反対側の面
    に導電被膜を形成した第２の誘電体基板を第１誘
    電体基板の導電パターン上に重合配置し、該第２
    誘電体基板に上記導電被膜並びに第１誘電体基板
    の導電柱の少なくとも一部に電気的に接続される
    導電柱を埋込んだことを特徴とする集積回路用パ
    ツケージ。
JP62125733A 1986-06-02 1987-05-25 集積回路用パッケ−ジ Granted JPS63107055A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CA000538310A CA1320006C (en) 1986-06-02 1987-05-28 Package for integrated circuit
EP87304862A EP0249378B1 (en) 1986-06-02 1987-06-02 Package for integrated circuit
DE87304862T DE3786844T2 (de) 1986-06-02 1987-06-02 Packung für integrierte Schaltung.
KR1019870005590A KR900004718B1 (ko) 1986-06-02 1987-06-02 Ic용 패키지
US07/346,243 US4881116A (en) 1986-06-02 1989-05-02 Package for integrated circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61-127739 1986-06-02
JP12773986 1986-06-02

Publications (2)

Publication Number Publication Date
JPS63107055A JPS63107055A (ja) 1988-05-12
JPH046104B2 true JPH046104B2 (ja) 1992-02-04

Family

ID=14967483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62125733A Granted JPS63107055A (ja) 1986-06-02 1987-05-25 集積回路用パッケ−ジ

Country Status (2)

Country Link
JP (1) JPS63107055A (ja)
KR (1) KR900004718B1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3618046B2 (ja) * 1998-04-27 2005-02-09 京セラ株式会社 高周波回路用パッケージ
JP3346752B2 (ja) 1999-11-15 2002-11-18 日本電気株式会社 高周波パッケージ
JP2009141242A (ja) * 2007-12-10 2009-06-25 Hitachi Kokusai Electric Inc 基板モジュール
JP5250502B2 (ja) * 2009-08-04 2013-07-31 新光電気工業株式会社 半導体装置及びその製造方法
JP5806464B2 (ja) * 2010-02-03 2015-11-10 株式会社東芝 半導体素子収納用パッケージ及びそれを用いた半導体装置
JP2012049224A (ja) * 2010-08-25 2012-03-08 Kyocera Corp 実装構造体および実装構造体の製造方法
JP7156641B2 (ja) 2019-02-14 2022-10-19 住友電工デバイス・イノベーション株式会社 半導体装置用のパッケージおよび半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60227448A (ja) * 1984-04-26 1985-11-12 Nec Corp 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5596677U (ja) * 1978-12-27 1980-07-04

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60227448A (ja) * 1984-04-26 1985-11-12 Nec Corp 半導体装置

Also Published As

Publication number Publication date
JPS63107055A (ja) 1988-05-12
KR880001050A (ko) 1988-03-31
KR900004718B1 (ko) 1990-07-05

Similar Documents

Publication Publication Date Title
US4881116A (en) Package for integrated circuit
JP3500268B2 (ja) 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
US5172077A (en) Oscillator and method of manufacturing the same
US5495125A (en) Molded semiconductor device
US5225709A (en) Package having a structure for stabilizing and/or impedance-matching a semiconductor IC device accommodated therein
JPS6325710B2 (ja)
US6255730B1 (en) Integrated low cost thick film RF module
JPH11214556A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JPH046104B2 (ja)
US5214498A (en) MMIC package and connector
JP2001298123A (ja) 高周波用配線基板
KR900008995B1 (ko) 고주파 반도체 소자용 세라믹 패키지
JP3580680B2 (ja) 高周波用パッケージおよびその接続構造
JP2603310B2 (ja) 高周波集積回路用パッケージ
EP0444820A2 (en) MMIC package and connection
JP3462062B2 (ja) 高周波用伝送線路の接続構造および配線基板
JP3618046B2 (ja) 高周波回路用パッケージ
JP3696735B2 (ja) 高周波用パッケージ
JP2001230342A (ja) 高周波回路部品搭載用基板の実装構造
JP2001189405A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2611718B2 (ja) 半導体装置
JPH03110768A (ja) 配線パターン接続用チップ
JPH05166965A (ja) パッケージ構造体
JPH0427170Y2 (ja)
JPS63216366A (ja) 集積回路用パツケ−ジ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080204

Year of fee payment: 16