CN110854105A - 电磁屏蔽微电子组合件和其制造方法 - Google Patents

电磁屏蔽微电子组合件和其制造方法 Download PDF

Info

Publication number
CN110854105A
CN110854105A CN201910777316.4A CN201910777316A CN110854105A CN 110854105 A CN110854105 A CN 110854105A CN 201910777316 A CN201910777316 A CN 201910777316A CN 110854105 A CN110854105 A CN 110854105A
Authority
CN
China
Prior art keywords
shield
magnetic
electrical
microelectronic assembly
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910777316.4A
Other languages
English (en)
Inventor
拉马努詹·斯瑞尼地埃姆巴
维卡斯·希利姆卡
拉克希米纳拉扬·维斯瓦纳坦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN110854105A publication Critical patent/CN110854105A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供含有增强电磁(EM)屏蔽结构的微电子封装、模块、系统和其它组合件，以及用于制造电磁屏蔽微电子组合件的方法。在一实施例中，所述电磁屏蔽微电子组合件包括在所述微电子组合件的操作期间携载不同电信号的第一信号路径和第二信号路径。EM屏蔽结构定位于所述第一信号路径与所述第二信号路径之间。所述EM屏蔽结构又包括与电屏蔽部分邻接(例如，接触和/或直接或间接接合)的磁屏蔽部分。所述磁屏蔽部分具有第一磁导率和第一电导率，而所述电屏蔽部分具有小于所述第一磁导率的第二磁导率且具有大于所述第一电导率的第二电导率。

Description

电磁屏蔽微电子组合件和其制造方法
技术领域
本发明的实施例大体上涉及微电子，且更确切地说，涉及含有增强电磁屏蔽结构的微电子组合件，还涉及用于制造电磁屏蔽微电子组合件的方法。
背景技术
EM交叉耦合(更通俗地说，“串扰”)可出现在包括微电子封装、模块和系统的微电子组合件中的分离信号路径之间。EM交叉耦合可确切地说在小尺寸、高功率的RF应用的情况下存在问题。举例来说，设想，含有高增益晶体管裸片的RF PA组合件整合于具有相对紧凑外观尺寸的封装或模块中。通过常见设计，所述RF PA组合件可包括有以并排关系附接到基部凸缘的两个或更多个晶体管裸片。接合线阵列可使晶体管裸片与其它电路元件电互连，所述其它电路元件如PA端子、集成无源电容器或含于RF PA组合件中的其它装置。归因于晶体管裸片与其对应接合线阵列的紧密近接，EM交叉耦合可出现，且如果足够严重，那么可限制微电子组合件的性能；例如，EM交叉耦合可代替晶体管裸片呈现的阻抗，这转而可在线性、效率、峰值功率或增益方面降低RF性能。
因此对设置包括当具有相对紧凑外观尺寸且在较高RF频率或功率电平下操作时，较不易受EM交叉耦合影响的微电子组合件(例如，封装、模块和系统)的需求日益增长。理想地，此类微电子组合件的实施例将提供邻接信号路径与EM交叉耦合的磁性方面和电性方面两者的增强屏蔽，同时维持高水平组合件性能且仍然节约制造成本。类似地，期望提供用于制造具有此类良好特征的微电子组合件的方法。结合附图和前述背景技术，本发明的实施例的其它合乎需要的特性和特征将从后续具体实施方式和所附权利要求书变得显而易见。
发明内容
根据本发明的第一方面，提供一种电磁屏蔽微电子组合件，包括：
第一信号路径和第二信号路径，所述第一信号路径和所述第二信号路径在所述微电子组合件的操作期间携载不同电信号；和
电磁(EM)屏蔽结构，所述EM屏蔽结构定位于所述第一信号路径与所述第二信号路径之间，所述EM屏蔽结构包括：
磁屏蔽部分，所述磁屏蔽部分具有第一磁导率和第一电导率；和
电屏蔽部分，所述电屏蔽部分邻接于所述磁屏蔽部分，所述电屏蔽部分具有小于所述第一磁导率的第二磁导率且具有大于所述第一电导率的第二电导率。
在一个或多个实施例中，所述电磁屏蔽微电子组合件进一步包括具有前侧的组合件基板，所述EM屏蔽结构从所述前侧突出。
在一个或多个实施例中，所述电磁屏蔽微电子组合件进一步包括：
第一互连构件，所述第一信号路径延伸穿过所述第一互连构件，所述第一互连构件接合到所述基板，且位于所述EM屏蔽结构的第一侧上；和
第二互连构件，所述第二信号路径延伸穿过所述第二互连构件，所述第二互连构件接合到所述基板，且位于所述EM屏蔽结构的第二相对侧上。
在一个或多个实施例中，所述第一互连构件具有如沿与所述前侧正交的第一轴线得到的第一波峰高度，且其中所述EM屏蔽结构具有如沿与所述前侧正交的第二轴线得到的等于或大于所述第一波峰高度的第二波峰高度。
在一个或多个实施例中，所述EM屏蔽结构进一步包括介电基板层，所述介电基板层具有第一主面和与所述第一主面主面相对的第二主面；且
其中所述磁屏蔽部分包括与所述第一主面接触的磁屏蔽层。
在一个或多个实施例中，所述电屏蔽层包括与所述介电基板层的所述第二主面接触的电屏蔽层。
在一个或多个实施例中，所述第一互连构件包括弯曲成曲线形状的接合线，且其中将所述磁屏蔽层和所述电屏蔽层中的至少一个图案化成具有与所述接合线的所述曲线形状对应的平面几何形状。
在一个或多个实施例中，所述电磁屏蔽微电子组合件进一步包括接地导体，所述接地导体连接到所述电屏蔽部分且将所述电屏蔽部分联接到电接地。
在一个或多个实施例中，所述磁屏蔽部分包括涂层，所述涂层由磁导材料构成且形成于所述电屏蔽部分的外表面上方。
在一个或多个实施例中，所述电屏蔽部分包括导电线芯。
在一个或多个实施例中，所述电磁屏蔽微电子组合件进一步包括：
基板，所述基板具有前侧；
第一接合线，所述第一接合线联接到所述前侧且所述第一信号路径延伸穿过所述第一接合线；和
微电子装置，所述第一接合线在所述微电子装置上方延伸，所述微电子装置至少部分地由如沿与所述前侧正交的轴线得到的所述EM屏蔽结构覆盖。
在一个或多个实施例中，所述电磁屏蔽微电子组合件进一步包括第二接合线，所述第二接合线联接到所述前侧且所述第二信号路径延伸穿过所述第二接合线；
其中所述EM屏蔽结构进一步包括：
主体，所述主体定位于所述第一接合线与所述第二接合线之间；和
屏蔽翼，所述屏蔽翼在所述微电子装置的至少一部分上方从所述主体突出。
在一个或多个实施例中，所述电磁屏蔽微电子组合件进一步包括射频功率放大电路；
其中所述第一信号路径和所述第二信号路径分别包括第一放大器路径和第二放大器路径，所述第一放大器路径和所述第二放大器路径包括在射频功率放大电路中。
根据本发明的第二方面，提供一种电磁屏蔽微电子组合件，包括：
第一信号路径和第二信号路径，所述第一信号路径和所述第二信号路径在所述电磁屏蔽微电子组合件的操作期间携载不同电信号；
第一互连构件，所述第一信号路径延伸穿过所述第一互连构件；
第二互连构件，所述第二信号路径延伸穿过所述第二互连构件；
基板，所述基板具有前侧，所述第一互连构件和所述第二互连构件联接到所述前侧；和
电磁(EM)屏蔽结构，所述EM屏蔽结构包括：
屏蔽基板，所述屏蔽基板在所述第一互连构件与所述第二互连构件之间的位置处从所述基板的所述前侧突出；和
图案化磁屏蔽层，所述图案化磁屏蔽层与所述屏蔽基板的第一主面接触并由磁导材料构成，配置成在所述电磁屏蔽微电子组合件的操作期间减少所述第一信号路径与所述第二信号路径之间的EM交叉耦合。
在一个或多个实施例中，所述EM屏蔽结构进一步包括图案化电屏蔽层，所述图案化电屏蔽层接合到所述屏蔽基板的与所述图案化磁屏蔽层相对的第二相对主面。
在一个或多个实施例中，所述屏蔽基板由介电材料构成，且其中所述图案化电屏蔽层电接地。
在一个或多个实施例中，所述磁导材料具有第一磁导率和第一电导率，且其中所述屏蔽基板由具有小于所述第一磁导率的第二磁导率和大于所述第一电导率的第二电导率的材料构成。
在一个或多个实施例中，所述第一互连构件包括具有拱形接合线轮廓的接合线，且其中将所述图案化磁屏蔽层图案化成具有大体与所述拱形接合线轮廓对应的拱形平面几何形状。
根据本发明的第三方面，提供一种电磁屏蔽微电子组合件，包括：
第一信号路径和第二信号路径，所述第一信号路径和所述第二信号路径在所述电磁屏蔽微电子组合件的操作期间携载不同电信号；
第一接合线，所述第一信号路径延伸穿过所述第一接合线；
第二接合线，所述第二信号路径延伸穿过所述第二接合线；和
电磁(EM)屏蔽结构，所述EM屏蔽结构在所述第一接合线与所述第二接合线之间，所述EM屏蔽结构至少部分地由磁导材料构成，配置成在所述电磁屏蔽微电子组合件的操作期间减少所述第一接合线与所述第二接合线之间的磁性交叉耦合。
在一个或多个实施例中，所述EM屏蔽结构包括：
导电线芯；和
磁导涂层，所述磁导涂层围绕所述线芯形成。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
将结合附图在下文描述本发明的至少一个例子，其中相同标号表示相同元件，且：
图1是示出如根据现有技术的教示所描绘的含有电屏蔽结构的微电子组合件(部分地示出)中的邻接信号路径之间的EM交叉耦合的核心磁性组件的图式；
图2是如根据本公开的示例性实施例所描绘的含有使分离信号路径或分开信号路径之间的EM交叉耦合最小化的增强EM屏蔽结构的微电子组合件(部分地示出)的图式；
图3是如根据本公开的通用实施例所示出的含有一或多个EM屏蔽结构的微电子组合件(在此，RF PA封装)的示意图；
图4是如根据本公开的示例性实施方案所示出的由包括连续、非图案化的电和磁屏蔽层的介入EM屏蔽结构分离的两个邻接互连构件(在此，相邻接合线阵列)的等角视图；
图5以图形方式描绘与含有电屏蔽结构和不具有任何屏蔽结构的类似微电子组合件相比的通过图4中所示出的EM屏蔽微电子组合件实现的在增益、交叉耦合和隔离上的模拟改良；
图6和7是如根据本公开的另一示例性实施方案所示出的由包括接合到屏蔽基板的相对表面的图案化磁屏蔽层(图6)和图案化电屏蔽层(图7)的介入EM屏蔽结构(如核心介电层)分离的邻接接合线阵列的等角视图；
图8示出在图6到7中所示出的邻接接合线阵列之间的平面中模型化且适用于确定图6中所示出的图案化磁屏蔽层的形状、布置和/或厚度分布的磁通量集中度曲线图；
图9是如根据本公开的另一示例性实施方案所示出的由呈涂布线栅栏形式的介入EM屏蔽结构分离的邻接接合线阵列的等角视图；
图10是更清晰地示出线栅栏内的导电线核心和磁导涂层的穿过图9中所示出的涂布线栅栏截取的横截面图；
图11是如根据又一示例性实施例所描绘的由包括覆盖接合线阵列在其上方延伸的微电子装置(例如，集成电容器)的横向延伸部或翼形部的介入EM屏蔽结构分离的邻接接合线阵列的等角视图；且
图12是如根据本公开的另一示例性实施例所示出的可具有与图4、6、7和11中的任一个中所描述类似或相同的构造的微电子组合件且具体地说，包括多个EM屏蔽结构的大型MIMO系统的俯视图。
为说明简单和清晰起见，可省略熟知特征和技术的描述和细节以避免不必要地混淆在后续具体实施方式中描述的本发明的示例性和非限制性实施例。应进一步理解，除非另外陈述，否则附图中出现的特征或元件不必按比例绘制。举例来说，图中某些元件或区域的尺寸可相对于其它元件或区而放大，以提高对本发明实施例的理解。
具体实施方式
以下详细描述在本质上仅仅是示例性的，且并不意图限制本发明或本发明的应用或使用。如贯穿本文出现的术语“示例性”与术语“例子”同义，且在下文反复利用以强调以下描述仅提供本发明的多个非限制性例子，且在任何方面不应被理解为限制本发明的范围，如在权利要求书中所陈述。
缩写
以下缩写贯穿本文出现：
Cu-铜；
EM-电磁或以电磁方式；
Fe-铁；
GaN氮化镓；
MIMO-多输入多输出(天线结构)；
PA-功率放大；
RF-射频；以及
μr-相对(磁)导率。
定义
以下定义贯穿本文应用。在此或本文中其它处未明确地定义的那些术语是指其在相关技术领域中的普通含义。
导电材料-在20摄氏度(℃)下具有小于1毫欧姆毫米的电阻率的材料。
电磁屏蔽微电子组合件-在组合件的操作期间减少信号路径之间的磁性和电性交叉耦合的包括至少一个电磁(EM)屏蔽结构的微电子组合件(在下文定义)。
互连构件-含于微电子组合件中的电导体或电连接两个或更多个触点(如端子或接合衬垫)的电导体的群组。
磁导材料-具有超过1000的相对磁导率(μr)的材料。
微电子组合件-用于广泛涵盖微电子封装、模块、系统和含有微电子电路的其它制品的通用术语。
Mu金属-按重量计主要由镍(Ni)和Fe构成且具有超过1000的相对磁导率的任何合金。
相对磁导率(μr)-材料或介质的磁导率(μ)相对于自由空间的磁导率(μ0)的比率。
超导磁合金-按重量计主要由Ni、Fe和钼(Mo)构成且具有超过1000的相对磁导率的合金。
概述
如上文所论述，微电子封装、模块、系统和其它微电子组合件的性能可在某些情况下受EM交叉耦合限制。归因于在含有信号的电流通过含于EM组合件内的不同或分离信号路径引导时产生的EM域之间的干扰，EM交叉耦合出现。EM交叉耦合可确切地说在某些应用中存在问题，如当信号路径紧密近接(例如，归因于组合件的相对紧凑外观尺寸)且组合件在较高RF频率和/或功率电平下操作时。含有高频RF电路的微电子组合件(如RF PA封装和模块)通常确切地说易受EM交叉耦合影响。
迄今为止，行业成果集中在解决EM交叉耦合的电组件上，基本上没有解决EM交叉耦合的磁性组件。因此，传统电屏蔽结构通常呈现由具有相对高电导率和低磁导率的材料(如Cu)构成的单片或单层壁的形式。在潜在减少电性交叉耦合时，此类常规电屏蔽结构对EM交叉耦合的磁性组件具有极小影响，且因此提供对大规模减少或防止EM交叉耦合的不完全解决方案。同时，常规电屏蔽结构可从其它方面降低微电子组合件的性能。举例来说，此类电屏蔽结构的设置通常引起在感应EM域内的导电材料的相对大主体的嵌入，这可引起涡电流损耗、磁滞影响、RF失配的恶化(在可应用时)和其它问题。
另外强调上述概念，图1以图解方式示出常规电屏蔽微电子组合件20的有限部分。微电子组合件20的所描绘部分包括突出到页面的平面中和平面外的两个信号路径22、24。信号路径22、24分别部分地由互连件或接合线26、28形成(且因此，延伸穿过所述互连件或接合线26、28)，如图1中的横截面中所示出。接合线26、28在彼此旁边相对紧密近接地延伸一段距离。当携载信号的电流(I1，I2)沿信号路径22、24被引导且因此通过接合线26、28传导时，对应磁场在与电流正交的向量上围绕接合线26、28产生。在核心磁场的外部边界由虚线圆30、32表示时，磁场的相应核心在图1中被标记为“H1”和“H2”。应了解，感应磁场可延伸远远超出虚线圆30、32，使得通过使电流穿过接合线26所感应的磁场可冲击在邻接接合线28上且通过使电流穿过接合线28所感应的磁场可冲击在邻接接合线26上，从而可能引起如下文所描述的EM干扰或交叉耦合。
信号路径22、24在微电子组合件20的操作期间携载分离或分开的电信号。信号路径22、24所携载的信号可以是数字信号、模拟信号或其组合。无论所讨论的一或多种信号类型如何，归因于接合线26、28的相对紧密近接，EM交叉耦合可取决于组合件20的操作参数而可能出现在信号路径22、24之间；例如如上所述，EM交叉耦合可确切地说在高频(例如，RF)应用上存在问题。根据涉及减少EM交叉耦合的电性方面的常规方法，介入电屏蔽结构34(在下文，“电屏蔽件34”)可定位于接合线26、28之间。当设置有电屏蔽件34时，电屏蔽件34可呈现由具有相对高电导率和相对低磁导率的材料(例如，Cu)构成的单片或单层壁的形式。在可能减少信号路径22、24之间的电性交叉耦合时，电屏蔽件34几乎不减少核心磁场(H1，H2)之间的磁性交叉耦合。相反，归因于电屏蔽件34的低磁导率，核心磁场(H1，H2)可自由地穿过屏蔽件34的主体且在干扰区36中相互混合或重叠，如所说明。当通过使电流穿过信号路径22、24中的第一信号路径所感应的核心磁场(H1，H2)中的一个(或两个)变得足够宽或庞大从而冲击在信号路径22、24中的另一个上时，此冲击可改变引起EM交叉耦合的信号特征。换句话说，通过使电信号穿过信号路径22、24中的一个所感应的EM域可直接归因于在通过使另一电信号穿过信号路径22、24中的另一个所引起的域上重叠的EM域的冲击而引起EM干扰，且反之亦然。过度磁性交叉耦合，且更广泛地说，EM交叉耦合可因此出现，进而以先前所述的方式限制组合件20的性能。
转而参看图2，根据本公开的示例性实施例示出EM屏蔽微电子组合件38的有限部分的图式。在广义上，EM屏蔽微电子组合件38类似于图1中示出的电屏蔽微电子组合件20。同样，EM屏蔽微电子组合件38包括在组合件38的操作期间携载不同或独特电信号的两个信号路径40、42。信号路径40、42延伸穿过突出到页面中和页面外的互连构件44、46。如图2中的横截面中所示出，互连构件44、46可以是接合线、金属(例如，Cu)迹线或任何其它类型的导电元件。互连构件44、46在彼此旁边相对紧密近接地延伸一段距离。当携载信号的电流(I1，I2)通过互连构件44、46且沿信号路径40、42被引导时，产生磁场。如先前情况一样，磁场(H1，H2)的部分的外部边界在图2中由虚线圆48、50表示；同样应注意，为了清楚起见，所感应磁场(H1，H2)的仅有限部分示出于图2中。
继续参看EM屏蔽微电子组合件38(图2)，且相比于电屏蔽微电子组合件20(图1)，介入EM屏蔽结构52定位于互连构件44、46之间，且因此，位于信号路径40、42之间。归因于EM屏蔽结构52的特性，在组合件38的操作期间产生的核心磁场(H1，H2)并不显著地延伸超过EM屏蔽结构52以冲击在位于屏蔽结构52的相对侧上的互连构件44和/或互连构件46上(或仅进行到极有限的程度)。EM屏蔽结构52至少部分地由磁导材料构成，所述磁导材料集中结构52的层56内的磁通量以限制核心磁场(H1，H2)的范围和重叠。EM屏蔽结构52可呈现适用于以此方式减少磁性交叉耦合且更一般地说，互连构件44、46之间的EM交叉耦合的任何形式。举例来说，在某些实施例中，EM屏蔽结构52可呈现类似于电性屏蔽件34(图1)但由具有相对高磁导率的材料构成的单片壁或结构的形式。在更复杂的实施例中，且如图2中所描绘，EM屏蔽结构52包括与至少一个磁屏蔽部分或层56接合(或者接触或接近)的至少一个电屏蔽部分或层54，如下文更充分地论述。
针对EM屏蔽结构52的第一层54，电屏蔽层54由与磁屏蔽层56相比具有较高电导率和较低磁导率的材料构成。在实施例中，电屏蔽层54由在20℃下具有小于1毫欧姆毫米的电导率的金属材料构成。适合的材料包括但不限于按重量计含有以下中的一或多种作为主要成分的合金：Cu、Ni、铝(Al)、银(Ag)和金(Au)。作为又另一可能性，电屏蔽层54可由具有中等电导率和磁导率特性的材料构成。如在图2中由标记58所指示，电屏蔽层54可电接地以例如减少涡电流损耗、磁滞影响和RF失配(在适用时)。在其它实施例中，层54可不电接地。
磁屏蔽层56可由具有大于电屏蔽层54的磁导率和小于层54的电导率的任何磁导材料(或磁导材料的组合)构成。如在本文中出现，当特定材料的相对磁导率(μr)超出另一材料的相对磁导率(μr)至少1％时，特定材料(例如，在图2的例子中磁屏蔽层56由其形成的材料)被视为具有大于另一种材料(例如，在图2的例子中电屏蔽层54由其形成的材料)的磁导率。类似地，当在20℃下特定材料具有比另一材料的电阻率大至少1％的电阻率时，特定材料(例如，磁屏蔽层56由其形成的材料)被视为具有小于另一种材料(例如，电屏蔽层54由其形成的材料)的电导率。前述内容定义贯穿本文应用。此外，通常情况下，相对大的差异将存在于包括在给定EM屏蔽结构中的一或多个磁屏蔽层与一或多个电屏蔽层的相应磁导率和电导率之间。因此，在实施例中，磁屏蔽层56的磁导率将比电屏蔽层54的磁导率高至少50％，且优选地是电屏蔽层54的磁导率的至少两倍。另外或替代地，在实施方案中，电屏蔽层54的电导率如果不是磁屏蔽层56的电导率的两倍，那么可比磁屏蔽层56的电导率高至少50％。在又其它实施例中，层54、56的相应磁导率和电导率可改变更大或更小的量。
继续参看图2，在某些实施例中，每一磁屏蔽层56可由具有超过1000和可能超过10,000的相对磁导率(μr)的一或多种材料构成。适合的材料包括但不限于金属材料，所述金属材料包括Mu金属、Fe类合金(例如，坡莫合金(permalloy))、铁氧体、电工钢、非晶金属合金和具有相对高磁导率的其它合金。含有磁导粒子、纤维或类似物的复合材料也可用于实施例。举例来说，在某些实施方案中，磁屏蔽层56可由含有由铁氧体、Fe、Mu金属或另一磁导材料构成的粒子的模制材料(例如，注塑模制聚合物)制造。归因于磁屏蔽层56的相对高磁导率，磁通量集中在层56内且主要通过层56引导，而非自由地穿过结构52，以防止核心磁场(H1，H2)冲击到结构52的相对侧上的构件44、46上。因此，如果任何磁性交叉耦合在组合件操作期间出现，那么相对极少。因此，组合起来，电屏蔽层54和磁屏蔽层56提供全面和高效的防护以对抗可在微电子组合件38的操作期间以其它方式出现的EM交叉耦合。
图2的教示有效地应用于封装级、模块级、系统级或其它整体层级上的EM屏蔽结构。此外，图2所示出的EM屏蔽结构52和本文中所公开的其它EM屏蔽结构可定位于任何导电组件或电路元件之间，分离或分开(例如，电并联)信号路径延伸穿过所述导电组件或电路元件。此类组件的非穷尽性清单包括有源微电子装置(例如，半导体和微机电系统(Microelectromechanical systems；MEMS)裸片)、无源微电子装置(例如，表面安装装置(Surface Mount Devices；SMD)和集成被动装置)和互连构件，如互连线(例如，金属迹线)、线接合和用于电互连目的的其它此类构件。定位于接合线阵列之间的EM屏蔽结构的若干示例性实施方案与图4到11结合来阐述。首先，然而，与图3的微电子封装结合提供示例性描述，一或多个EM屏蔽结构可并入所述微电子封装中。尽管以下，但EM屏蔽结构的另外实施例可并入到包括模块和系统(如下文与图12结合另外论述的类型的大型MIMO模块)的各种其它类型的微电子组合件中。
前进到图3，根据本公开的示例性实施例示意性地描绘电磁屏蔽电路结构60(下文，“EM屏蔽电路60”)。EM屏蔽电路60有效地整合于微电子组合件，如图3的左上方中示出的模块或微电子封装62中。在此特定例子中，微电子封装62呈现有引线的空气腔封装的形式；然而，在替代实施方案中，微电子封装62可呈现各种其它形式，如无引线封装或具有不同引线类型的模制封装。视满足特定应用或用途需要，由EM屏蔽电路60提供的功能性在实施例当中将大幅变化；然而，借助于非限制性例子，电路60在一个可能实施方案中可提供RF PA功能性，而微电子封装62可呈现布置于N个并联放大路径中的利用一或多个(即，N个)高增益晶体管裸片(如横向扩散金属氧化物半导体(laterally-diffused metal-oxide-semiconductor；LDMOS)、GaN或砷化镓(砷化镓；GaAs)电晶体)实施的N路PA的形式。
EM屏蔽电路60包括至少部分地穿过电路60延伸且在电路操作期间并行地携载电信号的第一信号路径63和第二信号路径65。信号路径63、65可延伸穿过整个微电子封装62，且因此，在微电子封装62的输入/输出(I/O)端子(引线或接脚)之间延伸。具体地说，信号路径63可从电路60的输入端子66延伸到输出端子68，所述输入端子66和所述输出端子68可分别与微电子封装62的输入导线70和输出引线72相对应，如图3的左上角所另外标记。类似地，信号路径65可从电路60的输入端子74延伸到输出端子76，所述输入端子74和输出端子76可分别与微电子封装62的输入引线78和输出引线80相对应。在另外的实施例中，电路60可包括不同数目个信号路径、输入端子和输出端子，或可相对于所示出的例子以其它方式变化。
如图3中所大体示出，至少一个微电子装置82定位于信号路径63中且在电路60的端子66、68之间电互连。微电子装置82可以是例如携载半导体裸片的集成电路，如RF电路；例如具有控制(输入)端子和承载电流(输出)的端子的RF功率晶体管，所述控制端子电连接到输入端子66，所述承载电流的端子电连接到输出端子68。微电子装置82的所选端子(如接合衬垫)可由一或多个互连构件84电联接到电路输入端子66。互连构件84可呈现例如图案化金属(例如，Cu、Al或Au)迹线、三维(例如，喷墨)印刷迹线、接合线、导通孔或各种其它导电结构的形式。类似地，微电子装置82的其它端子由一或多个互连构件86电联接到电路输出端子68，所述一或多个互连构件86同样可以是接合线、金属迹线或用于互连件目的的其它电导体。
在实施例中，微电子装置82可直接互连到端子66、68中的任一个或两个。替代地，且如图3中由标记88所指示，可在端子66、68之间的信号路径63中另外设置任何数目个介入微电子装置和互连构件。举例来说，在电路60的一个实现方式中，微电子装置82呈现有源半导体裸片的形式，如RF半导体功率晶体管裸片，所述有源半导体裸片通过呈接合线或接合线阵列形式的互连构件84、86直接与端子66、68连接。在此类实施例中，RF半导体裸片可通过亦含于封装62中的导电基板或基部凸缘100另外电联接到电接地，如图3的左上角所另外指示。替代地，在其它实施方案中，微电子装置82可不直接连接到端子66、68，但相反电联接到一或多个无源装置，如SMD或集成无源装置(例如，电容器结构)，所述一或多个无源装置另外含于或整合于微电子封装62内。任何此类无源装置可电联接到端子66、68继而完成所需电路结构。许多其它电路架构亦是可能的，其中电路60视需要适当地含有在端子66、68之间电互连以形成信号路径63的任何数目和类型的有源装置(例如，半导体裸片和MEMS裸片)、无源装置(例如，集成无源装置和SMD)和其它这类装置(例如，RF天线或屏蔽结构)。
在示出的图3的例子中，定义电路60的第二信号路径65的电路元件与定义第一信号路径63的电路元件类似或相同。因此，如先前情况一样，至少一个微电子装置102(例如，半导体裸片)经由第一互连构件104(如第一接合线阵列)电联接(无论直接或间接)到电路输入端子74。微电子装置102经由第二互连构件106(如第二接合线阵列)另外电联接(直接或间接)到电路输出端子76。同样，且如由标记108示意性地指示，任何数目和类型的额外微电子装置和互连构件可同样地设置于微电子装置102与端子74、76之间以形成所需电路结构。举例来说，在微电子封装62呈现双路径RF功率放大器的形式的实施例中，微电子装置82、102可以是高功率(例如，LDMOS或GaN)晶体管裸片，且一或多组集成电容器可能在装置82、102与对应电路端子66、68、74、76之间电互连。在此类实施例中，信号路径63、65中的一个可由多尔蒂PA(Doherty PA)的峰化晶体管元件或其它多路径放大器形成，而信号路径63、65中的另一个由多尔蒂PA的载流子晶体管元件或其它多路径放大器形成。此外，许多其它电路布局在另外的实施方案中也是可能的，其中图3的示意图仅借助于非限制性例子的方式提供。
归因于定义电路路径63(即，输入端子66、互连构件84、微电子装置82、互连构件86和输出端子68)的导电电路元件与定义并联电路路径65(即，输入端子74、互连构件104、微电子装置102、互连构件106和输出端子76)的导电电路元件的相对紧密物理间距，EM交叉耦合可在电路60的操作期间出现。取决于其严重度，EM交叉耦合可能在电路性能的某些方面上且更广泛地说，在微电子封装62的总体性能上降低。举例来说，EM交叉耦合且确切地说，EM交叉耦合的磁性组件可代替晶体管裸片(例如，装置82、102)所呈现的阻抗，这可转而限制在线性、效率、峰值功率、增益或其任何组合方面上的RF性能(在可应用时)。当所感应EM域在并联电路路径63、65之间的主要EM干扰区110上延伸时，EM交叉耦合可大体上出现。具体地说，已确定的是在电路60的至少一些实施方案中，当交叉定位区112冲击在互连构件84、104中的相对一个和/或互连构件86、106中的相对一个上时，非所需的EM交叉耦合可存在问题。非所需的EM交叉耦合可不利地引起对电路60的性能的影响；例如，在电路术语中，例如，互电感或互电容可产生和改变传导通过电路路径63、65的信号的电流和电压。
为了减少在电路60和封装62的操作期间的EM交叉耦合，单个伸长的EM屏蔽结构114可定位于定义信号路径63、65的电路元件之间的主要EM干扰区110中。在各种实施例中，EM屏蔽结构114可呈现壁、鳍片或独立条带的形式，所述壁、鳍片或独立条带由磁导材料(如Mu金属、坡莫合金或铁氧体)构成，可能接合到或者结合到先前论述类型的导电材料的另一条带或壁(或以邻接关系定位或与所述另一条带或壁紧密近接)。举例来说，在某些实施方案中，EM屏蔽结构114可具有与图2中示出的EM屏蔽结构52类似或相似的构造。在实施例中，EM屏蔽结构114可延伸整个(且可能略微超过)主要EM干扰区110的长度。在其它实施例中，多个较小EM屏蔽结构116可以更具目标性方式安置于邻接组的互连构件之间的定位区域(包括但不限于区域112)中；例如，第一结构116可定位于构件84、104之间，且第二结构116可定位于构件86、106之间。作为又另一可能性，可使用这些方法的组合，使得相对过长EM屏蔽结构可延伸区域110的长度，而在定位区112中可通过例如在这些区域中提供增大体积的磁导材料来增强屏蔽结构的磁隔离特性。现将与图4到11结合论述EM屏蔽结构的若干示例性实施方案。尤其，下文描述的屏蔽结构可用于在EM屏蔽微电子封装62和本文中所描述的其它EM屏蔽微电子组合件的实施例中的各种组合中，所述各种组合包括下文与图12结合论述的大型MIMO模块。考虑到这一点，除非另外说明，否则下文所阐述的示例性实施例不互斥。
首先针对图4中示出的示例性实施方案，根据本公开的示例性实施例来描绘EM屏蔽微电子组合件118的限制部分。微电子组合件118包括至少两个分离信号路径123、125，所述信号路径123、125并行地延伸(在电性意义上，且可能在空间或几何意义上)穿过组合件118的所说明部分。此外，微电子组合件118包括第一互连构件120和第二互连构件122，信号路径123、125延伸穿过所述第一互连构件120和第二互连构件122。在此例子中，互连构件120、122被说明为接合线阵列，且将因此在下文分别被称为“接合线阵列120、122”。在另外的实施例中，接合线阵列120、122可各自由单一接合线或不同类型的电导体(如一或多个金属迹线)替换。在实施例中，微电子组合件118可对应于图3中示出的微电子封装62，在此情况下，信号路径123、125可对应于信号路径63、65，而互连构件120、122分别对应于互连构件84、104或互连构件86、106。
接合线阵列120包括多个接合线124，所述多个接合线124沿图4中的侧向轴线(对应于由坐标图例142识别的X轴)以分组间隔或行间隔布置。接合线124各自在设置于组合件基板130的上部主面或前侧131上的触点(在此，接合衬垫126、128)的两个点之间延伸。类似地，接合线阵列122包括多个接合线132，所述多个接合线132布置于行中且在另外设置于基板130的前侧131上的接合衬垫134、136之间延伸。仅借助于例子提供接合衬垫126、128、134、136和基板130，应了解，接合线阵列120、122可在各种不同类型的端子或触点之间延伸且电连接各种不同类型的端子或触点。举例来说，在替代实施例中，接合线阵列120、122可各自从设置于半导体裸片或其它微电子装置(例如，图3中示出的装置82、102)上的接合衬垫延伸到接合衬垫架或微电子封装、模块或系统内的其它专用触点。组合件基板130可以是凸缘、印刷电路或接线板，或可或可不含有电布线构件的任何其它支撑主体。此外，图4中描绘基板130的仅有限区域，应注意，EM屏蔽微电子组合件118将另外包括各种其它电路元件和互连构件，出于说明清晰性起见而未示出。
壁状EM屏蔽结构138安置于接合线阵列120、122之间，其中阵列120、122位于结构138的相对侧上。EM屏蔽结构138如沿平行于基板前侧131的侧向轴线(对应于坐标图例142的X轴)所看去物理上分离或分割阵列120、122。在示出的例子中，EM屏蔽结构138包括至少两个分开的部分或区域：(i)电屏蔽部分或层140，和(ii)磁屏蔽部分或层141。电屏蔽层140和磁屏蔽层141可呈现连续或非图案化层的形式，接合或者结合以形成双层壁。在其它实施例中，电屏蔽层140和磁屏蔽层141可不直接接合，但相反如沿侧向轴线所看去邻接于彼此而定位，且可能实体接触；例如，屏蔽层140、141可以一些方式按压或夹持在一起。
磁屏蔽层140可由磁导材料构成，所述磁导材料如Mu金属、Fe类合金(例如，坡莫合金)、电工钢或本文中所描述的其它材料。替代地，磁屏蔽层141可由含有磁导(例如，Fe或铁氧体)粒子或其它填充剂的复合材料或具有超过1000且更优选超过10,000的相对磁导率(μr)的任何其它材料构成。在其它实施例中，层141可由具有等于或大于80,000亨利/米(Henries per meter)磁导率的材料构成。相对地，电屏蔽层140可由具有比磁屏蔽层141大的电导率和比层140小的磁导率的任何材料构成。此外，在实施例中，如果电屏蔽层140的材料的电导率不是构成磁屏蔽层141的材料的电导率的至少两倍，那么电屏蔽层140可由具有比构成磁屏蔽层141的材料的电导率高至少50％的电导率的材料构成；而磁屏蔽层141的磁导率如果不是构成电屏蔽层140的材料的磁导率的至少两倍，那么磁屏蔽层141可由具有比构成电屏蔽层140的材料的磁导率高至少50％的磁导率的材料构成。用于形成全部或一部分电屏蔽层140的适合材料的非穷尽性清单包括按重量计作为主要成分的含有Cu、Ni、Al、Au、Ag或其任何组合的金属和合金。如图4中由标记145所指示，电屏蔽层140可通过例如接地导体143(如金属迹线、镀覆通孔或接地平面)联接到电接地。电屏蔽层140的接地可帮助在组合件118的操作期间减少任何涡电流损耗且提供其它性能益处，如下文所论述。在其它实施例中，电屏蔽层140可不接地。
EM屏蔽结构138的尺寸、组成物和构造将在实施例当中变化且可被调适以提供在接合线阵列120、122且更一般地说，不同信号路径123、125之间的所期望水平的磁屏蔽。在至少一些实施例中，EM屏蔽结构138可沿图例142的Y轴延伸远远超出图4中示出的距离，以提供在含于信号路径123、125中的其它邻接互连构件之间的磁隔离。举例来说，EM屏蔽结构138的尺寸可能被设置成延伸图3中的主要磁干扰区110的全部或基本上全部。替代地，EM屏蔽结构138可不延伸磁界面区110的全部；且EM屏蔽结构138可相反地被赋予减小的尺寸，其中结构138的多个个例并入到EM屏蔽电路60中。无论如何，EM屏蔽结构138可以各种方式接合到基板130，其中结构138定向成使得结构138的相对主面与基板前侧131形成基本上直角。举例来说，EM屏蔽结构138可单独地由基板130构成且利用裸片附接材料、环氧树脂、烧结的金属材料或其它粘合剂来硬焊或接合到基板130。此外，在某些实施例中，结构138的下部部分或边缘可以配合方式收容于形成于基板130的前侧131中的用于所添加支撑物的浅沟槽139内。
继续参看图4，EM屏蔽结构138具有峰值高度HMS，如沿与基板130的前侧131正交和与坐标图例142的Z轴平行的轴线所测量；最大长度LMS，如沿与基板130和与坐标图例142的Y轴平行的轴线所测量；和平均厚度TMS，如沿与基板130和与图例142的X轴平行的轴线所测量。如上文所指出，HMS、LMS和TMS将在实施例当中变化，且在EM屏蔽结构138的全部上无需保持恒定。通常，然而，HMS将通常等于或大于接合线阵列120、122的峰值高度，所述接合线阵列120、122的峰值高度如图4中由双向箭头“HWB”所识别且同样沿与基板前侧131正交的轴线所测量。类似地，LMS将通常等于或大于接合线阵列120、122中的一个或两个的最大长度，所述接合线阵列120、122中的一个或两个的最大长度如图4中由双向箭头“LWB”所识别且沿与坐标图例142的Y轴平行的轴线所测量。以此方式设定EM屏蔽结构138的尺寸可较佳地调节当携载信号的电流穿过阵列120、122以最大化结构138的效果时所感应的磁场的范围。
EM屏蔽结构138的厚度可以是恒定的，或相反可变化从而提供在更高通量线集中度的区域中的增强磁屏蔽。在一个实施例中，EM屏蔽结构138具有1到100毫米(mm)且更优选地5到50mm范围内的平均厚度(TMS)。在此类实施例中或在其它实施例中，磁屏蔽层141可构成或包括EM屏蔽结构138的厚度的至少一半，使得层141的厚度等于或大于电屏蔽层140的厚度且可能是层140的厚度的至少两倍。作为一更具体例子，且在不损失一般性的情况下，磁屏蔽层141可构成或包括EM屏蔽结构138(同样，如沿与屏蔽结构138的主面正交的轴线所测量)的总厚度的约50％至约90％，其中电屏蔽层140构成屏蔽结构138的厚度的其余部分。在又其它实施例中，TMS可大于或小于前述范围，和/或层140、141的相对厚度可相对于上文所阐述的例子而变化。
图5以图形方式描绘在通过EM屏蔽微电子组合件118实现的增益、交叉耦合和隔离上的模拟改良。在这一模拟中，EM屏蔽结构138的磁屏蔽层141(图4)由Mu金属构成且具有10mm的恒定厚度，而电屏蔽层140由Cu片构成且具有大致相同的厚度。此外，将EM屏蔽微电子组合件118模拟为可在3.2到3.8吉兆赫的频率范围内操作的RF电路结构(例如，2路RF功率放大器)。EM屏蔽微电子组合件118的性能(如由图5中的第一迹线图案所表示)与具有电(Cu)屏蔽结构但不具有磁导屏蔽层的类似微电子组合件(由第二迹线图案表示)和不具有任何屏蔽结构的类似电路(由第三迹线图案表示)相比较。如在图5中呈现的曲线图的中间行中可看出，在EM屏蔽微电子组合件118的情况下，归因于设置有EM屏蔽结构138(图4)，两个模拟信号路径之间的磁性交叉耦合在组合件操作期间极大地减小。对应地，如在曲线图的下部行中所指示，不同信号路径之间的磁隔离得到显著地改良；例如，EM屏蔽结构138的设置展示在10分贝(dB)内与含有电(例如，Cu)屏蔽件的微电子组合件相比和在20dB内与不具有任何屏蔽件的微电子组合件相比的隔离改良。最后，如在图5中的曲线图的上部行中所指示，在微电子组合件118内包括EM屏蔽结构138(图4)可提供(如果不可忽略的话)少量在增益上的损失。
如上文所描述，EM屏蔽结构138在图4的实施例中具有相对简单的双层构造。有利地，当制造结构138时，此类构造可降低制造的成本和复杂度。EM屏蔽结构138可以各种不同方式制造。举例来说，在一个方法中，可从磁导材料的较大薄板切割(例如，经由激光切割、水喷射、冲压、锯割或类似方式)磁屏蔽层141，所述磁屏蔽层141单分成多个屏蔽结构。此类材料的例子在上文与图2中示出的EM屏蔽结构52结合来加以论述，且包括Mu金属、Fe类合金(例如，坡莫合金)、电工钢和具有相对高磁导率的各种其它合金。在磁导薄板的单体化之前或在磁导薄板的单体化后，电性屏蔽层140可通过例如将导电合金镀覆或电沉积在磁导薄板上而形成于磁屏蔽层141上。替代地，电屏蔽层140可同样地从导电材料的较大薄板或面板被切割，且接着利用例如裸片附接材料、烧结的金属材料、金属填充环氧树脂或类似物来接合到磁屏蔽层141。作为又另一可能性，可首先制造电屏蔽层140，且接着利用所述电屏蔽层140作为基板，例如通过将磁导合金镀覆到磁屏蔽层141的所选表面上、通过将磁导合金溅镀沉积或以另一方式沉积到所述磁屏蔽层141的所选表面上来将磁屏蔽层141沉积到所述基板上。在此类实施例中，电屏蔽层140也可被视为“基板层”或“屏蔽基板”。在又其它实施例中，层140、141可不直接接合，但相反紧密接触或紧密近接地放置。虽然EM屏蔽结构138的相对简单构造可降低成本，但通过制造具有更复杂构造的结构138可获得其它优点。举例来说，在另外的实施例中，EM屏蔽结构可包括磁导材料和/或导电材料的一或多个图案化或成形的层，如下文与图6到10结合所论述。
图6和7是如根据本公开的另一示例性实施例所示出的包括EM屏蔽结构146的EM屏蔽微电子组合件144的等角视图。EM屏蔽微电子组合件144类似于EM屏蔽微电子组合件118，其中组合件118、144共用若干共同的结构元件。因此，在适当的情况下，先前与图4结合引入的参考标号已沿用到图6和7，且信号路径123、125、接合线阵列120、122和组合件基板130的前述描述相同地应用。如先前情况一样，在示出的例子中，EM屏蔽结构146具有大体矩形、壁状或板状的外形因素，且在接合线阵列120、122之间从组合件基板130的前侧向上延伸。换句话说，EM屏蔽结构146与基板130形成直角，且如沿与结构146的相对主面中的任一个正交的轴线来看，物理上分割或分离接合线阵列120、122。因此，同样，接合线阵列120、122位于EM屏蔽结构146的相对侧上。在另外的实施例中，EM屏蔽结构146可具有更复杂的形状，如曲线平面几何形状或由多个相交壁定义的平面几何形状。
相比于含于图4中示出的微电子组合件118中的EM屏蔽结构138，微电子组合件144的EM屏蔽结构146具有更复杂的多层构造。具体地说，在图6到7中示出的例子中，EM屏蔽结构146包括具有相对主面150、151的介电基板层或屏蔽基板148，所述相对主面150、151分别面向接合线阵列122、120。如图6中最清晰地示出，第一图案化磁导材料层152(在下文，“图案化磁屏蔽层152”)形成于基板层148的主面150上。类似地，且如图7中所指示，图案化导电材料层154(在下文，“图案化电屏蔽层154”)可形成于与图案化磁屏蔽层152相对的基板表面151上。层152、154因此邻接于彼此而定位，但由基板层148分离，且也可以称为间接地接合。在示出的例子中，EM屏蔽结构138因此类似或等效于双侧印刷电路板(printed circuitboard；PCB)或接线板。在另外的实施例中，屏蔽结构138可包含更大数目或更小数目个图案化或非图案化(连续)层。
基板层148可由金属材料、通常用于PCB制造中的类型的介电材料(例如，聚四氟乙烯或聚酰亚胺)、陶瓷或另一种材料构成。图案化磁屏蔽层152可以不同方式沉积到基板层148的主面150上，其中所选沉积工艺取决于基板层148的组成物、屏蔽层152的组成物、屏蔽层152的所需厚度和其它这类因素。举例来说，图案化磁屏蔽层152可以磁导(例如，富Fe)镀覆方式电镀到基板表面150上。在其它实施例中，图案化磁屏蔽层152可利用膜转移工艺、以B级环氧树脂形式或经由丝印应用来涂覆到基板层148的表面150上。在后一方面上，可制备或者获得包括分散于液体载剂或溶剂(如水或高分子量醇)中的磁导粒子的湿态材料(例如，糊状物、涂料或浆料)。湿态材料还可含有其它成分，如出于强化目的而添加的有机添加剂(例如，丙烯酸类)。在利用适合的工艺(例如，丝印工艺或能够以所需图案形式沉积可流动材料的另一沉积工艺，如细针施配)将湿态材料涂覆到基板表面150后，湿态材料可随后经过热处理(例如，干燥和可能烘烤)以从湿态材料去除有机部分中的一些或全部，进而制造图案化磁屏蔽层152。
继续参看图6到7，且如图7中最清晰地示出，图案化电屏蔽层154可与图案化磁屏蔽层152结合利用以上描述的各种不同沉积工艺来形成于基板表面151上。在其它实施例中，可利用熟知的金属沉积和光刻技术，如通常用以在电路板上制造金属迹线的那些技术来图案化电屏蔽层154。此外，视需要，图案化电屏蔽层154可通过例如将图案化电屏蔽层154电联接到如在图7中由标记156所指示的接地迹线、导通孔、硬币或其它电接地互连构件来电接地。如上所述，层154的接地可帮助减少涡电流损耗且提供其它性能益处。图案化电屏蔽层154的组成物和厚度在实施例当中将变化；然而，在一个实施例中，电屏蔽层154按重量计至少主要由Cu、Al或Au构成，且具有0.01与10mm之间的厚度。更一般地说，电屏蔽层154将通常由比磁屏蔽层152(图6)相比具有较高电导率但较低磁导率的材料构成。举例来说，在某些实施例中且以等效于先前描述的方式，如果电屏蔽层154的电导率不是构成磁屏蔽层152的材料的电导率的至少两倍，那么电屏蔽层154可由具有比构成磁屏蔽层152的材料的电导率高至少50％的电导率的材料构成；而如果磁屏蔽层152的磁导率不是构成电屏蔽层154的材料的磁导率的至少两倍，那么磁屏蔽层152可由具有比构成电屏蔽层154的材料的磁导率高至少50％的磁导率的材料构成。
通过以上文所描述的方式形成包括图案化屏蔽层150、152的EM屏蔽结构146而非通过形成含有非图案化连续层的结构146来实现若干益处。首先，一些程度的成本减少可经由屏蔽层150、152的减小体积来实现，确切地说当更昂贵的材料用来制造屏蔽层150、152中的一个或两个时。其次，通过最小化屏蔽材料表面区域，如果不基本上避免，那么可显著地减少问题，如RF失配、减小的接合线Q(可能引起屏蔽结构中的增大的涡电流损耗)和存储器影响(磁滞)。尽管如此，在另外的实施例中，层150、152中的一个或两个可提供作为非图案化层或薄片。举例来说，在替代实施例中，电屏蔽层154可形成为连续薄片或壁，而磁屏蔽层152可直接接合到层154作为与图6中示出的类似或相同的图案化层。
当设置磁屏蔽层152作为图案化层时，磁屏蔽层152在空间上有效地分布在通量集中度最高的那些区域中。如沿与基板表面151、152正交的轴线来看，可选择其中沉积磁屏蔽层152的特定图案以大体上模拟或镜射接合线124、接合线132、或接合线124、132两者的拱形接合线轮廓。换句话说，接合线124、132可弯曲成如所示出的曲线形状，而磁屏蔽层152(且可能电屏蔽层154)图案化成具有对应于或接近接合线124、132的曲线形状的俯视图几何形状；如在本文中出现，术语“平面几何形状”是指沿与基板表面151、152正交的轴线来看的层152(或层154，视具体情况)的几何形状。另外或替代地，可无论通过计算机模拟或利用物理测试设备来收集数据，以标绘在与基板130的前侧正交且如果不与基板层148的主面150(图6)共面，那么可能与所述基板层148的主面150平行的平面中的通量线集中度。此类计算机模拟158的例子示出于图8中，其中由改变的颜色(由图式中的改变着色程度表示)指示的在平面160内的通量线集中度改变。此类模拟数据158可因此用以通过使磁屏蔽材料合理地分布在最高通量线集中度的那些区域中来定义图案化磁屏蔽层152的尺寸和形状，且因此最易受磁性交叉耦合影响。此外，视需要，磁屏蔽层152的厚度可根据此类绘制的通量集中度数据而改变；例如，使得磁屏蔽层152的局部厚度在峰值通量线集中度的区域中增大，如图6中大体示出。
在上文所描述的方式中，EM屏蔽结构146的设置可改良在微电子组合件144的操作期间的磁隔离率；例如，测试数据指示，接近或超过15dB的隔离率可在组合件144的至少一些实施例中实现。同时，图案化和可能接地的电屏蔽层154可提供性能益处，如减小的涡电流损耗，如上文所论述。EM屏蔽结构146仍可视需要利用批量制造工艺来制造；例如，结构146可通过在较大面板的相对侧上形成图案化层而与多个类似结构并行产生，所述较大面板含有介电基板层148且所述较大面板随后单分成较小件。在其它实施例中，介电基板层148可用非图案化或连续电屏蔽层替换(其中图案化磁屏蔽层152形成于电屏蔽层的一侧或两侧上)；或替代地，介电基板层148可用非图案化磁屏蔽层替换(其中电屏蔽层154形成于磁屏蔽层的一侧或两侧上)。
虽然在图6到8的例子中包括图案化磁屏蔽层152，但EM屏蔽结构146仍具有与以上与图4到5结合描述的EM屏蔽结构138类似的相对简单的壁状或鳍状形状因素。EM屏蔽结构的另外实施例可呈现其它形式，然而，条件是所述屏蔽结构的至少一部分物理上定位于包括在分离信号路径中的邻接互连构件、装置或其它电路元件之间且至少部分地由磁导材料构成。举例来说，在替代实施方案中，EM屏蔽结构可产生作为至少部分地由磁导材料构成的线栅栏，如下文与图9和10结合所描述。
继续参照图9，根据本公开的另一示例性实施例来示出EM屏蔽微电子组合件162。同样，在适当的情况下，用于描述图4、6和7的相同参考标号已沿用到图9。在这个例子中，EM屏蔽微电子组合件162包括EM屏蔽结构164，所述EM屏蔽结构164形成为拱形线，所述拱形线模仿或遵循接合线124、132的接合线轮廓。换句话说，EM屏蔽结构164被赋予有曲线形状，所述曲线形状大体上匹配、遵循或对应于接合线124、132的曲线形状。在某些实施例中，EM屏蔽结构164可完全由磁导材料构成且接合到接合衬垫166。在这种情况下，EM屏蔽结构164可利用线接合工具但替换由用于通常接合线形成中所用的导电材料(例如，Au、Ag或Cu)的磁导金属或合金(例如，Mu金属)构成的接线馈件来形成。替代地，在此类实施例中，EM屏蔽结构164可利用三维打印工艺产生。在又其它实施例中，EM屏蔽结构164可含有导电线核心，磁导涂层涂覆在所述导电线核心上方。后一可能性指示于图10中，图10是穿过EM屏蔽结构164从而展现由磁导(例如，Mu金属)线涂层170包围的导电(例如，Cu、Au或Ag)线核心168的横截面。此外，如图10中的虚线所指示，在实施例中，可围绕线核心168设置覆层172(例如，可利用包覆不锈钢或镍的Cu线)，在此情况下，磁导线涂层170可粘合到覆层172。
在EM屏蔽结构164含有导电线核心168(图10)的实施例中，线核心168可通过接合衬垫166和互连构件174(图9)电联接到接地，所述接合衬垫166和互连构件174如形成于基板130中的金属迹线、导通孔、金属插塞或类似物。此外，线核心168以此方式的接地可在微电子组合件162的操作期间帮助减少EM屏蔽结构164内的涡电流损耗。在接合到接合衬垫166之前或在接合到接合衬垫166后，磁导线涂层170可涂覆于线核心168。举例来说，在实施例中，湿态涂覆技术用以将含有磁导粒子的前驱物材料(例如，糊状物或涂料)涂覆到线核心168；且随后进行固化工艺(例如，热处理)以通过例如从所述前驱物材料中去除一些或全部有机材料(例如，液体载剂和任何有机粘结剂)将前驱物材料转化成线涂层170。在其它实施例中，可利用不同涂覆技术；或如上所述，EM屏蔽结构164可完全由磁导材料构成。
接着前进到图11，示出如根据本公开的又另一示例性实施例所描绘的包括EM屏蔽结构178的EM屏蔽微电子组合件176。同样，EM屏蔽微电子组合件176类似于以上与图4到10结合所描述的微电子组合件118、144、162，其中在适当的情况下沿用参考标号。然而，相比于上文所描述的EM屏蔽微电子组合件118、144、162，EM屏蔽微电子组合件176另外包括位于EM屏蔽结构178的主体或屏蔽壁182的相对侧上的两个微电子装置180，所述EM屏蔽结构178定向为实质上与基板130的上部主面或前侧正交地延伸，如先前所描述。在这个特定例子中，微电子装置180被描绘为集成电容器结构。因此，微电子装置180各自包括如沿与基板130的前侧正交的轴线来看形成于在屏蔽结构178下方的位置处的基板130(以虚线示出从而更加地展现装置180)中的分离两个导电层186的介电层184。在其它实施例中，微电子装置180可呈现其它形式，如安装到基板130的上部表面的片状电容器或其它无源SMD。
微电子装置180至少部分地嵌套或定位于接合线阵列120、122之间。换句话说，接合线阵列120、122以桥接类方式在装置180上方延伸。替代地，接合线阵列120、122中的接合线中的一些或全部可沿接合线的长度在物理上接触和电接触微电子装置180的顶部表面，以提供与微电子装置180的电连接(确切地说当下文描述的翼形部188不包括在组合件176中时)。此类布置实现高度密集电路结构，但此外，如果不提供足够防范措施，那么存在出现在装置180与接合线阵列120、122之间的非所需EM交叉耦合的机会。因此，在图11的例子中，制造另外包括两个横向延伸部或屏蔽翼形部188的EM屏蔽结构178，所述横向延伸部或屏蔽翼形部188在微电子装置180上方的与EM屏蔽结构178的主体182的主面相对的方向上延伸。屏蔽翼形部188因此至少部分地覆盖或遮蔽装置180，如沿与基板130的上部表面正交的轴线来看。屏蔽翼形部188可或可不直接接合到微电子装置180；且连同EM屏蔽结构178的主体182，翼形部188可由先前描述类型的磁导材料形成以在EM屏蔽微电子组合件176的操作期间减少装置180与接合线阵列120、122之间的磁性交叉耦合。在又另外的实施例中，翼形部188可由材料的离散薄片或块替换，所述离散薄片或块被接合(例如，利用环氧树脂或裸片附接材料)到微电子装置180的上部表面。作为又另一可能性，在EM屏蔽微电子组合件176的替代实施方案中，屏蔽翼形部188可由直接涂覆于装置180的上部表面上的磁导材料(例如，溅镀沉积Mu金属或坡莫合金)的沉积层替换。
最后，视需要，可制造包括一或多个电屏蔽层190的EM屏蔽结构178，所述电屏蔽层190可接触和/或接合到另外包括在屏蔽结构178中的一或多个磁屏蔽层191。举例来说，如图11中所指示，可设置电屏蔽层190作为安置于两个磁屏蔽层191之间的连续(非图案化)层或主体，所述两个磁屏蔽层191面对相对的线接合阵列124。为此目的，在某些实施方案中，电屏蔽层190可以是核心层，磁屏蔽层191利用例如环氧树脂或其它接合材料来接合到所述核心层作为镜像相对面。如先前所指示，电屏蔽层190可由具有分别小于EM屏蔽结构178的部分的磁导率的磁导率和大于EM屏蔽结构178的部分的电导率的电导率的材料构成，所述EM屏蔽结构178的部分由磁导材料制造(即，屏蔽层191)。此外，在至少一些实施方案中，如果电屏蔽层190的电导率不是构成磁屏蔽层191的材料的电导率的至少两倍，那么电屏蔽层190可由具有比构成磁性屏蔽物层191的材料的电导率高至少50％的电导率的材料构成；而如果磁屏蔽层191的磁导率不是构成电屏蔽层190的材料的磁导率的至少两倍，那么磁屏蔽层191可由具有比构成电屏蔽层190的材料的磁导率高至少50％的磁导率的材料构成。当设置有电屏蔽层190时，电屏蔽层190可电接地或可保持电浮动。在替代实施方案中，EM屏蔽结构178可缺乏此类导电核心层；或视需要，制造包括由导电材料形成的额外区域或部分的EM屏蔽结构178，以满足特定应用或用途。
含有EM屏蔽结构的微电子模块和系统的额外例子
当在上文主要与示例性微电子封装，如图3中示出的微电子封装62结合描述时，强调到本文中所描述的EM屏蔽结构的实施例不限于此。相反，EM屏蔽结构的实施例可整合于易受EM交叉耦合影响的包括但不限于微电子模块和系统的各种不同类型的微电子组合件中。作为一更具体例子，当前公开的EM屏蔽结构的实施例可有利地整合于含有RF电路和/或具有相对紧凑外观尺寸的模块和系统中，以例如减少紧密间隔有源装置之间的EM交叉耦合。为了另外强调上文所描述的EM屏蔽结构的变通性，呈示例性大型MIMO收发器模块形式的微电子组合件200另外呈现于图12中，如从由上而下或俯视视角可见。在这个例子中，微电子组合件200包括两个EM壁状屏蔽结构202、204，所述EM壁状屏蔽结构202、204在策略性选择的位置处接合到组合件基板206以减少携载不同电信号的装置、网络或模块之间的EM交叉耦合。除了EM屏蔽结构202、204和组合件基板206之外，微电子组合件200另外包括与其它各种装置(例如，SMD)一起电互连的多个端子208(例如，凹状同轴连接件)、RF PA封装装置210和多个其它微电子封装装置212。封装装置210、212包括在组合件200的传输器路径电路(大体上由图12中的框214所勾勒)中和接收器路径电路(由框216所勾勒)中。
EM屏蔽结构可设置在组合件200内的任何数目个位置处；例如，一或多个EM屏蔽结构可在不同RF子网络之间有效地整合于RF PA封装装置210中；例如，当装置210包括多尔蒂PA时，在峰化与载流子放大路径之间。EM屏蔽结构202也可设置于接收器路径电路214与传输器路径电路216之间，如图12中所示出。大体上，屏蔽件也可设置于含于组合件200中的模拟(RF)网络与数位网络之间，和/或可另外围绕组合件200的电路的外周边设置。在这点上，EM屏蔽结构204可包括围绕含于组合件200中的核心电路元件的周边延伸的外周边壁或罩笼部分218。周边壁218可形成闭合多边形形状(例如，矩形形状)，如从由上而下或俯视视角来看，即沿由坐标图例222所识别的Z轴来看。此外，EM屏蔽结构204可包括分隔壁或内部分割件220，所述分隔壁或内部分割件220物理上分离包括在组合件200中的接收器网络和传输器网络的部分。屏蔽结构202、204可被赋予有以上与图2到4、图6、图7和图11结合描述的构造中的任一个或其变化形式。因此，可各自产生包括与磁屏蔽部分或层接合(或者接触或紧密近接)的电屏蔽部分或层的EM屏蔽结构202、204，如先前所描述且如图12中由点画所指示。EM屏蔽结构202、204被有效地赋予有等于或大于一个或所有封装210、112的高度的平均或峰值高度(如沿图例222的Z轴所测量)；但屏蔽结构202、204的相应高度(和其它尺寸)在其它实施例中可改变。以此方式，EM屏蔽结构202、204的设置在组合件200的操作期间如果不消除EM交叉耦合，那么可因此减少EM交叉耦合，以提供上文所描述的组合件性能的增强。
结论
因此已提供EM屏蔽微电子组合件的例子，即使组合件在较高(例如，RF)频率和/或相对高功率电平下操作且被赋予有相对紧凑的外观尺寸，所述EM屏蔽微电子组合件也减少含于微电子组合件中的不同信号路径之间的EM交叉耦合以增强性能。当上文主要在高频RF应用的内容背景中加以描述时，EM屏蔽微电子组合件可用于各种不同应用中，其中无论信号路径携载数字信号(例如，如在时钟线的情况下)、模拟信号或其组合，不同信号线之间的EM交叉耦合通常都存在问题。如以上所另外描述，EM屏蔽微电子组合件可不受限制地整合于各种不同类型的微电子封装、模块和组合件中。相比于并入有常规电屏蔽结构的微电子组合件，上文所描述的EM屏蔽结构可实现隔离率的显著改良，所述改良的隔离率在至少一些情形中可接近或超出20dB。上文所描述的本发明的实施例因此非常适合于整合到高度线性和有效(例如，LDMOS、GaN或其它物)的RF功率放大器中。此外，归因于集成产品中的有源装置的近接，本公开的实施例非常适合用于此类集成产品中，所述集成产品如RF放大器和/或收发器模块。在又另外的实施例中，EM屏蔽微电子组合件可并入到各种其它类型的微电子装置中，在所述其它类型的微电子装置中增强的EM屏蔽件是所期望的。
在实施例中，上文所描述的EM屏蔽微电子组合件(例如，封装、模块或系统)包括第一信号路径和第二信号路径，所述第一信号路径和第二信号路径在微电子组合件的操作期间携载不同或独特的电信号。EM屏蔽结构定位于所述第一信号路径与所述第二信号路径之间。EM屏蔽结构又包括与电屏蔽部分邻接(例如，接触和/或直接或间接接合和/或不含其它介入结构)的磁屏蔽部分。磁屏蔽部分具有第一磁导率和第一电导率，而电屏蔽部分具有小于第一磁导率的第二磁导率且具有大于第一电导率的第二电导率。此外，在某些实施例中，第一磁导率(磁屏蔽部分或层的磁导率)可比第二磁导率高至少10％，优选地高至少50％，且更优选地是第二磁导率的至少两倍。另外或替代地，第二电导率(电屏蔽部分或层的电导率)可比第一电导率高至少10％，优先地高至少50％，且更优选地是第一电导率的至少两倍。以此方式，EM屏蔽结构在EM屏蔽微电子组合件的操作期间减少第一信号路径与第二信号路径之间的EM交叉耦合。
在另外的实施例中，EM屏蔽微电子组合件包括在电磁屏蔽微电子组合件的操作期间携载不同电信号的第一信号路径和第二信号路径。微电子组合件另外包括第一互连构件(例如，第一金属迹线或接合线)、第二互连构件(例如，第二金属迹线或接合线)和具有前侧的基板，第一信号路径延伸穿过所述第一互连构件，第二信号路径延伸穿过所述第二互连构件，第一互连构件和第二互连构件如通过接合到存在于基板的前侧上的接合衬垫或穿过安装到前侧的微电子装置(例如，半导体裸片)来联接到所述前侧。EM屏蔽结构含有：(i)屏蔽基板，所述屏蔽基板在第一互连构件与第二互连构件之间的位置处从基板的前侧突出；和(ii)图案化磁屏蔽层，所述图案化磁屏蔽层与屏蔽基板的第一主面接触(例如，直接接合)。图案化磁屏蔽层由磁导材料构成，从而在电磁屏蔽微电子组合件的操作期间减少第一信号路径与第二信号路径之间的EM交叉耦合。在某些实施例中，电磁屏蔽微电子组合件可另外包括RF PA电路，在此情况下，第一信号路径和第二信号路径可呈现分别包括在RFPA电路中的第一(例如，峰化和载流子)放大器路径和第二(例如，峰化和载流子)放大器路径的形式。
在某些情况下，前述段落中描述的EM屏蔽微电子组合件可含有图案化电屏蔽层，所述图案化电屏蔽层与屏蔽基板的与图案化磁屏蔽层相对的第二相对主面接触(例如，接合)。在此类情况下中，屏蔽基板可由介电材料构成，而图案化电屏蔽层电接地；例如，电导体(如迹线)可连接到电屏蔽层以使所述屏蔽层联接到接地。在其它情况下，磁导材料可具有第一磁导率和第一电导率，而屏蔽基板由具有小于第一磁导率的第二磁导率和大于第一电导率的第二电导率的材料构成。在又其它情况中，第一互连构件可呈现具有拱形或曲线接合线轮廓的接合线的形式，而使图案化磁屏蔽层图案化成具有大体上对应于或模拟拱形接合线轮廓的拱形平面几何形状。
在又另外的实施例中，EM屏蔽微电子组合件包括：第一信号路径和第二信号路径；第一接合线，第一信号路径延伸穿过所述第一接合线；第二接合线，第二信号路径延伸穿过所述第二接合线；和EM屏蔽结构，所述EM屏蔽结构定位于第一接合线与第二接合线之间。EM屏蔽结构至少部分地由磁导材料构成，从而在电磁屏蔽微电子组合件的操作期间减少第一接合线与第二接合线之间的磁性交叉耦合。磁导材料可作为例如连续层、图案化层或磁导涂层存在。作为一更具体例子，在某些实施方案中，EM屏蔽结构可包括导电线核心和围绕所述线核心形成的磁导涂层。
也已提供用于制造EM屏蔽微电子组合件和EM屏蔽结构的方法的实施例。举例来说，在实施例中，方法可包括设置包括第一信号路径和第二信号路径的微电子组合件的步骤或过程，所述第一信号路径和第二信号路径在微电子组合件的操作期间携载不同电信号。EM结构可安置于第一信号路径与第二信号路径之间。在某些实施方案中，可形成包括以下的EM结构：(i)磁屏蔽部分，所述磁屏蔽部分具有第一磁导率和第一电导率；和(ii)电屏蔽部分，所述电屏蔽部分接合到磁屏蔽部分，电性屏蔽部分具有小于第一磁导率的第二磁导率且具有大于第一电导率的第二电导率。在其它实施例中，EM结构可包括屏蔽基板，图案化磁屏蔽层接合到所述屏蔽基板。图案化磁屏蔽层可能被赋予有曲线或拱形平面几何形状，所述曲线或拱形平面几何形状可大体上遵循或对应于接合线的形状，所述接合线邻接于EM结构且第一信号路径延伸穿过所述接合线。另外或替代地，方法可包括绘制在图案化磁屏蔽层的位置处在微电子组合件的操作期间出现的磁通量集中(例如，经由如图8中所示出的计算机模拟)的步骤，且所述磁通量集中使图案化磁屏蔽层在较高磁通量集中度的区域中具有增大的厚度。最后，作为另一可能性，在某些情况下，可产生包括接合到屏蔽基板的与图案化磁屏蔽层相对的图案化电屏蔽层的EM结构。
尽管前述具体实施方式中已呈现至少一个示例性实施例，但应了解，存在大量变化形式。还应了解，一或多个示例性实施例仅仅是例子，且并不意图以任何方式限制本发明的范围、适用性或配置。实际上，前述具体实施方式将向本领域的技术人员提供用于实施本发明的示例性实施例的方便指南。应了解，在不脱离如在所附权利要求书中阐述的本发明的范围的情况下，可对在示例性实施例中描述的元件的功能和布置作出各种改变。

Claims (10)

1.一种电磁屏蔽微电子组合件，其特征在于，包括：
第一信号路径和第二信号路径，所述第一信号路径和所述第二信号路径在所述微电子组合件的操作期间携载不同电信号；和
电磁(EM)屏蔽结构，所述EM屏蔽结构定位于所述第一信号路径与所述第二信号路径之间，所述EM屏蔽结构包括：
磁屏蔽部分，所述磁屏蔽部分具有第一磁导率和第一电导率；和
电屏蔽部分，所述电屏蔽部分邻接于所述磁屏蔽部分，所述电屏蔽部分具有小于所述第一磁导率的第二磁导率且具有大于所述第一电导率的第二电导率。
2.根据权利要求1所述的电磁屏蔽微电子组合件，其特征在于，进一步包括具有前侧的组合件基板，所述EM屏蔽结构从所述前侧突出。
3.根据权利要求2所述的电磁屏蔽微电子组合件，其特征在于，进一步包括：
第一互连构件，所述第一信号路径延伸穿过所述第一互连构件，所述第一互连构件接合到所述基板，且位于所述EM屏蔽结构的第一侧上；和
第二互连构件，所述第二信号路径延伸穿过所述第二互连构件，所述第二互连构件接合到所述基板，且位于所述EM屏蔽结构的第二相对侧上。
4.根据权利要求1所述的电磁屏蔽微电子组合件，其特征在于，所述EM屏蔽结构进一步包括介电基板层，所述介电基板层具有第一主面和与所述第一主面主面相对的第二主面；且
其中所述磁屏蔽部分包括与所述第一主面接触的磁屏蔽层。
5.根据权利要求1所述的电磁屏蔽微电子组合件，其特征在于，进一步包括接地导体，所述接地导体连接到所述电屏蔽部分且将所述电屏蔽部分联接到电接地。
6.根据权利要求1所述的电磁屏蔽微电子组合件，其特征在于，所述磁屏蔽部分包括涂层，所述涂层由磁导材料构成且形成于所述电屏蔽部分的外表面上方。
7.根据权利要求1所述的电磁屏蔽微电子组合件，其特征在于，进一步包括：
基板，所述基板具有前侧；
第一接合线，所述第一接合线联接到所述前侧且所述第一信号路径延伸穿过所述第一接合线；和
微电子装置，所述第一接合线在所述微电子装置上方延伸，所述微电子装置至少部分地由如沿与所述前侧正交的轴线得到的所述EM屏蔽结构覆盖。
8.根据权利要求1所述的电磁屏蔽微电子组合件，其特征在于，进一步包括射频功率放大电路；
其中所述第一信号路径和所述第二信号路径分别包括第一放大器路径和第二放大器路径，所述第一放大器路径和所述第二放大器路径包括在射频功率放大电路中。
9.一种电磁屏蔽微电子组合件，其特征在于，包括：
第一信号路径和第二信号路径，所述第一信号路径和所述第二信号路径在所述电磁屏蔽微电子组合件的操作期间携载不同电信号；
第一互连构件，所述第一信号路径延伸穿过所述第一互连构件；
第二互连构件，所述第二信号路径延伸穿过所述第二互连构件；
基板，所述基板具有前侧，所述第一互连构件和所述第二互连构件联接到所述前侧；和
电磁(EM)屏蔽结构，所述EM屏蔽结构包括：
屏蔽基板，所述屏蔽基板在所述第一互连构件与所述第二互连构件之间的位置处从所述基板的所述前侧突出；和
图案化磁屏蔽层，所述图案化磁屏蔽层与所述屏蔽基板的第一主面接触并由磁导材料构成，配置成在所述电磁屏蔽微电子组合件的操作期间减少所述第一信号路径与所述第二信号路径之间的EM交叉耦合。
10.一种电磁屏蔽微电子组合件，其特征在于，包括：
第一信号路径和第二信号路径，所述第一信号路径和所述第二信号路径在所述电磁屏蔽微电子组合件的操作期间携载不同电信号；
第一接合线，所述第一信号路径延伸穿过所述第一接合线；
第二接合线，所述第二信号路径延伸穿过所述第二接合线；和
电磁(EM)屏蔽结构，所述EM屏蔽结构在所述第一接合线与所述第二接合线之间，所述EM屏蔽结构至少部分地由磁导材料构成，配置成在所述电磁屏蔽微电子组合件的操作期间减少所述第一接合线与所述第二接合线之间的磁性交叉耦合。
CN201910777316.4A 2018-08-21 2019-08-21 电磁屏蔽微电子组合件和其制造方法 Pending CN110854105A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201816107089A 2018-08-21 2018-08-21
US16/107,089 2018-08-21
US16/131,964 US10506704B1 (en) 2018-08-21 2018-09-14 Electromagnetically-shielded microelectronic assemblies and methods for the fabrication thereof
US16/131,964 2018-09-14

Publications (1)

Publication Number Publication Date
CN110854105A true CN110854105A (zh) 2020-02-28

Family

ID=68766308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910777316.4A Pending CN110854105A (zh) 2018-08-21 2019-08-21 电磁屏蔽微电子组合件和其制造方法

Country Status (2)

Country Link
US (1) US10506704B1 (zh)
CN (1) CN110854105A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US11417746B2 (en) * 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers
JP7306289B2 (ja) * 2020-02-10 2023-07-11 住友電気工業株式会社 半導体装置及び増幅器
US20220344578A1 (en) * 2021-04-22 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
CN113901694B (zh) * 2021-10-25 2022-05-17 北京昆迈医疗科技有限公司 磁屏蔽筒的设计方法及其装置、医学图像采集系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747879B2 (en) 2001-02-28 2004-06-08 Andrew Corporation High power amplifier and chassis
US7493167B2 (en) * 2005-03-22 2009-02-17 Greatbatch-Sierra, Inc. Magnetically shielded AIMD housing with window for magnetically actuated switch
US8030763B2 (en) 2008-06-26 2011-10-04 Freescale Semiconductor, Inc. Semiconductor package with reduced inductive coupling between adjacent bondwire arrays
US9312817B2 (en) 2012-07-20 2016-04-12 Freescale Semiconductor, Inc. Semiconductor package design providing reduced electromagnetic coupling between circuit components
US9401342B2 (en) 2013-06-27 2016-07-26 Freescale Semiconductor, Inc. Semiconductor package having wire bond wall to reduce coupling
US9520645B2 (en) 2013-09-09 2016-12-13 Apple Inc. Electronic device with electromagnetic shielding structures
US9450547B2 (en) 2013-12-12 2016-09-20 Freescale Semiconductor, Inc. Semiconductor package having an isolation wall to reduce electromagnetic coupling
KR102187809B1 (ko) 2014-02-21 2020-12-07 삼성전자주식회사 자기 차폐부를 가지는 반도체 패키지 제조방법
US9401682B2 (en) 2014-04-17 2016-07-26 Freescale Semiconductor, Inc. Structure for a radio frequency power amplifier module within a radio frequency power amplifier package
US9349693B2 (en) 2014-08-05 2016-05-24 Freescale Semiconductor, Inc. Semiconductor device with an isolation structure coupled to a cover of the semiconductor device
US9589927B2 (en) 2014-09-19 2017-03-07 Nxp Usa, Inc. Packaged RF amplifier devices with grounded isolation structures and methods of manufacture thereof

Also Published As

Publication number Publication date
US10506704B1 (en) 2019-12-10

Similar Documents

Publication Publication Date Title
CN110854105A (zh) 电磁屏蔽微电子组合件和其制造方法
CN110611160B (zh) 一种贴片天线单元及天线
CN105140207B (zh) 半导体装置
US9362209B1 (en) Shielding technique for semiconductor package including metal lid
CN107093598A (zh) 包括天线的半导体装置
JPH0321089B2 (zh)
WO2009079654A1 (en) Low cost high frequency device package and methods
US8669638B2 (en) High power semiconductor device for wireless applications and method of forming a high power semiconductor device
US20110290862A1 (en) Low profile and compact surface mount circulator on ball grid array
CN108933121A (zh) 半导体封装装置
US20160379954A1 (en) Die package with low electromagnetic interference interconnection
US7303113B2 (en) Method and structure for controlled impedance wire bonds using co-dispensing of dielectric spacers
US7808339B2 (en) Non-reciprocal circuit element
US7250673B2 (en) Signal isolation in a package substrate
CN110233144A (zh) 半导体封装装置
CN112992476A (zh) 变压器，以及封装模块
JPS61114562A (ja) マイクロ波用チツプキヤリヤ
JP2001298123A (ja) 高周波用配線基板
CN108022907A (zh) 电子模块
EP4160668A1 (en) Leadless power amplifier package including topside termination arrangements
US20230291369A1 (en) Power amplifier modules, systems, and substrates containing field trapper structures
EP3624186B1 (en) Electromagnetically-shielded microelectronic assemblies
Yoshida et al. Experimental verification of excavated structure on multi-layered substrates for millimeter-wave signal vertical transition using copper balls
KR100839252B1 (ko) 회로와 개별 전자부품간에 고주파신호를 전달하기 위한 연결
JPS63107055A (ja) 集積回路用パッケ−ジ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination